Лекция Векторизация кода: SSE/AVX

Курносов Михаил Георгиевич


E-mail: mkurnosov@gmail.com WWW: www.mkurnosov.net


Курс «Распределенная обработка информации» Сибирский государственный университет телекоммуникаций и информатики (г. Новосибирск) Осенний семестр, 2020



Векторные процессоры

Векторный процессор (vector processor) – процессор, поддерживающий на уровне системы команд операции для работы с одномерными массивами (векторами)





Векторный процессор vs. Скалярный процессор

Поэлементное суммирование двух массивов из 10 чисел

Скалярный процессор (scalar processor)

```
for i = 1 to 10 do
    IF - Instruction Fetch (next)
    ID - Instruction Decode
    Load Operand1
    Load Operand2
    Add Operand1 Operand2
    Store Result
end for
```

Векторный процессор (vector processor)

```
IF - Instruction Fetch
ID - Instruction Decode
Load Operand1[0:9]
Load Operand2[0:9]
Add Operand1[0:9] Operand2[0:9]
Store Result
```

- Меньше преобразований адресов
- Меньше IF, ID
- Меньше конфликтов конвейера, ошибок предсказания переходов
- Эффективнее доступ к памяти (2 выборки vs. 20)
- Операция над операндами выполняется параллельно
- Уменьшился размер кода

Производительность векторных процессоров

Факторы влияющие на производительность векторного процессора

- Доля кода в векторной форме
- Длина вектора (векторного регистра)
- Латентность векторной инструкции (vector startup latency) начальная задержка конвейера при обработке векторной инструкции
- Количество векторных регистров
- Количество векторных модулей доступа к памяти (load-store)

• ...

Классификация векторных систем

■ Векторные процессоры <u>память</u>-<u>память</u>

(memory-memory vector processor) — векторы размещены в оперативной памяти, все векторные операции память-память

- Примеры:
 - □ CDC STAR-100 (1972, вектор 65535 элементов)
 - ☐ Texas Instruments ASC (1973)
- Векторные процессоры регистр-регистр

(register-vector vector processor) — векторы размещены в векторных регистрах, все векторные операции выполняются между векторными регистрами

 Примеры: практически все векторные системы начиная с конца 1980-х: Cray, Convex, Fujitsu, Hitachi, NEC, ...

Векторные вычислительные системы


- Cray 1 (1976) 80 MHz, 8 regs, 64 elems
- Cray XMP (1983) 120 MHz 8 regs, 64 elems
- Cray YMP (1988) 166 MHz 8 regs, 64 elems
- Cray C-90 (1991) 240 MHz 8 regs, 128 elems
- Cray T-90 (1996) 455 MHz 8 regs, 128 elems
- Conv. C-1 (1984) 10 MHz 8 regs, 128 elems
- Conv. C-4 (1994) 133 MHz 16 regs, 128 elems
- Fuj. VP200 (1982 133 MHz 8-256 regs, 32-1024 elems)
- Fuj. VP300 (1996) 100 MHz 8-256 regs, 32-1024 elems
- NEC SX/2 (1984) 160 MHz 8+8K regs, 256+var elems
- NEC SX/3 (1995) 400 MHz 8+8K regs, 256+var elems

SIMD-инструкции современных процессоров

- Intel MMX: 1997, Intel Pentium MMX, IA-32
- AMD 3DNow!: 1998, AMD K6-2, IA-32
- Apple, IBM, Motorola AltiVec: 1998, PowerPC G4, G5, IBM Cell/POWER
- Intel SSE (Streaming SIMD Extensions): 1999, Intel Pentium III
- Intel **SSE2**: 2001, Intel Pentium 4, IA-32
- Intel SSE3: 2004, Intel Pentium 4 Prescott, IA-32
- Intel **SSE4**: 2006, Intel Core, AMD K10, x86-64
- AMD SSE5 (XOP, FMA4, CVT16): 2007, 2009, AMD Buldozzer
- Intel AVX: 2008, Intel Sandy Bridge
- ARM Advanced SIMD (NEON): ARMv7, ARM Cortex A
- MIPS **SIMD Architecture (MSA)**: 2012, MIPS R5
- Intel AVX2: 2013, Intel Haswell
- Intel AVX-512: 2013, Intel Xeon Skylake, Intel Xeon Phi
- ARMv8 -- Scalable Vector Extension (SVE, 2016)

CPUID (CPU Identification): Microsoft Windows

Windows CPU-Z



CPUID (CPU Identification): GNU/Linux

- Файл /proc/cpuinfo: в поле flags хранится информация о процессоре
- Файл /sys/devices/system/cpu/cpuX/microcode/processor_flags
- Устройство /dev/cpu/CPUNUM/cpuid: чтение выполняется через Iseek и pread (требуется загрузка модуля ядра cpuid)

```
$ cat /proc/cpuinfo
processor : 0
model name : Intel(R) Core(TM) i5-3320M CPU @ 2.60GHz
...
flags : fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat
pse36 clflush dts acpi mmx fxsr sse sse2 ss ht tm pbe syscall nx rdtscp lm
constant_tsc arch_perfmon pebs bts rep_good nopl xtopology nonstop_tsc aperfmperf
eagerfpu pni pclmulqdq dtes64 monitor ds_cpl vmx smx est tm2 ssse3 cx16 xtpr pdcm
pcid sse4_1 sse4_2 x2apic popcnt tsc_deadline_timer aes xsave avx f16c rdrand
lahf_lm ida arat epb pln pts dtherm tpr_shadow vnmi flexpriority ept vpid fsgsbase
smep erms xsaveopt
```

CPUID (CPU Identification): GNU/Linux

```
inline void cpuid(int fn, unsigned int *eax, unsigned int *ebx,
                  unsigned int *ecx, unsigned int *edx)
    asm volatile("cpuid"
        : "=a" (*eax), "=b" (*ebx), "=c" (*ecx), "=d" (*edx)
        : "a" (fn));
int is_avx_supported()
    unsigned int eax, ebx, ecx, edx;
    cpuid(1, &eax, &ebx, &ecx, &edx);
    return (ecx & (1 << 28)) ? 1 : 0;
                                                        Intel 64 and IA-32 Architectures Software Developer's
                                                                       Manual (Vol. 2A)
int main()
    printf("AVX supported: %d\n", is_avx_supported());
    return 0;
```

Intel MMX


- 1997, Intel Pentium MMX
- MMX набор SIMD-инструкции для обработки целочисленных векторов длиной 64 бит
- 8 виртуальных регистров mm0, mm1, ..., mm7 ссылки на физические регистры x87 FPU
 (ОС не требуется сохранять/восстанавливать регистры mm0, ..., mm7 при переключении контекста)
- Типы векторов: 8 x 1 char, 4 x short int, 2 x int
- ММХ-инструкции разделяли x87 FPU с FP-инструкциями требовалось оптимизировать поток инструкций (отдавать предпочтение инструкциям одного типа)



	mm7	
	mm6	
	mm5	
	mm4	
	mm3	
	mm2	
	mm1	
	mm0	
63		0

Intel SSE

- 1999, Pentium III
- 8 векторных регистров шириной 128 бит: %xmm0, %xmm1, ..., %xmm7
- Типы данных: float (4 элемента на вектор)
- 70 инструкций: команды пересылки, арифметические команды, команды сравнения, преобразования типов, побитовые операции
- Инструкции явной предвыборки данных, контроля кэширования данных и контроля порядка операций сохранения



mulps %xmm1, %xmm0 // xmm0 = xmm0 * xmm1



Intel SSE

- Один из разработчиков расширения SSE –
 В.М. Пентковский (1946 2012 г.)
- До переход в Intel являлся сотрудником Новосибирского филиала
 ИТМиВТ (программное обеспечение многопроцессорных комплексов
 Эльбрус 1 и 2, язык Эль-76, процессор Эль-90, ...)
- Jagannath Keshava and Vladimir Pentkovski: **Pentium III Processor Implementation Tradeoffs**. // Intel Technology Journal. 1999. T. 3. № 2.
- ☐ Srinivas K. Raman, Vladimir M. Pentkovski, Jagannath Keshava: Implementing Streaming SIMD Extensions on the Pentium III Processor. // IEEE Micro, Volume 20, Number 1, January/February 2000: 47-57 (2000)


Intel SSE2

- 2001, Pentium 4, IA32, x86-64 (Intel 64, 2004)
- **16** векторных регистров шириной 128 бит: %xmm0, %xmm1, ..., %xmm7; %xmm8, ..., %xmm15
- Добавлено 144 инструкции к 70 инструкциям SSE
- По сравнению с SSE сопроцессор FPU (х87) обеспечивает
 более точный результат при работе с вещественными числами

16 x char	char	char	char	char	char	•••	char
8 x short int	short	int	short i	nt		shor	int
4 x float int	floa	at	float		float	flo	pat
2 x double	double				double		
1 x 128-bit int	128-bit integer						

Intel SSE3, SSE4

- Intel SSE3: 2003, Pentium 4 Prescott, IA32, x86-64 (Intel 64, 2004)
- Добавлено 13 новых инструкции к инструкциям SSE2
- Возможность <u>горизонтальной</u> работы с регистрами команды сложения и вычитания нескольких значений, хранящихся в одном регистре
- Intel SSE4: 2006, Intel Core, AMD Bulldozer
- Добавлено 54 новых инструкции:
 - SSE 4.1: 47 инструкций,Intel Penryn
 - SSE 4.2: 7 инструкций,
 Intel Nehalem



Intel AVX

- 2008, Intel Sandy Bridge (2011), AMD Bulldozer (2011)
- Размер векторов увеличен до 256 бит
- Векторные регистры переименованы: ymm0, ymm1, ..., ymm15
- Регистры xmm# это младшие 128 бит регистров ymm#
- Трехоперандный синтаксис AVX-инструкций: C = A + B
- Использование утт регистров требует поддержки со стороны операционной системы (для сохранения регистров при переключении контекстов)
 - Linux ядра >= 2.6.30
 - Apple OS X 10.6.8
 - Windows 7 SP 1
- Поддержка компиляторами:
 - o GCC 4.6
 - Intel C++ Compiler 11.1
 - Microsoft Visual Studio 2010
 - Open64 4.5.1

	255	128	0
YMM0		XMM0	
YMM1		XMM1	
YMM2		XMM2	
YMM3		XMM3	
YMM4		XMM4	
YMM5		XMM5	
YMM6		XMM6	
YMM7		XMM7	
YMM8		XMM8	
YMM9		XMM9	
YMM10		XMM10	
YMM11		XMM11	
YMM12		XMM12	
YMM13		XMM13	
YMM14		XMM14	
YMM15		XMM15	

Типы векторных инструкций Intel SSE/AVX

ADDPS

Название инструкции


- Тип инструкции
 - **S** над скаляром (scalar)
 - P над упакованным вектором (packed)

- ADDPS add 4 packed single-precision values (float)
- ADDSD add 1 scalar double-precision value (double)

- Тип элементов вектора/скаляра
 - S single precision (float, 32-бита)
 - D double precision (double, 64-бита)

Скалярные SSE/AVX-инструкции

- Скалярные SSE-инструкции (scalar instruction) в операции участвуют только младшие элементы данных (скаляры) в векторных регистрах/памяти
- ADDSS, SUBSS, MULSS, DIVSS, ADDSD, SUBSD, MULSD, DIVSD, SQRTSS, RSQRTSS, RCPSS, MAXSS, MINSS, ...




- Результат помещается в младшее двойное слово (32-bit) операнда-назначения (xmm1)
- Три старших двойных слова из операндаисточника (xmm0) копируются в операндназначение (xmm1)

- Результат помещается в младшие 64 бита операнда-назначения (xmm1)
- Старшие 64 бита из операнда-источника (xmm0) копируются в операнд-назначение (xmm1)

Инструкции над упакованными векторами

- **SSE-инструкция над упакованными векторами** (packed instruction) в операции участвуют все элементы векторных регистров/памяти
- ADDPS, SUBPS, MULPS, DIVPS, ADDPD, SUBPD, MULPD, DIVPD, SQRTPS, RSQRTPS, RCPPS, MAXPS, MINPS, ...



Инструкции

- Операции копирования данных (mem-reg/reg-mem/reg-reg)
 - Scalar: MOVSS
 - Packed: MOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS

Арифметические операции

- Scalar: ADDSS, SUBSS, MULSS, DIVSS, RCPSS, SQRTSS, MAXSS, MINSS, RSQRTSS
- Packed: ADDPS, SUBPS, MULPS, DIVPS, RCPPS, SQRTPS, MAXPS, MINPS, RSQRTPS

• Операции сравнения

Scalar: CMPSS, COMISS, UCOMISS


Pacled: CMPPS


Поразрядные логические операции


o Packed: ANDPS, ORPS, XORPS, ANDNPS

Arithmetic	Scalar Operator	Packed Operator
y = y + x	addss	addps
y = y - x	subss	subps
$y = y \times x$	mulss	mulps
$y = y \div x$	divss	divps
$y = \frac{1}{x}$	rcpss	rcpps
$y = \sqrt{x}$	sqrtss	sqrtps
$y = \frac{1}{\sqrt{x}}$	rsqrtss	rsqrtps
$y = \max(y, x)$	maxss	maxps
$y = \min(y, x)$	minss	minps

SSE-инструкции копирования данных







Использование инструкций SSE

Ассемблерные вставки

Встроенные функции компилятора (Intrinsic)

С++ классы

Автоматическая векторизация компилятора

Лучшая управляемость (полный контроль)

Простота использования

Сложение векторов

```
void add(float *a, float *b, float *c)
{
   int i;

   for (i = 0; i < 4; i++) {
      c[i] = a[i] + b[i];
   }
}</pre>
```

Вставка на ассемблере

```
void add sse asm(float *a, float *b, float *c)
   __asm__ __volatile__
     "movaps (%[a]), %%xmm0 \n\t"
     "movaps (%[b]), %%xmm1 \n\t"
     "addps %%xmm1, %%xmm0 \n\t"
     "movaps %%xmm0, %[c] \n\t"
     : [c] "=m" (*c) /* output */
     : [a] "r" (a), [b] "r" (b) /* input */
```

SSE Intrinsics (builtin functions)

- Intrinsics набор встроенных функций и типов данных, поддерживаемых компилятором, для предоставления высокоуровневого доступа к SSE-инструкциям
- Компилятор самостоятельно распределяет XMM/YMM регистры, принимает решение о способе загрузки данных из памяти (проверяет выравнен адрес или нет) и т.п.

Заголовочные файлы:

```
#include <mmintrin.h> /* MMX */
#include <xmmintrin.h> /* SSE, HyжeH Takжe mmintrin.h */
#include <emmintrin.h> /* SSE2, HyжeH Takжe xmmintrin.h */
#include <pmmintrin.h> /* SSE3, HyжeH Takжe emmintrin.h */
#include <smmintrin.h> /* SSE4.1 */
#include <nmmintrin.h> /* SSE4.2 */
#include <immintrin.h> /* AVX */
```

SSE Intrinsics: типы данных

mm<intrinsic_name>_<suffix>

```
float v[4] = {1.0, 2.0, 3.0, 4.0};
   __m128 t1 = _mm_load_ps(v); // v must be 16-byte aligned
   __m128 t2 = _mm_set_ps(4.0, 3.0, 2.0, 1.0);
}
```

Сложение векторов: SSE intrinsics

```
#include <xmmintrin.h> /* SSE */
void add(float *a, float *b, float *c)
    m128 t0, t1;
    t0 = _mm_load_ps(a);
    t1 = mm load ps(b);
    t0 = mm \ add \ ps(t0, t1);
    _mm_store_ps(c, t0);
```

Выравнивание адресов памяти: Microsoft Windows

Выравнивание памяти

Хранимые в памяти операнды SSE-инструкций должны быть размещены по адресу выровненному на границу в 16 байт

```
/* Определение статического массива */
__declspec(align(16)) float A[N];
/*
 * Динамическое выделение памяти
 * с заданным выравниванием адреса
 */
#include <malloc.h>
void *_aligned_malloc(size_t size, size_t alignment);
void aligned free(void *memblock);
```

Выравнивание адресов памяти: GNU/Linux

```
/* Определение статического массива */
float A[N] __attribute__((aligned(16)));
* Динамическое выделение памяти
* с заданным выравниванием адреса
#include <malloc.h>
void *_mm_malloc(size_t size, size_t align)
void mm free(void *p)
#include <stdlib.h>
int posix_memalign(void **memptr, size_t alignment, size_t size);
/* C11 */
#include <stdlib.h>
void *aligned_alloc(size_t alignment, size_t size);
```

Intel Intrinsics Guide

https://software.intel.com/sites/landingpage/IntrinsicsGuide

(intel) Intrinsics Guide	The Intel Intrinsics Guide is an interactive reference tool for Intel intrinsic instructions, which are C style functions are constructed in the construction of the c	•
	many Intel instructions - including Intel® SSE, AVX, AVX-512, and more - without the need to write assembly of	ode.
Technologies		
□ MMX	_mm_search)?
SSE		
SSE2	m256d _mm256_broadcast_pd (m128d const * mem_addr)	vbroadcastf128
SSE3	m256 _mm256_broadcast_ps (m128 const * mem_addr)	vbroadcastf128
SSSE3	m256d _mm256_broadcast_sd (double const * mem_addr)	vbroadcastsd
SSE4.1	m128 _mm_broadcast_ss (float const * mem_addr)	vbroadcastss
□ SSE4.2 ☑ AVX	m256 _mm256_broadcast_ss (float const * mem_addr)	vbroadcastss
□ AVX2	m256i _mm256_lddqu_si256 (m256i const * mem_addr)	vlddqu
□ FMA	m256d _mm256_load_pd (double const * mem_addr)	vmovapd
□ AVX-512	m256 _mm256_load_ps (float const * mem_addr)	vmovaps
□ KNC	m256i _mm256_load_si256 (m256i const * mem_addr)	vmovdqa
SVML	m256d _mm256_loadu_pd (double const * mem_addr)	vmovupd
Other	m256 _mm256_loadu_ps (float const * mem_addr)	vmovups
	m256i _mm256_loadu_si256 (m256i const * mem_addr)	vmovdqu
Categories Application-Targeted	m256 _mm256_loadu2_m128 (float const* hiaddr, float const* loaddr)	
☐ Arithmetic	m256d _mm256_loadu2_m128d (double const* hiaddr, double const* loaddr)	
☐ Bit Manipulation	m256i _mm256_loadu2_m128i (m128i const* hiaddr,m128i const* loaddr)	
□ Cast	m128d _mm_maskload_pd (double const * mem_addr,m128i mask)	vmaskmovpd
Compare	m256d _mm256_maskload_pd (double const * mem_addr,m256i mask)	vmaskmovpd
☐ Convert ☐ Cryptography	m128 _mm_maskload_ps (float const * mem_addr,m128i mask)	vmaskmovps
Elementary Math	m256 _mm256_maskload_ps (float const * mem_addr,m256i mask)	vmaskmovps
Functions		
☐ General Support		
Logical		
Mask		

Инициализация векторов

```
t = _{mm\_set\_ps}(4.0, 3.0, 2.0, 1.0);
               2.0
         3.0
   4.0
                     1.0
                            t = _mm_set1_ps(1.0);
t
   1.0
         1.0
               1.0
                     1.0
                                     t = _mm_set_ss(1.0);
t
         0.0
               0.0
                     1.0
   0.0
         0.0
   0.0
               0.0
                     0.0
                                    t = _mm_setzero_ps();
```

https://software.intel.com/sites/landingpage/IntrinsicsGuide

Арифметические операции

#include <xmmintrin.h> /* SSE */

Intrinsic Name	Operation	Corresponding SSE Instruction
m128 _mm_add_ss(m128 a,m128 b)	Addition	ADDSS
_mm_add_ps	Addition	ADDPS
_mm_sub_ss	Subtraction	SUBSS
_mm_sub_ps	Subtraction	SUBPS
_mm_mul_ss	Multiplication	MULSS
_mm_mul_ps	Multiplication	MULPS
_mm_div_ss	Division	DIVSS
_mm_div_ps	Division	DIVPS
_mm_sqrt_ss	Squared Root	SQRTSS
_mm_sqrt_ps	Squared Root	SQRTPS
_mm_rcp_ss	Reciprocal	RCPSS
_mm_rcp_ps	Reciprocal	RCPPS
_mm_rsqrt_ss	Reciprocal Squared Root	RSQRTSS
_mm_rsqrt_ps	Reciprocal Squared Root	RSQRTPS
_mm_min_ss	Computes Minimum	MINSS
_mm_min_ps	Computes Minimum	MINPS
_mm_max_ss	Computes Maximum	MAXSS
_mm_max_ps	Computes Maximum	MAXPS 32

Арифметические операции

#include <emmintrin.h> /* SSE2 */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
m128d _mm_add_sd(m128d a, m128d b)	Addition	ADDSD
_mm_add_pd	Addition	ADDPD
_mm_sub_sd	Subtraction	SUBSD
_mm_sub_pd	Subtraction	SUBPD
_mm_mul_sd	Multiplication	MULSD
_mm_mul_pd	Multiplication	MULPD
_mm_div_sd	Division	DIVSD
_mm_div_pd	Division	DIVPD
_mm_sqrt_sd	Computes Square Root	SQRTSD
_mm_sqrt_pd	Computes Square Root	SQRTPD
_mm_min_sd	Computes Minimum	MINSD
_mm_min_pd	Computes Minimum	MINPD
_mm_max_sd	Computes Maximum	MAXSD
_mm_max_pd	Computes Maximum	MAXPD

SAXPY: scalar version

```
enum { n = 1000000 };
void saxpy(float *x, float *y, float a, int n)
    for (int i = 0; i < n; i++)
       y[i] = a * x[i] + y[i];
double run scalar()
    float *x, *y, a = 2.0;
    x = xmalloc(sizeof(*x) * n);
    y = xmalloc(sizeof(*y) * n);
    for (int i = 0; i < n; i++) {</pre>
        x[i] = i * 2 + 1.0;
       y[i] = i;
    double t = wtime();
    saxpy(x, y, a, n);
    t = wtime() - t;
    /* Verification ... */
    printf("Elapsed time (scalar): %.6f sec.\n", t);
    free(x); free(y);
    return t;
```

SAXPY Scalar Alpha X Product Y

$$Y[i] = a * X[i] + Y[i]$$

SAXPY: SSE version

```
#include <xmmintrin.h>
void saxpy sse(float * restrict x, float * restrict y, float a, int n)
    m128 *xx = ( m128 *)x;
                                                  aa
    m128 *yy = ( m128 *)y;
   int k = n / 4;
                                              x[0:18]
    m128 aa = mm set1 ps(a);
   for (int i = 0; i < k; i++) {
       _{m128} z = _{mm_{mul_ps(aa, xx[i])}}
                                              y[0:18]
       yy[i] = mm add ps(z, yy[i]);
                                                          i = 0
                                                                     i = 1
                                                                                             i = 3
double run vectorized()
   float *x, *y, a = 2.0;
   x = _{mm_malloc}(sizeof(*x) * n, 16);
   y = _mm_malloc(sizeof(*y) * n, 16);
                                                  # Intel(R) Core(TM) i5-3320M CPU @ 2.60GHz
   for (int i = 0; i < n; i++) {
       x[i] = i * 2 + 1.0;
                                                  $ ./saxpy
       y[i] = i;
```

double t = wtime();

t = wtime() - t;

saxpy_sse(x, y, a, n);

```
# Intel(R) Core(TM) i5-3320M CPU @ 2.60GHz
$ ./saxpy
SAXPY (y[i] = a * x[i] + y[i]; n = 1000000)
Elapsed time (scalar): 0.001571 sec.
Elapsed time (vectorized): 0.000835 sec.
Speedup: 1.88
```

DAXPY: SSE version (double precision)

```
# Intel(R) Core(TM) i5-3320M CPU @ 2.60GHz
$ ./daxpy
daxpy (y[i] = a * x[i] + y[i]; n = 1000000)
Elapsed time (scalar): 0.002343 sec.
Elapsed time (vectorized): 0.001728 sec.
Speedup: 1.36
```

SAXPY: SSE version + «докрутка» цикла

```
void saxpy sse(float * restrict x, float * restrict y, float a, int n)
                                            aa
    m128 *xx = ( m128 *)x;
    _{m128 *yy = (_{m128 *)y;}
                                        x[0:18]
    int k = n / 4;
    __m128 aa = _mm_set1_ps(a);
                                        y[0:18]
    for (int i = 0; i < k; i++) {</pre>
        m128 z = mm mul ps(aa, xx[i]);
        yy[i] = _mm_add_ps(z, yy[i]);
                                                  i = 0
                                                           i = 1
                                                                               i = 3
                                                                          Скалярная часть
    for (int i = k * 4; i < n; i++)
        y[i] = a * x[i] + y[i];
```

SAXPY: AVX version

```
#include <immintrin.h>
void saxpy avx(float * restrict x, float * restrict y, float a, int n)
                                                  aa
    _{m256} *xx = ( m256 *)x;
    _{m256} *yy = (_{m256} *)y;
                                              x[0:18]
    int k = n / 8;
    m256 aa = _mm256_set1_ps(a);
                                              y[0:18]
    for (int i = 0; i < k; i++) {
        _{m256} z = _{mm256} ul_{ps(aa, xx[i])};
        yy[i] = _mm256_add_ps(z, yy[i]);
                                                              i = 0
    for (int i = k * 8; i < n; i++)
        y[i] = a * x[i] + y[i];
double run vectorized()
    float *x, *y, a = 2.0;
    x = _mm_malloc(sizeof(*x) * n, 32);
    . . .
```

Particles

```
enum { n = 1000003 };
void init particles(float *x, float *y, float *z, int n)
    for (int i = 0; i < n; i++) {
        x[i] = cos(i + 0.1);
        y[i] = cos(i + 0.2);
        z[i] = cos(i + 0.3);
void distance(float *x, float *y, float *z,
              float *d, int n)
    for (int i = 0; i < n; i++) {</pre>
        d[i] = sqrtf(x[i] * x[i] + y[i] * y[i] +
                     z[i] * z[i]);
```

```
double run scalar()
    float *d, *x, *y, *z;
    x = xmalloc(sizeof(*x) * n);
    y = xmalloc(sizeof(*y) * n);
    z = xmalloc(sizeof(*z) * n);
    d = xmalloc(sizeof(*d) * n);
    init_particles(x, y, z, n);
    double t = wtime();
    for (int iter = 0; iter < 100; iter++) {</pre>
        distance(x, y, z, d, n);
    t = wtime() - t;
    return t;
```

Particles: SSE

```
void distance vec(float *x, float *y, float *z, float *d, int n)
    m128 *xx = ( m128 *)x;
    _{m128} *yy = (_{m128} *)y;
   m128 *zz = ( m128 *)z;
    m128 * dd = ( m128 *)d;
    int k = n / 4;
   for (int i = 0; i < k; i++) {
       m128 t1 = mm mul ps(xx[i], xx[i]);
       m128 t2 = mm mul ps(yy[i], yy[i]);
       m128 t3 = mm mul ps(zz[i], zz[i]);
       t1 = mm add ps(t1, t2);
       t1 = mm add ps(t1, t3);
       dd[i] = mm \ sqrt \ ps(t1);
   for (int i = k * 4; i < n; i++) {
       d[i] = sqrtf(x[i] * x[i] + y[i] * y[i] + z[i] * z[i]);
```

Particles: AVX

```
void distance_vec(float *x, float *y, float *z, float *d, int n)
    m256 *xx = ( m256 *)x;
    _{m256} *yy = (_{m256} *)y;
    m256 *zz = ( m256 *)z;
    m256 * dd = ( m256 *)d;
   int k = n / 8;
   for (int i = 0; i < k; i++) {
       _{m256 t1 = _{mm256}_{mul}_{ps}(xx[i], xx[i]);}
       _{m256} t2 = _{mm256} ul_{ps(yy[i], yy[i])};
       m256 t3 = mm256 mul ps(zz[i], zz[i]);
       t1 = mm256 add ps(t1, t2);
       t1 = mm256 add ps(t1, t3);
       for (int i = k * 8; i < n; i++) {
       d[i] = sqrtf(x[i] * x[i] + y[i] * y[i] + z[i] * z[i]);
```