



# HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

9. November 2020 Revision: 0d5ed06 (2020-11-09 20:24:57 +0100)

# Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain** 



# DIE GENERIERUNG VON SCHALTKREISEN MIT VHDL

#### ALGORITHMISCHE ERZEUGUNG VON HARDWARE

Oft kann Hardware durch iterative oder rekursive Algorithmen beschrieben werden, da diese eine sehr einfache und reguläre Struktur besitzen. Ein gutes Beispiel sind Speicherbausteine, die durch ein (rechteckige) Matrix von Bits gebildet werden.

In einem solchen Prozess werden einfache Grundbausteine dazu verwendet komplexe Bausteine zu erzeugen, d.h. man **beschreibt nur die Grundbausteine** und das **Verfahren** aus ihnen den eigentlichen Baustein zu erzeugen.

Diese Vorgehen verspricht ein **kompaktes und platzsparendes Layout (Preis)** und einen **vereinfachten Entwurf**. Aus diesen Gründen sind die notwendigen Mechanismen in VHDL schon eingebaut:

#### DIE ITERATIVE ERZEUGUNG VON STRUKTUREN

Zur iterativen Erzeugung von Hardware bietet VHDL eine spezielle for-Schleife mit der folgenden Syntax:


```
generate_label : for identifier in discrete_range generate
block_declarative_item
begin
concurrent_statement
end;
end generate [generate_label];
```

Der Identifier nimmt dabei den **Typ des Ranges an** und durchläuft nacheinander alle möglichen Werte. Im Schleifenkörper verhält sich der **Identifier wie eine Konstante**.

Achtung: Das Label vor dem Schlüsselwort for ist verpflichtend!

# BEISPIEL: RIPPLE-CARRY ADDER


Nun soll ein Ripple-Carry Adder für n-Bit Zahlen mit VHDL beschrieben werden. Die generelle Struktur für n=7 sieht wie folgt aus:



Die einzelnen Ziffern der Binärzahl werden mit Hilfe von Volladdierern verarbeitet, die wieder aus zwei Halbaddierern bestehen.

# **HALBADDIERER**

Ein Halbaddierer **addiert zwei Bits** und **erzeugt** die **Summe** und einen **eventuellen Überlauf**.



a	b	S	cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Wahrheitswertetabelle eines Halbaddierers.


Eine **Kaskadierung** ist **nicht möglich**, da der Halbaddierer kein Carry-Bit als Eingang besitzt.

### EIN HALBADDIERER IN VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity HalfAdder is
5
6
   port (a : in std logic;
7
         b : in std_logic;
         s : out std_logic;
9
         cout : out std logic);
10
   end HalfAdder;
11
12
   architecture Behavioral of HalfAdder is
13
14
   begin
15
   -- Calculate the sum
16
     s \le a xor b;
17
18
     -- Calculate the overflow
19
     cout <= a and b;
20
21
   end architecture;
22
```

# **VOLLADDIERER**

Verwendet man zwei Halbaddierer, so gewinnt man einen **Volladdierer**, der einen **zusätzlichen Carry-Eingang** besitzt.



	_		1	
a	b	cin	S	cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Wahrheitswertetabelle eines Volladdierers.

#### EIN VOLLADDIERER IN VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity FullAdder is
4
5
     port (a : in std_logic;
6
7
           b : in std_logic;
           cin : in std_logic;
8
           s : out std_logic;
9
           cout : out std_logic);
10
11
   end FullAdder:
12
13
   architecture Structural of FullAdder is
14
15
     signal sum1 : std_logic;
16
     signal carry1 : std_logic;
17
     signal carry2 : std_logic;
18
```

# EIN VOLLADDIERER IN VHDL (II)

```
begin
2
3
      adder1 : entity work. Half Adder (Behavioral)
     port map (a
                     => a,
                  => b.
5
                s => sum1,
6
                cout => carry1);
7
8
      adder2 : entity work. Half Adder (Behavioral)
9
     port map (a => sum1,
10
                  => cin,
11
                s => s.
12
                cout => carry2);
13
14
     -- Generate full-adder carry
15
     cout <= carry1 or carry2;</pre>
16
17
18
   end architecture:
```

#### EIN GENERISCHER RIPPLE-CARRY ADDIERER

Nun wird ein generischer Ripple-Carry Addierer in VHDL formuliert, wobei die Bitbreite durch einen generischen Parameter frei gewählt werden kann:


```
1
   library ieee;
   use ieee.std logic 1164.all;
4
   entity RCAdder is
5
6
   generic (width : integer := 6);
   port (a : in std_logic_vector(width - 1 downto 0);
         b : in std_logic_vector(width - 1 downto 0);
         cin : in std_logic;
10
         s : out std_logic_vector(width - 1 downto 0);
11
         cout : out std logic);
12
13
   end RCAdder;
14
```

# EIN GENERISCHER RIPPLE-CARRY ADDIERER (II)

```
architecture Behavioral of RCAdder is
    signal carry : std_logic_vector(width downto 0);
   begin
4
5
   -- Generate an array of full adders
    adders : for I in 0 to width - 1 generate
    begin
      -- Generate the Ith full adder
8
     adder : entity work.FullAdder(Structural)
9
    port map (a \Rightarrow a(I).
10
                 b \Rightarrow b(I),
11
                 cin => carry(I),
12
                 s \Rightarrow s(I),
13
                 cout => carry(I+1));
14
    end generate;
15
16
    carrv(0) <= cin:
17
    cout <= carry(carry'high);</pre>
18
19
20
    end architecture:
```

# DAS SYNTHESEERGEBNIS

Vivado 2015.4 liefert das folgende Syntheseergebnis:



Der **Pfad von** cin **nach** cout wächst direkt mit der Bitbreite n des Addierers, d.h. die Tiefe des Schaltkreises ist O(n). Damit ist die **mögliche Taktrate** bei **großen Bitlängen gering**.

#### DIE BEDINGTE ERZEUGUNG VON HARDWARESTRUKTUREN

Mit VHDL kann man die **Erzeugung von Strukturen** auch von **beliebigen Bedingungen abhängig** machen. Dazu dient die folgende Anweisung:

```
generate_label : if condition generate
generate_statement_body

elsif condition generate
generate_statement_body

else generate
generate_statement_body

end generate [generate_label];
```

Dies kann man auch dazu verwenden Hardwarestrukturen rekursiv zu erzeugen. Dazu beschreibt man eine generische Komponente und benutzt das if-generate Konstrukt dazu den Rekursionsabbruch und den Rekursionsschritt zu spezifizieren.

### BEISPIEL: EIN GENERISCHER PRIORITY-ENCODER

Ziel ist der Entwurf eines Schaltkreises, der zu einem **gegebenen Bitstring**  $b = b_1 b_2 \dots b_{2^n}$  den **Index** i berechnet, so dass  $b_i = 1$  **und**  $b_j = 0$  **für alle** j > i ("1-Bit mit dem größten Index").

Gleichzeitig soll der Schaltkreis noch ausgeben, ob **überhaupt** ein 1-Bit mit String b enthalten ist. Eine mögliche Anwendung eines solchen Schaltkreises wäre der Bau eines **Interruptcontrollers**.

Für die zweite Aufgabenstellung ergibt sich die Funktion  $\operatorname{HasOne} \colon \{0,1\}^{2^n} \to \{0,1\}, n \geq 1$ :

$$\operatorname{HasOne}(b_1 \dots b_{2^n}) = \left\{ \begin{array}{ll} b_0 \operatorname{or} b_1, & \text{, falls } n = 1 \\ \operatorname{HasOne}(b_{2^n} - 1 \dots b_{2^{n-1}}) \operatorname{or} & \\ \operatorname{HasOne}(b_{2^{n-1}-1} \dots b_0) & \text{, sonst} \end{array} \right.$$

Dies ist offensichtlich die rekursive Definition einer or-Funktion mit  $2^n$  Argumenten.

# BEISPIEL: EIN GENERISCHER PRIORITY-ENCODER (II)

```
Sei b=b_{2^n-1}b_{2^n-2}\dots b_1b_0\in\{0,1\}^{2^n}, dann bezeichnet ub=b_{2^n-1}\dots b_{2^{n-1}} ("upper-half") und lb=b_{2^{n-1}-1}\dots b_0 ("lower-half").
```

Der Priority-Encoder kann durch die Funktion PEnc:  $\{0,1\}^{2^n} \to \{0,1\}^n, n \geq 1$  rekursiv wie folgt beschrieben werden:

$$\operatorname{PriEnc}(b_1 \dots b_{2^n}) = \left\{ \begin{array}{ll} b_1 & \text{, falls } n=1 \\ 1 \operatorname{PriEnc}(ub) & \text{, falls HasOne}(ub) = 1 \\ 0 \operatorname{PriEnc}(lb) & \text{, sonst} \end{array} \right.$$

#### VHDL-BESCHREIBUNG DES PRIORITY-ENCODERS

```
library ieee;
   use ieee.std_logic_1164.all;
3
4
   entity PriEnc is
5
   generic (idxWidth : integer := 5);
   port (src
                 : in std_logic_vector(2**idxWidth - 1 downto 0);
          idx : out std_logic_vector(idxWidth - 1 downto 0);
8
          active : out std_logic);
10
   end PriEnc;
11
12
   architecture Recursive of PriEnc is
13
14
   begin
15
   abortRec : if (idxWidth = 1) generate
16
17
     active <= src(0) or src(1);
18
     idx(0) \le src(1);
19
20
   end generate abortRec;
21
```

# VHDL-BESCHREIBUNG DES PRIORITY-ENCODERS (II)

```
stepRec : if (idxWidth > 1) generate
1
2
       signal lActive : std_logic;
3
       signal rActive : std_logic;
4
       signal leftIdx : std_logic_vector(idxWidth - 2 downto 0);
5
       signal rightIdx : std_logic_vector(idxWidth - 2 downto 0);
6
7
8
     begin
9
       -- Generate a priority encoder for the upperhalf of src
10
11
       leftEnc : entity work.PriEnc(Recursive)
       generic map (idxWidth => idxWidth - 1)
12
       port map (src => src(2**idxWidth - 1 downto 2**(idxWidth - 1)),
13
                  idx => leftIdx,
14
                  active => lActive);
15
16
       -- Generate a priority encoder for the lower half of src
17
       rightEnc : entity work.PriEnc(Recursive)
18
       generic map (idxWidth => idxWidth - 1)
19
       port map (src => src(2**(idxWidth - 1) - 1 downto 0),
20
                   idx => rightIdx.
21
                   active => rActive);
22
```


# VHDL-BESCHREIBUNG DES PRIORITY-ENCODERS (III)

```
-- Calculate if at least one bit is set
1
       active <= lActive or rActive:
2
        -- Set MSB if upper half contains a '1'
        idx(idx'high) <= '1' when (lActive = '1')</pre>
5
                              else '0':
6
7
       -- Set the lower index bits
        idx(idx'high - 1 downto 0) <= leftIdx when (lActive = '1')
9
10
                                                 else rightIdx;
11
12
     end generate stepRec;
13
14
   end architecture;
```

Bei dieser Konstruktion läuft die **Rekursion** nur über die **Breite der Ausgabe** und wird abgebrochen, wenn die Eingabe zwei Bit (bzw. Ausgabe ein Bit) breit ist.

### DAS ERGEBNIS DER SYNTHESE

Vivado 2015.4 liefert das folgende Syntheseergebnis:



Wenn nötig, können auch for-generate **und** if-generate **gemischt** werden, um noch kompliziertere Strukturen zu erzeugen.

#### EINE BEMERKUNG ZU HASONE


HasOne kann auch mit Schleifen modelliert werden:

```
entity ORn is
   generic(width : natural := 8);
   port(src : in std_logic_vector(width - 1 downto 0);
         res : out std_logic);
4
   end entity;
   architecture Behavioral of ORn is
   begin
8
     genOr : process (src)
9
        variable tmp : std_logic;
10
     begin
11
12
       tmp := '0';
13
       for i in src'range loop
14
          tmp := tmp or src(i);
15
       end loop;
16
17
18
       res <= tmp;
19
20
      end process;
   end architecture;
21
```

# EINE BEMERKUNG ZU HASONE (II)

Manche Synthesetools optimieren aufgrund der **Assoziativität** von or die Tiefe des Schaltkreises und bauen die Schaltung als **binären Baum** auf.

Vivado 2015.4 liefert in der Grundeinstellung:



Bei der Verwendung von generate ist man von solchem Verhalten **unabhängig** und kann die Struktur der Hardware genau bestimmen.