Hochschule RheinMain Fachbereich Design Informatik Medien Marcus Thoss, M.Sc.

Mikroprozessortechnik SS 2020 LV 2522

Übungsblatt T3

Aufgabe T3.1 (Test 3):

Die Ergebnisse zu den folgenden Testaufgaben müssen für die Berücksichtigung der Leistung bis zum Tagesende des 06.07.2020 per Email an marcus.thoss@hs-rm.de als PDF-Dokument mit dem Dateinamen <Nachname>_<Vorname>_mpts20_t03.pdf gesendet werden. Sofern nicht anders angegeben, wird für eine vollständig gelöste Teilaufgabe ein Punkt vergeben.

- a) Beschreiben Sie zwei Möglichkeiten, bei der Implementierung eines Service Calls mittels der SVC-Instruktion des ARM-Befehlssatzes die Nummer des Services zu übergeben und geben Sie Vor- und Nachteile der beiden Varianten an.
- b) Welcher Mechanismus wird beim Debugging bei Erreichen eines Breakpoints in einem ARM-Prozessor ausgelöst, um den Debugger-Code anzuspringen? Wie wird dem Prozessor mitgeteilt, an welche Adresse er dafür springen muss?
- c) Wie ändert sich das Verhalten von qemu, wenn sie beim Start die Option -S hinzufügen oder weglassen? Für welche Situationen in der Anwendungsentwicklung starten Sie mit -S, für welche ohne?
- d) Ordnen Sie den folgenden Problemen jeweils einer der Motivationen (a) Skalierung (b) Portabilität oder (c) Schutz für Speicherverwaltung zu.
 - 1) Illegaler Zugriff eines Prozesses auf den Speicher eines anderen Prozesses
 - 2) Ausführen einer speicherhungrigen Grafikanwendung auf einem System mit geringer RAM-Ausstattung.
 - 3) Unabhängigkeit des Programmcodes von physikalischen Adressen unterschiedlicher Zielsysteme
- e) Ordnen Sie die folgenden Attribute der Domäne (p) physikalischen oder (l) logischen Speichers zu.
 - 1) Lösch- und wiederbeschreibbares Flash-ROM

- 2) Pointer auf eine statische Variable in einem C-Programm
- 3) Speicherzugriffszeit
- f) Welcher Satz ist korrekt: "eine MPU ist meist auch eine MMU" oder "eine MMU ist meist auch eine MPU"? Begründen Sie Ihre Antwort.
- g) Welches Konzept wird realisiert, indem die Seitentabelleneinträge von zwei Seiten unterschiedlicher Prozesse auf denselben Seitenrahmen verweisen?
- h) Wie werden die Bits einer 32-Bit logischen Adresse bei der Speicherverwaltung über eine zweistufige Seitentabelle (gleiche Tabellengröße in beiden Stufen) und 64 KB Seitengröße aufgeteilt? Wie groß ist eine Tabelle, wenn ein Eintrag 4 Byte groß ist? Wie viele dieser Tabellen könnte man dann in einer Speicherseite speichern? (2 P)
- i) Welche Größe haben Tag- und Index-Feld für einen 8-Way-Associative TLB mit insgesamt 512 Slots bei 16KB Seitengröße und 32-Bit logischer Adressbreite?