

# Kapitel 4: Speicherverwaltung


---

- Speicherbedarf einer Anwendung und HW-Speicherangebot eines Systems sind ggf. um Größenordnungen unterschiedlich  
Bsp.: Prg. allokiert 2 GB Speicher auf System mit 1 GB RAM
- Programm soll auf unterschiedlicher HW mit unterschiedlicher Speicherstruktur ausgeführt werden
  - könnte jedesmal für Zielsystem angepasst werden
  - aber was, wenn das Programm 3x parallel auf demselben System ausgeführt wird?  $\Rightarrow$  Globale Variablen an derselben Adresse?
- Schutz der Anwendungsteile vor gegenseitigem Überschreiben der Daten (durch SW-Fehler oder Angriffe)

$\Rightarrow$  **Skalierung, Portabilität, Schutz/Stabilität**

# Physikalische und logische Adressräume

Eine "Adresse" ist die Grundlage für den Zugriff auf ein Speicherwort (z.B. 32-Bit)



Logischer Speicher:

- Programm-Sicht
- homogen (keine Speicherarten, Ausnahme: Harvard)
- linearer Adressraum
- Wortbreite einheitlich (= Systemarchitektur, z.B. 32-Bit)

⇒ Speicherabstraktion

in C: nur 1 Art v. Pointer

Physikalischer Speicher:

- Technologie-abhängige Eigenschaften
- Speicherarten
- Zugriffszeiten
- r/w (beschreibbar?)
- Wortbreite

⇒ physikalische Realität

# Zugriffszeiten (Zeit-Kosten)

- Eine Motivation für Speichermanagement: mehr RAM “vorgaukeln”
- Beobachtung: Speichergrößen und -zugriffsgeschwindigkeiten skalieren gemeinsam (Modulgröße  $\sim$  Zugriffszeit,  $N \sim t_{acc}$ )

	$N$	$t_{acc}$
Register	8-128	$10^{-9}s$
Cache 1. Lev.	n KB	$< 10^{-8}s$
Cache 2. Lev.	n MB	$< 10^{-8}s$
RAM	$2^{30}$ Byte	$10^{-8}s$
HDD (sekundär, SSD,)	$2^{40}$ Byte	$10^{-5}s$
HDD (sekundär, mag)	$2^{40}$ Byte	$10^{-2}s$
FDD, Tape (tertiär)	$> 2^{50}$ Byte	groß

- ideal: schneller, großer Speicher
- real: kleine schnelle Speicher maximal ausnutzen und Daten aus großen langsamen Speichern rechtzeitig nachliefern


# Adressübersetzung (AÜ): logisch

Ziel: finde für eine logische Adresse (Sicht des Programms) eine physikalische Adresse (im realen Speicher)

“Wo ist mein Datenwort abgespeichert?”

“logisch” meint hier: *was* soll die Übersetzung leisten?


- Prozesse (= Programme in Ausführung) fordern Speicher an
  - realer Speicher wird dafür reserviert und
  - es wird eine Abbildung der logischen auf die physikalische Adresse etabliert



# Adressübersetzung: physikalisch


“physikalisch” meint hier: *wie* wird die Übersetzung realisiert?

- Aufteilung des Adressraums in
  - Seiten: einheitliche Größe
  - oder Segmente: veränderliche Größe, z.B. Größe des Speicherraums eines Prozesses
- Abbildung wird durch die HW-Komponente “Memory Management Unit” (MMU) realisiert



# Speicherabbildung mehrerer Prozesse


$P_1$  u.  $P_2$  führen dieselbe Prog. aus: -



ohne AV schwer zu lösen: Linker + Loader müssen variable Adressen umkörtzen  
 $\Rightarrow$  Abbildung d. log. Adr. von  $i$  auf unterschiedliche phys. Adressen  $ip_1$  u.  $ip_2$   
! Abbildung auf dieselbe phys. Adresse: Shared Memory.


# Seitenbasiertes Speichermanagement

Aufteilung d. Speicherraums in Seiten je nach Größe





# Abbildung virtueller Adressen



# Struktur von Adressen und Skalierung

220 Bit 

20	12
----	----

<sup>offset</sup>  $\Rightarrow 2^{20}$  Seiten

Annahme: 4 Byte/Tabelleintrag

Größe 1 Seitentabelle:

$$2^{20} \cdot 4 \text{ Byte} = 2^{22} \text{ Byte} = 4 \text{ MiB}$$

64 Bit

52	12
----	----

<sup>16</sup>  
größer als  
RAM 1980er?!

Seitentabelle:

$$2^{52} \cdot 8 \text{ Byte} = 2^{55} \text{ Byte} = 32 \text{ PiB}$$

<sup>↑</sup>  
für 52-bit Adressen-  
nummer


(Beispiele)

Beobachtung:

Prozess nutzt log. Adressraum  
i.d.R. nie vollständig aus  
 $\Rightarrow$  nur so möglich, n Prozesse mit  
realem RAM zu bedienen


Abg.: pro Prozess eine  
Seitentabelle

# Mehrstufige Seitentabellen




Um Tabellen größer realistisch zu halten, wird mehrstufig aufgebaut.

Vorteil: 1. Tabelle (unser  $\mathbb{F}$ ) ist wesentlich kleiner:  
z.B.  $2^{10} \cdot 4 \text{ Byte} = 4 \text{ kB}$  (Seitengröße.)  
Und es werden nur generierte Tabellen der 2. Stufe  
angefügt (inkrementell), also initialem auch 4 kB.



# Translation Lookaside Buffer (TLB)



TLB-Aufgabe: Abkürzung für  
Adressübersetzung zu finden  
(AÜ)

TLB: kleine, schneller Speicher  
⇒ bei guter TLB-Trefferquote eff.  
Verringerung des AÜ-Prozesses

Prinzip: häufig/kürzlich verwendete Seiten werden in einer Extra-Tabelle  
notiert, wenn die AÜ erfolgt ist.

## TLB-Abbildungsklassen (TLB Mapping)


Aufteilung der Seitennummern in Tag und Index bestimmt die TLB-Architektur

Extrême Fälle: Index 0 Bit: Fully Associative

$\text{Index} = \log_2 (\text{Anz. TLB-Einträge})$ : direct mapped

Flux der Strategien: Set Associative


# Direct Mapping



Für jede Adresse ist festgelegt, welche TLB-Slot sie abbilden kann.

- Index nimmt untere Bits der Page No. ein ⇒ viele Seiten (Adressen mod  $2^3$ -Seitengröße) würden denselben TLB-Slot nutzen, aber bei linearem Prog.-ablauf erfolgt lineare Belegung (jeweils der nächste Slot)
- Wenn TLB miss (anderes Tag im Slot), wird regulärer Page Table look up durchgeführt und TLB Slot überschrieben


# Set Associative Mapping





# Fully Associative Mapping

Vollassociatives TLB: Index-Größe 0  $\Rightarrow$  Adresse kann in jedem Slot liegen



Vergleich aller Tags in allen Slots wie linear  
aufwendig, daher  
Bsp. 8 Slots  
Spezial-HW:  
Content Addressable  
Memory (CAM)

CAM: Input: gesuchter Inhalt, Output: gefundener Slot (oder Miss)

Parallel-Vergleich aller Tag-Bits der Adresse  
mit Bits aller Tags in allen Slots  
realisiert in HW (viele parallele Comparatoren)

Hoher HW-Aufwand, aber konstanter Aufwand (T<sub>pd</sub>) und optimale LRU (o.ä.)-Effizienz

# Caching

Methoden: Durchschieffliche Speicher-Zugriffzeit durch kleine, schnelle Zwischenspeicher erhöhen (Cache  $\approx$  cachest, verstopfen)



Wenn Daten häufig im Cache gefunden werden, sinkt  $t_{acc}$  insgesamt.  
oft separate Instructions- und Datencaches (auch ohne Harvard-Arch.)  
unterschiedliche Adressbereiche  
hinsichtlich Lokalität




# Cache Lines und Blocks

Arbeitsprinzip für Zugriff und Mapping ähnl. TLB, auch Aktualisierung nach Miss, aber:

Organisationsform basiert auf

Lines: Adressiert werden nicht einzelne Wörter, sondern n Wörter auf einmal  
und Blocks in Lines, die bei einem Miss nachgeladen werden




Direkt  
Set Assoc. → Tag/Index  
Fully Assoc.



~~Lines relevant  
bis hier~~

# Virtuelle und reale Caches

Problem: Speicherzugriff benutzt virtuelle und reale Adressen




Vorteil virtueller Cache: schneller, da keine Adressübersetzung vorher nötig  
(Datenverbindung Cache  $\rightarrow$  CPU wäre trotzdem direkt)


Vorteil realer Cache: Daten sind unabhängig von der Prozesssicht,  
Daten des virtuellen Caches, die von einem Prozess  
angefordert werden, sind für den nächsten Prozess trotz  
gleicher virtueller Adresse völlig andere  $\Rightarrow$  werden ungenutzt

# Mehrstufige Caches

Prinzip kleiner, schneller Cache – großer, langsamerer Hauptspeicher  
wird auf mehrere Cache-Ebenen erweitert:



=> Bei ausgelegtem Design sinkt die effektive mittlere Zugriffs-geschwindigkeit  
oft Mix aus virtuellen/realen Caches, oft getrennt für Instruktionen und Daten



# Caches, Prozesse und shared Memory

- Shared Memory
  - virtueller Cache: Daten für neuen Prozess noch gültig, aber virtuelle Adresse unterschiedlich
  - realer Cache: kein Problem, identische reale Adresse

- Invalidation des virtuellen Caches bei Prozesswechsel
  - ↳ alternativ: zusätzliches Tag im Cache mit Prozess-ID

Multi-processor/-core Cache, Bsp. Core i7



gemeinsames Cache für mehrere Cores,  
darin Prozess Thread auf unterschiedliche  
Cores wechseln könnte

# Cache-Kohärenz

Problem bei

- mehreren parallelen Caches
- Cache und Speicherrupte von I/O-Geräten
- Multiprocessor-Architekturen

Haupt-

- Speicher wurde durch A gecached und von B verändert
- In Cache von A wurde neuer Wert geschrieben, als noch nicht in Hauptspeicher zurückgeschrieben

⇒ Verletzung der Cache-Kohärenz: Übereinstimmung zw. HS und Cache(s)

Lösung durch Cache-Kohärenz-Protokolle: Regeln für das Laden/Speichern/Modifizieren zwischen HS und Cache (Coherence)

Unterstützung durch HW: Bus Snooping: Cache hört aktiv den Adressbus auf Zugriffe ab, die von ihm gecachte Adressen betreffen

Zwei Grundstrategien:

- Write Back: CPU schreibt neuen Wert in Cache, Aktualisierung des HS erfolgt später

Vorteil: Schreibzugriffe schneller

Nachteil: HS zeitweise unipflichtig

oft Lösung: Cache teilt Änderung mit, so dass andere Caches diese Adresse als "unipflichtig" markieren


- Write Through: Wert wird sofort in Cache und HS geschrieben

⇒ langsamer Schreibzugriff, aber keine Inkonsistenz



# Speicherzugriff im Überblick

Speicherzugriff durch CPU



# Memory Protection Unit (MPU)

---

- Reduzierte Variante der MMU
- Speicherschutz implementiert, aber Adressübersetzung fehlt
  - Oft kein Sekundärer Speicher (HDD) in Embedded-Systemen
  - ⇒ Möglichkeit, Seiten auszulagern fehlt
  - Auch hinsichtlich deterministischem Zeitverhalten ist “schlankes” Speichermanagement vorteilhaft
  - ⇒ Nur Hauptspeicher nutzen, der auch physikalisch vorhanden ist
  - ⇒ Anwendungen müssen speichereffizient umgesetzt sein
- Schutzmechanismen unterstützen Embedded-OS
  - Anlegen separater Speicherräume für BS und einzelne Tasks
  - Durchsetzung der Privilegstufen auch bei Speicherzugriffen

## Beispiel: MPUs in der ARM-Familie

- MPUs bereits bei einfacheren, günstige Varianten erhältlich (schon ab Cortex M0+ !)
- MMUs nur bei Hochleistungsvarianten (= auch mehr Speicher)
- Optionale MPU auf Cortex-M3:
  - Acht “Regionen” ( $\approx$  Segmente) unterschiedlicher Größe mit separaten Attributen definierbar
    - Können überlappen
    - Jeweils acht gleich große Subregionen ein- und ausschaltbar
    - Rest liegt in der 9. Region
  - Ausführungsreihenfolge einer Region kann Pipelinig übergehen (“Normal”, “Device”, “Strongly Ordered”)
  - Shared Memory und Codeausführungsverbot pro Region möglich
  - Zugriffsverletzungen  $\Rightarrow$  Memory Management Fault