



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

9. November 2020 Revision: 0d5ed06 (2020-11-09 20:24:57 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**





WAS IST VHDL?

VHDL beschreibt Hardware (Hardwarebeschreibungssprache) und ist **keine** Programmiersprache!


VHDL steht für >VHSIC Hardware Description Language<, wobei VHSIC für >Very High Speed Integrated Circuits<. Die Entwicklung von VHDL begann ca. 1980 und wurde durch das US DoD initiiert.

VHDL wird sowohl zur **Synthese** von Schaltkreisen, als auch zu deren **Simulation** (≜ Test & Debugging) verwendet.


VHDL ein in Europa sehr verbreiteter (IEEE) Standard, der sowohl herstellerübergreifend als auch herstellerunabhängig ist. Ebenfalls verbreitet (z.B. in den USA) ist Verilog, das nach 1364-1995 standardisiert ist (Verilog-95)

Anders bei (klassischen) Programmiersprachen werden in VHDL bis auf Ausnahmen (innerhalb PROCESS, FUNCTION und PROCEDURE) alle Anweisungen parallel ausgeführt!

HARDWAREENTWURF / GAJSKI-KUHN Y-DIAGRAMM



DER GRUNDSÄTZLICHE WORKFLOW FÜR (C)PLD / FPGAS / ASICS



EDA-TOOLS (ELECTRONIC DESIGN AUTOMATION)

Für FPGAs sind die Tools der Firma Xilinx (ISE / Vivado) bzw. der Firma Altera (Quartus II) verbreitet.

In der Vorlesung werden wir die **Vivado Suite** verwenden. Diese macht aus der Beschreibung:

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity Adder is
     port (a : in std_logic;
5
           b : in std logic;
6
           cin : in std_logic;
7
           s : out std_logic;
8
           cout : out std logic);
9
10
   end Adder:
11
12
   architecture Behavioral of Adder is
   begin
13
     s <= a xor b xor cin;
14
     cout <= (a and b) or (a and cin) or (b and cin):
15
   end Behavioral:
16
```

ERGEBNIS DER SYNTHESE

Eine Übersetzung in eine Netzliste und dann in "echte" Hardware ergibt folgendes Bild:




Abbildung: RTL-Level




Abbildung: Technologie-Level

EINE BEISPIELHAFTE FPGA-ARCHITEKTUR

Man kann sich ein FPGA als regelmäßiges Array von Funktionsblöcken vorstellen, die flexibel verdrahtbar sind:

Das FPGA kommuniziert durch IO-Blöcken (IOB), die Configurable Logic Blocks (CLB) enthalten Logik und kleine Speicher (einzelne Flip-Flops). Weiterhin gibt es große Speicherblöcke (BRAM) und evtl. schnelle Hardwaremultiplizierer für DSP-Anwendungen.

EINE BEISPIELHAFTE FPGA-ARCHITEKTUR (II)


Real existierende FPGAs sind deutlich komplexer aufgebaut:

SIMULATION

Bevor ein Schaltkreis gebaut werden kann, muss dieser mit Hilfe der Schaltungsbeschreibung (VHDL) **validiert / getestet** werden.

Dazu simuliert man Schaltkreise mit unterschiedlichem Detailgrad (z.B. Signallaufzeiten aufgrund der geometrischen Struktur).

Eine einfache Simulation des Addierers ergibt:



Zur Durchführung von Simulation werden **Testbenches** verwendet, die alle notwendigen Signalkombination an den (simulierten) Schaltkreis anlegen.

WELCOME TO THE REAL WORLD!

