



# HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

9. November 2020 Revision: 0d5ed06 (2020-11-09 20:24:57 +0100)

#### Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain** 





#### ENDLICHE AUTOMATEN MIT VHDL

Ein **endlicher Automat** (engl. >finite state machine<, kurz: **FSM**) modelliert ein bestimmtes Verhalten mit Hilfe einer (endlichen) Menge von **Zuständen** und mit **Übergängen** zwischen diesen.


Im Gegensatz zu den einfachen endlichen Automaten werden im Hardwareentwurf so genannte **Transducer**, verwendet die mit Hilfe der **Eingabe** und des **aktuellen Zustands** die jeweiligen **Ausgaben generieren**.

Man unterscheidet **Moore**- und **Mealy-Automaten**, wobei man die Mealy-Automaten als Verallgemeinerung der Moore-Automaten auffassen kann.

- → **Moore**-Automat: Die Ausgabe wird **nur** in Abhängigkeit vom aktuellen Zustand erzeugt.
- → Mealy-Automat: Die Ausgabe wird in Abhängigkeit von Zustand und aktueller Eingabe erzeugt.

#### DIE STRUKTUR EINES SYNCHRONEN FSM


Synchrone FSMs sind idealisiert wie folgt aufgebaut:



Die obige Struktur zeigt, dass Moore-Automaten eine zum **Takt synchrone Ausgabe** erzeugen.

In der Praxis werden allerdings auch Mischformen von Moore- und Mealy-Automaten verwendet.

### BEISPIEL: MOORE-AUTOMAT / LAUFLICHT



Dieser Automat wechselt bei jeder steigenden Flanke in den nächsten Zustand. Aus diesem Grund sind die Übergänge mit jeder möglichen Eingabe markiert.

Der in der **unteren** Hälfte der Zustände enthaltene Bitvektor entspricht der **Ausgabe** des Automaten (≜ Zustand der acht LEDs).

#### DAS LAUFLICHT IN VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity lights is
5
      port (clk, reset : in std_logic;
             leds : out std logic vector(7 downto 0));
6
   end lights;
8
9
   architecture Behavioral of lights is
10
   type state_t is (q0, q1, q2, q3, q4, q5, q6, q7);
11
   signal state reg, state next : state t;
12
13
14
   begin
     transition : process (clk, reset)
15
     begin
16
       if (reset = '1') then
17
          state_reg <= q0; -- set initial state</pre>
18
       elsif (rising_edge(clk)) then -- changes on rising edge
19
          state reg <= state next;
20
      end if:
21
22
     end process;
```

# DAS LAUFLICHT IN VHDL (II)

```
1
      next state proc : process (state reg)
      begin
        case state_reg is
3
           when q0 =>
             leds <= "10000000"; -- Moore Ausgabe</pre>
6
             state_next <= q1;
8
          when q1 =>
             leds <= "01000000"; -- Moore Ausgabe</pre>
             state_next <= q2;
11
12
13
             . . . .
14
15
        end case;
      end process;
16
```

Im obigen Beispiel muss **nicht** mit if-elsif-else-end if gearbeitet werden, um den **Nachfolgezustand zu ermitteln**, da der Automat an jeder steigenden Taktflanke einfach zum nächsten Zustand übergeht.

## NEXT STATE LOGIK FÜR MOORE-AUTOMATEN

Im **allgemeinen Fall** wird ein Moore-Automat für die Eingaben noch einen **input-Port** haben. Dann ist **input** in der Sensitivitätsliste von **next\_state\_proc** enthalten.

Damit ergibt sich folgendes Template:

```
next_state_proc : process (state_reg, input)
   begin
      case state_reg is
        when state a =>
          output <= <value>; -- Moore Ausgabe
5
          if (input = <value>) then -- Alle Möglichkeiten abfragen!
6
            state_next <= state_<num>;
7
          else
            state_next <= state_<num>;
10
          end if:
11
       when state b =>
12
13
        . . . .
```

# NEXT STATE LOGIK FÜR MOORE-AUTOMATEN (II)

Hinweis: next\_state\_proc ist ein kombinatorischer Schaltkreis. Also wird output in jedem Zweig belegt und es werden alle Möglichkeiten zur Bestimmung von next\_state berücksichtigt. Damit ergeben sich drei Designregeln:

- → Spezifiziere alle Möglichkeiten im next\_state\_proc, d.h. im case-Statement werden alle Bedingungen der jeweiligen if-Anweisung aufgeführt. Die case-Anweisung berücksichtigt alle möglichen Zustände des Automaten. Evtl. kann man mit "don't cares" arbeiten. Wird dies nicht gemacht, so kann der Synthesizer ungewollt Latches einführen.
- → Signalzuweisungen sind nur im jeweiligen Zustand gültig. Zuweisungen werden nicht gespeichert (kombinatorischer Prozess)!

# NEXT STATE LOGIK FÜR MOORE-AUTOMATEN (III)

→ Müssen Werte gespeichert (≜ registered) werden, so wird dies mit Signalen der Form XXX\_reg bzw. XXX\_next im Prozess transition realisiert.

Grund: Speicher / FlipFlops werden nur im sequentiellen Prozess transition verwendet.

## ALTERNATIVE (LAUFLICHT): SEPARATE PROZESSE

Beobachtung: Ist das State-Diagramm erstellt, so ist die Umsetzung in eine Implementierung nahezu mechanisch.

Ist der Automat verhältnismäßig groß oder unübersichtlich, so kann man **Ausgabe** und **next-state Logik** auch trennen.

Next-state Logik:

```
next_state_proc : process (state_reg)
1
      begin
        case state_reg is
          when q0 =>
            state next <= q1;
          when q1 =>
6
            state_next <= q2;
7
8
9
             . . . .
10
          end case:
       end process;
12
```

## ALTERNATIVE: SEPARATE PROZESSE (II)

#### Output Logik:

```
next state proc : process (state reg)
1
     begin
        case state_reg is
          when q0 =>
            leds <= "10000000": -- Moore Ausgabe
5
          when q1 =>
6
            leds <= "01000000"; -- Moore Ausgabe
            . . . .
10
11
          end case;
       end process;
12
```

Größere Automaten kann man auch mit speziellen graphischen Tools beschreiben, die dann den benötigten VHDL-Code erzeugen.

#### **MEALY - AUTOMATEN**

Ein Mealy-Automat ermittelt den Output mit Hilfe des Zustandes **und** der Eingabe. Aus diesem Grund werden die **Übergänge** eines Mealy-Automaten zusätzlich mit der Ausgabe beschriftet.




Dabei bedeutet die **Kantenbeschriftung in / out**: Zustandswechsel von q0 nach q1, wenn die Eingabe in vorliegt. Gebe bei dem Zustandswechsel out aus.

Aufgrund der Struktur eines Mealy-Automaten muss die Änderung der Ausgabe **nicht synchron** zum Takt sein (z.B. wenn sich die Eingabesignale ändern, so dass die Ausgabe den Pegel wechselt).

#### **BEISPIEL: MEALY - AUTOMATEN**

Der folgende Automat erkennt **steigenden Flanken** in dem Signal **data**:



```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity edgeDetect is
5 port (clk : in std_logic;
6 reset : in std_logic;
7 data : in std_logic;
8 tick : out std_logic);
9 end edgeDetect;
```

## BEISPIEL: MEALY - AUTOMATEN (II)


```
architecture mealy of edgeDetect is
     type state_t is (low, high);
3
     signal state reg : state t;
     signal state_next : state_t;
4
   begin
6
   transition : process (clk, reset)
7
   begin
     if (reset = '1') then
9
       state_reg <= low;
10
elsif (rising_edge(clk)) then
       state_reg <= state next;</pre>
12
     end if;
13
14
   end process;
15
   -- next-state / output logic
16
   next_state_proc : process(state_reg, data)
17
18
   begin
   -- Set default values
19
20    state_next <= state_reg;</pre>
   tick <= '0';
21
```

## BEISPIEL: MEALY - AUTOMATEN (II)

```
1
      case state_reg is
2
        -- Handle state 'low'
        when low =>
          if (data = '1') then
            state_next <= high;
            tick <= '1':
7
          end if;
8
9
        -- Handle state 'high'
10
        when high =>
11
          if (data = '0') then
12
            state next <= low;
13
          end if;
14
15
16
      end case;
17
18
   end process;
   end architecture;
19
```

#### TIMING DIAGRAMM DES MEALY-AUTOMATEN

Es wurde schon erwähnt, dass die Ausgabe eines Mealy-Automaten evtl. **nicht synchron** zum Takt sein kann:




Durch dieses Verhalten werden auch kurzzeitige Signalschwankungen (engl. **glitch(es)**) der Eingabe evtl. als Ausgabe weitergeleitet. Dies kann zu Problemen führen.

Auch die **Breite** des Signals tick **kann variieren**, je nachdem wie die Lage der steigenden Flanke von data zu clk ist.

#### DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT

Eine ähnliche Flankenerkennung kann man mit Hilfe eines Moore-Automaten entwerfen:



Die übliche Codierung eines Moore-Automaten ergibt:

```
1 architecture moore of edgeDetect is
2 type state_t is (low, edge, high);
3 signal state_reg : state_t;
4 signal state_next : state_t;
5 begin
6 -- Prozess stateHandler wie im Mealy-Fall
```


## DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT (II)

```
next_state_proc : process(state_reg, data)
1
     begin
2
3
        -- Set default values
5
        state next <= state reg;
       tick <= '0';
6
7
8
        case state_reg is
9
          when low =>
10
            if (data = '1') then
11
              state_next <= edge;
12
            end if;
13
14
         when edge =>
15
           tick <= '1';
16
            if (data = '1') then
17
18
              state_next <= high;
            else
19
20
           state next <= low:
            end if;
21
```

# DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT (III)

```
when high =>
if (data = '0') then
state_next <= low;
end if;
end case;
end process;
end architecture;</pre>
```

Damit ergibt sich ein leicht verändertes Timing:



Es zeigt sich, dass der von einem Moore-Automaten generierte Tick **immer einen clk-Zyklus** lang ist.

#### MOORE VS. MEALY

Die Ausgabe von Moore-Automaten ist **synchron**, wogegen die von Mealy-Automaten auch **nicht synchron** sein kann.

Die Ausgabe von Moore-Automaten **ändert sich nur an Taktflanken** und ist so **robuster** gegen Glitches. Die Reaktion von Mealy-Automaten ist aber evtl. schneller.

Nachteil: Moore-Automaten haben normalerweise **mehr Zustände** als gleichwertige Mealy-Automaten und brauchen somit **mehr Fläche** für die Logik.

Am Timing-Diagramm sieht man, dass das Signal dieses Mealy-Automaten einen Takt früher verfügbar ist. Wird tick in einem synchronen Subsystem weiter verwendet, so spielen Glitches und die Asynchronität eine untergeordnete Rolle, da das Signal nur an der steigenden Flanke stabil sein muss.