### Kapitel 2: Assemblerebene

# Instruction Set Architecture ( l \$ A)

...ist die gemeinsame Mikroarchitektur einer Prozessorfamilie, charakterisiert durch:

- · Instruktionen welde fit es?
- Instruktionsformat wie sind sie codiet ? If de opranden
- · Adressierungsarten imme diet, indhielet ...
- · Interrupt-Logik (Un les fre chungs Schand lung)
- Speichermodell (7.13. L'near, segmentiert, sei len basierles)

#### **Befehlsformat**

Wird auch durch die maximalen Anzahl von Operanden einer Instruktion klassifiziert:

- 3-Adress-Befehle (⇒ 3-Adress-CPU/-Rechner)
  - ADD RO,R1,R2  $\Rightarrow$  RO := R1 + R2
  - meist Load-Store-Architekturen:

Register füllen  $\to$  nur auf Registeren rechnen  $\to$  Register zurückschreiben

(Hauptspeicher-Zugriffe nur über Load-/Store-Instruktionen)

# Befehlsformat (2)

- 2-Adress-Befehle
  - Ein Operand ist ggf. implizites Ziel
  - ADD RO,R1  $\Rightarrow$  RO := RO + R1
- 1-Adress-Befehle
- allummbist "olie on Erps wisse nulator" (Antsamme(n) Ein Operand vollständig implizit: oft "Accumulator"
  - ADD R1  $\Rightarrow$  R0 := R0 + R1 bzw. Acc := Acc + R1

# Befehlsformat (3)

- 0-Adress-Befehle
  - Stack-basierte CPU
  - $\overrightarrow{ADD} \Rightarrow (TOS) := (TOS) + (TOS-1)$  $\overrightarrow{TOS} = Top of Stack$


Bsp. Java VII!

En Fed len (Arithmetile †

Erge truisse)

Wichere Hochsprache, Grade - Sagiert:

FORTH



#### Befehlsklassen

Data Movement Register ↔ Register, Register ↔ Hauptspeicher,...

⇒ h LOAD-/STORE -Ach: winniger mgmiff and HS

Arithmetical/Logical Rechnen, logische Verknüpfungen

ALU (helpe, Float of f sep. (s.u.))

Shift / Rotate Oft ebenfalls ALU, ggf. spezielle Shift-Unit with and the flux separate Shift - Unit

**Control Transfer** Sprünge, Verzweigungen, Subroutine Calls (bedingt / unbedingt)

( ) The gliculaity wich - heaver hus filmy

## Befehlsklassen (2)

DSP-Style Digital Signal Processor

Floating Point Bei  $\mu$ Controllern z.T. in Coprocessor-Einheiten

**System Control** Sleep Modes, Reset, WDT bedienen Co Watchday - Pimer

Synchronisation atomarer Speicherzugriff, Realisierung und Schutz kritischer Abschnitte

## Beispiel: AVR

Load Store (11891) Bit load


The property of t

- Control Transfer RCALL BRGE RET
- System Control SLEEP BREAK NOP (2) DBG (2) No (p.
- Synchronisation XCH

  CHEXCHAME: atomwes Verlauschen Freier Webe

  CHER ED (5)

### Beispiel: ARM



## Adressierungsarten

• Register

$$R_1 \rightarrow R_2$$

• Immediate (Konstante)  $const \rightarrow R_1$ 

• **Absolute** (Konstante)  $Mem(Addr) \rightarrow R_1$ 

# Adressierungsarten (2)

#### Indirect

$$Mem(R_0) \rightarrow R_1$$

#### Varianten:

- mit +/- **Offset**-Konstante  $Mem(R_0 + const) \rightarrow R_1$
- pre/post In-/Dekrement  $Mem(R_0 + const) \rightarrow R_1$   $R_0 += postInkrConst$

# Adressierungsarten (3)

- Indexed (Indiziert)  $Mem(R_0 + R_1 + const) \rightarrow R_2$
- **PC-Relative**  $Mem(PC + offset) \rightarrow R_0$

PC Indirect

$$R_0 \rightarrow PC$$

# Adressierungsarten (4)

```
Assiduy and Hoch gradien
  Indireck Adresierung: hem (Ro) - Ra
                          C: int *ip=li; int ; = *ip;
  In di ziele Adsessierung:
                           Hem (Ro+R1) -> R2
                int arr [10];
                              int j = art [3];
Basis - holex
```

#### **Conditionals**

```
Be din pumper fir the Austriany inco historian 2.8. BEQ
                                                              Brund of Equal
     Redingung
Equa(
                       Flass
                                  (A_{1/4} - A_{1/2} = 0)
EQ
                                                  (Verleiche Sasieren auf
Sustraktion)
NE not equal
ĦΙ
      minus
PL
      ديما م
     over flow set
              cleased
\vee \subset
                                       (unsigned)
HΙ
      hishw
                                       (unsigned)
     LOWET OF Sound
2
                                                  entrocon Reching horselet, $23.41.
GE
     preato or equal
                                       ( Pr great)
     less than
                                       (fighed)
LT
67 greates
(E less or equal
                                       (signed)
                                       ( h'Aved)
(AL) always
                                                           (Flags wie ARM)
```

# Unterprogrammaufrufe

As grenoung von einfachen Springen: Introutine Call with return -> Spring in Salsontine Simple jump/ brounds

- School kluy (strikt)
  i'v mehrer Esenen möjh'd
   Richsprungadresse mus yerichest weden
- kein Piiessprany cingeplant

### Subroutinen-Instruktionen AVR vs. ARM

ART: BL (branchtlink): Aufrof, là dt LR mit Adressena d. BC 7

Link Popisho, R14

Problem:

UK LR: LR > PC

Schachkluz exfordet hicher von LR (auf Stack): mospiel

# Subroutinen-Aufruf: AVR/ARM

```
AVR:

Cell sub

Cell sub

Push(retaur) 5 sub:

retaudu->LR push (LR)

return-addres:

Retauds:


Retauds:

Retauds:
```

## Parameterübergabe

```
- Prosen: alogale hond-Parameter -> Fundition
                                         Rich gosewert _
 - Sep. C. Compiles juneried Cock for Caller + Callee
=> û sojale einheitlich, funktioniert, a ser-Compile-a Shangij
- Von ventionen notig, so sold Module seperat compiliert und spato pelinet
- 3 Möglichheiten - Stack V orialen (schlicht) worden
- 3 Möglichheiten - Stack V oft gunischt. Pepiller effiziertes, a ser
legisle) legrendt
                                                                              > Stade hindunehmen were
                                                                                   Repistor wicht our steichen
```

# Varianten der Parameterübergabe via Stack



### **AVR-libc-Konventionen**

```
Eight Fleir totmel"-Standard, de facto wwde die
houvention vom fcc/hisc ûse nommen

RO: temporaty

R1: Balg Vonstante

Call-used: hann von Suscontine voor alt woden: [218-27; R30/31

Call-saved: Suscontine mus West richere (muss nach Aufruf
unverendet sein) R2-17, R28/29
```

### **AAPCS**

AR91 Standard for Application Procedure Calls

At pument repillo "A1-A4" => R0-R3 | Women von Funds.

Rich sale repillo R0+R1

Variable Reg. "V1-15"=> R4-R8 | misser von Fundst

V2/V8=> R10/R11 | pesichest weden