### Kapitel 1: Einstieg in die Mikroprozessortechnik

### Abtraktionsebenen: Schichtenmodell

# Weiter himension:

SW-Anwendinger	Anwendung
	Algorithmen
Hrielssyskin	Hochsprachen
.55.4.55.4.6	Assembler
SW	Maschinensprache
Hw	Mikroarchitektur
	Digitale Komponenten
	Elektronische Bauelemente



# Abtraktionsebenen: Schnittstelle HW/SW

- An der Oberkante "Maschinensprache" ist die sog. "Instruction Set Architecture" (ISA) des Systems definiert (⇒ Kap. 2)
- Sicht der SW auf die Maschine: Maschinenbefehle, Adressierungsarten, ...
- Reale Maschinen können auch als Simulation implementiert werden

  ⇒ "Virtuelle Maschine", z.B. Java VM, VirtualBox, Simulation

Anwendung	^ .
Algorithmen	( 4)
Hochsprachen	<i>5</i>
Assembler	18A
Maschinensprache	eduk ods virtuelle HW
Mikroarchitektur	l
Digitale Komponenten	
Elektronische Bauelemente	

## Abtraktionsebenen: Abdeckung im Curriculum

Anwendung	} swT ]	
Algorithmen	Jawi Jabs	HWP1 HWP2
Hochsprachen		THWP2
Assembler		(
Maschinensprache	_	) }MPT
Mikroarchitektur		\
Digitale Komponenten	} G0E	J
Elektronische Bauelemente	] ] ~ ~ ~	

## **Anwendung**

- Softwarelösung für ein Anwenderproblem
- Vereinfacht: synonym für "Programm", monolithische Anwendung
- Oft aber: Sammlung von kooperierenden Programmen+Diensten

Lo Themon von "Retricssy teme" und Verteilk Sosleme"

- Auch Anwendungen: Tools im Betriebssystem-Kontext (Dienstprogramme)
- Verwandt: Bibliotheken (Libraries) von Anwendungscode

## **Algorithmen**

- Abstrahierte Lösungsideen für oft wiederkehrende Teilprobleme, Bsp.:
  - ggT
  - Sieb des Eratosthenes
  - Quicksort
- Als Teil einer Anwendung umsetzbar

- , gsort () in C
- Oft in Bibliotheken als vorgefertiger Anwendungscode
- Gekoppelt mit Datenstrukturen, auf denen die Algorithmen ausgeführt werden
  - $\Rightarrow$  LV ADS

### Hochsprachen


- Abstrahieren von Maschinensprachen, besser geeignet für die Programmierung von Anwendungen und Algorithmen
- Problemorientiert statt maschinenorientiert
- Charakterisierung nach Domänennutzung
  - fachspezifisch < FORTRAN (math.)

    COBOL (finance, Tuchhalthang)
  - generisch
     3, 1. C★
- Charakterisierung nach Sprachparadigma
  - prozedural/imperativ C, PASCAL
  - objektorientiert C++ lava
  - funktional LISP, Hashell
- Charakterisierung nach Abstraktionsgrad/Maschinnennähe

Ashabi. A Java

### **Assembler**

- Anspruch: Maschineninstruktionen sollen auch für menschliche Programmierer lesbar sein
- ⇒ Symbolische, textuelle Notation der Befehle



## Maschinensprache

- Instruktionen des Befehlssatzes eines Prozessors
- Konkreter: Speicherrepräsentierung der Instruktionen
  - Umfasst Opcodes (Befehl) und ggf. Operanden
  - Binäre Grundlage für die symbolische Assembler-Notation
- Meist 1:1 auf Assembler abbildbar
   immediak (nw fur r16..r31)
   AVR-Asm: LDI r17, 0xbc
   Binär: 1110 1011 0001 1100
  - Ausnahmen: Pseudo-Instruktionen in Assembler:
     Nützliche aber nicht auf dem Prozessor verfügbare Instruktionen, die auf andere reale Maschinenbefehle abgebildet werden

     Bsp.: ARM LDR mit 32-Bit-Konstanten

### Mikroarchitektur

- Wird charakterisiert durch:
  - Instruction Set Architecture (ISA), z.B. Intel IA-32 (genauere Definition am Kapitelende)
  - Struktur der prozessorinternen Systembusse
  - Peripheriekomponenten (intern / im System)

-) instes. Milero controker

Hauptbestandteile des Prozessors:

Steuerwerk - Rechenwerk - Speicherwerk

### Digitale Komponenten

- Unterste Ebene, auf der Inhalte der Informatik noch als solche erkennbar sind, z.B.
  - Logische Verknüpfungen
  - Einfache Rechenoperationen
  - Datenspeicherung und -transfer
- Auch innerhalb dieser Kategorie sind Komponenten in ihrer Komplexität gestaffelt, wie
  - Addierer
  - Logikgatter
  - Multiplexer
  - Busse



### **Elektronische Bauelemente**

- Hier im Fokus: Halbleiterbauelemente wie Dioden, Transistoren
- Elektrotechnische Basis der digitalen Computertechnik:

analoge Elektronik ⇒ digitale Elektronik

beliebige Spannungspegel

noch zu finden in Analogrechnern

2 Spannungspegel:  $1 \ / \ 0$ 

digitale Rechensysteme

### Begriffsfeld "Prozessor"

- "Data Processor": verarbeitet Daten
- Auf moderne Rechensysteme übertragen: führt Programme aus: Sequenzen von Instruktionen, die Daten lesen, verändern, schreiben (EVA-Prinzip: Eingabe, Veränderung, Ausgabe)
- Prozessor ist die Zentraleinheit (Central Processing Unit, CPU) eines Rechensystems, abgegrenzt von
  - Peripherie
  - Speichern
  - Bussen
- Bis ca. 1970 diskret aufgebaut, ab dann Mikroprozessoren (Intel 4004, Texas Instruments TMS 1000)

Seigul. schan µCan brolle

MPT SS 20

### Mikrocontroller

- Mikrocontroller, Microcontroller,  $\mu$ Controller =  $\mu$ Prozessor
  - + eingebettete Peripherie
  - + eingebetteter Speicher
- Komplettes Rechensystem auf einem IC!
- Anfangs oft als Prozessoren in Peripheriegeräten (z.B. Beginn der PIC-Famile von Microchip)
- ullet Prozessorkerne heutiger  $\mu$ Controller aber auch mit fast allen Features von Server-Hochleistungsprozessoren erhältlich (Beispiel: Trend in der Handy-Entwicklung)


### SoC


- SoC: Sytem-on-a-Chip
- Jenseits des Mikrocontroller-Konzepts: noch mehr Teile eines Rechensystems auf einem IC
- Häufig Multi-Die (mehrere Si-Chips in einem gemeinsamen Package)
- Oft aus deparaten Coprozessoren hervorgegangen
   z.B. μController + Radio-IC → Funk
- Kompaktere, effizientere Lösungen möglich
- ggf. weniger Flexibilität im Design

### **PSoC**

- **PSoC**: P=Programmable (Hardware)
  - $\bullet \ \mu {\rm Controller} + {\rm konfigurer barer} \ {\rm HW\text{-}Bereich} \\$
  - Soc + FPGA > Field Programmable 6 tete Array
    Programmiosares Lopik-1C
- Größere Flexiblität
- ggf. Höherer Aufwand in Design und Debugging
- ggf. kompaktere, energieeffizientere oder schnellere Implementierungen
- ...wenn es richtig gemacht wird (Expertise noch rar)

### Mikroprozessor im Rechensystem






#### Von-Neumann-Architektur:

- Programm- und Datenspeicher an demselben Bus
- Kann auch gemeinsamer Prog.-/Datenspeicher sein


#### Harvard-Architektur:

- Getrennte Programm- und Datenspeicher, separate Busse
- Vermeidet 'Flaschenhals bei konkurrierenden Progammcodeund Datenzugriffen

### Komponenten eines Mikroprozessors




### Datenpfade und Verschaltung der Komponenten




Optionale Pfade (- - -) nicht bei Load-/Store-Architekturen!

## Abarbeitung von Maschinencode: Code im Speicher



## Abarbeitung von Maschinencode: Ablauf



## Phasen der Befehlsabarbeitung

#### 1. Instruction Fetch

Laden der nächsten Instruktion, auf die der Program Counter (PC)<sup>1</sup> zeigt, aus dem Programmspeicher. Transfer in Instruction Register (IR).

#### 2. Instruction Decode

Dekodieren der Instruktion: Bestimmen des auszuführenden Befehls und der Adressierungsart, Extraktion von im Opcode eingebetteten Operanden.

#### 3. Operand Fetch

Falls erforderlich: Laden von zusätzlichen Operanden aus dem Hauptspeicher

#### 4. Execute

Ausführen der Operation: Aktivierung der benötigten CPU-Komponenten und Datenpfade in der korrekten Reihenfolge.

#### 5. Write Back

Falls erforderlich: Schreiben von Ergebnissen in den Hauptspeicher

<sup>&</sup>lt;sup>1</sup>Alternativer Name für PC: Instruction Pointer (IP)

### Decodieren und Ausführen der Instruktion: festverdrahtet

- Explizit entworfene Schaltnetze und Schaltwerke, um aus den Bits der Opcodes Steuersignale für das Ansteuern der CPU-Komponenten abzubilden
- Klassischer Ansatz, schwiereig zu entwickeln
- Renaissance durch RISC-Ansatz (Reduced Instruction Set Computer): weniger, einfachere Befehle ermöglichen wieder festverdrahtete Steuerwerke
- erhoffter Geschwindigkeitszuwachs

## Decodieren und Ausführen der Instruktion: mikroprogrammiert

- Merkmal von CISC(Complex Instruction Set Computer)-Architekturen
- Komplexe und aufwendig zu realisierende Befehle k\u00f6nen nicht mehr festverdrahtet umgesetzt werden
- Stattdessen: "CPU" in der CPU" führt für jeden Befehl ein Mikroprogramm aus
- Mikrobefehle sind wiederum festverdrahtet
- flexibel, aber ggf. langsamer


### Laden von Operanden

Als Architekturvereinfachung werden *Load-Store-Architekturen* angesehen (u.a. AVR):


- Austauschen von Daten mit dem Hauptspeicher ist nur mit speziellen Transferbefehlen (z.B. LOAD/STORE)
- AVR-Instruktionen hierzu: LD(S)/ST(S)), Load/Store (in)direct from/to Data Space
- ALU-Operationen k\u00f6nnen Ein- und Ausgangswerte dagegen nur mit Registern austauschen
- Die Pipeline-Stufen "Operand Fetch" und "Write Back" entfallen bei diesen Architekturen

Komplexere Architekturen unterstützen auch ALU-Befehle mit direktem Speichertransfer der Parameter und Ergebnisse

## Blockdiagramm ATmega32U4



## Blockdiagramm ATmega32U4-Core




### Register

- Kleinster, schnellster vor Programmcode direkt ansprechbarer
   Speicher (RAM) in der CPU
- "Notizzettel" für Rechnungen
- t<sub>access</sub>: Register < Cache < Hauptspeicher < FlashROM (< Massenspeicher)</li>
- ⇒ Teuer, nur wenige Bytes-KBytes
  - Enge Kopplung an ALU (immer Zugriff ALU ⇔ Register, nicht unbeding zum ALU ⇔ Hauptspeicher)
- ⇒ Registerbreite (Bits/Wort im Register) = Wortbreite der CPU-Architektur

## Beispiele: Register AVR und ARM

- "General Puropse / Standard-Register
- Für RISC-Architekturen typisch: Einheitliche Registerbreite, Viele und gleichwertige Register



## **Spezialregister**

### Spezial:

- Besondere Funktion
- Nicht mit gängigen Instruktionen (z.B. ADD) verwendbar

#### AVR:

X (R26:R27) ⇒ Indexregister
Y (R28:R29) ⇒ Indexregister
Z (R30:R31) ⇒ Indexregister
SREG ⇒ Statusregister
SPH:SPL ⇒ Stack Pointer
PC ⇒ Program Counter

ARM:

xPSR ⇒ Statusregister

Masks ⇒ Maskieren, u.a. v. Interrupts

CONTROL ⇒ Ausführungsmodus umschalten

**PC**, **LR**, **SP** sind bei ARM *keine* Spezialregister (sondern R13-R15)  $\Rightarrow$  Rechnen mit **PC** ist möglich! (z.B. Sprungtabellen)

### **Stack**

```
(LIFO)
Einf Inf / ADS , Stad . Honsept ? (dt. "Kelle")
    POSH: Word and Stack legen } als Assemble-ops votagla
    Federisch often, je word Systemwehikketur festfelegt:
                        AVR und tilt: Stad wastlest nach when!

(confany SP-Adverse our hocksen, lust reviinger SP

(confany)

(confany)
```


## Statusregister

Gesen Trustand des Proxessors wiede (houpt sadhich ALU) Etgebnis d. letzten ALU-Operation (7. B. ADD) Load/Store - hist ruletionen ver anden Status L'4 meist nicht. - ow gerielt: ARH HOV -> MOVS Status ist Basis füs Canchifionals: Bedingungen für Sprünge u. ander Operationen Weiter wichtig Platus informationen: hestupt-vous seitung, Betriessmocks

## Statusregister AVR

```
( jeweils 18if in
N: Negative : hódegles Bif
                                                 AUR SREG-Registo
Z: Tero : Etylmis was Ø
C: Corry: "Setroy lei Operation (and shiff k Co.) Buchstabe)
V: Overflow: libelant " "
               : N +V : horetes Vorkichen auch nuch "ibulant
H: Half-Carry; Woha Bit 3-34
T: Transfer: Hilfsbit, um Bifsele ta hopieren
(BLO + BST)
(: Inkrupt ; Euasle/Disas 6
     ( Seroju and lebel ALU- op.-Ergelm's woun micha another auggeten)
```

## Statusregister ARM



### **ALU**

Atithmetic (al) Lopic (al) Unit

=) ledenopostionen, Bitmanipulation inhl. Shiff + Rotate
In Load / Store - Arch: heine Anticology an Hamptipeicher (+15)

Geff. and Resecting von Springrielen

+ flish, midhtig lantollanweisingen

- verhnipfing von ALU mit Steuerwerk

# Systembus-Schnittstelle


Schuitskle ow. Provessos hun und integrierken speiler + y Controlle bru. Exterem Sp. + Periph p. Provessor + Wassische Systemand.

- Sift. mehrere Schmittskellen (Loy. Sicht)

- RAH

- Cocle-Speicher
- 1/0 L D MA ( Direct nemory Access)

## **Speicher**



# Von Neumann-/Harvard-Architektur

UntoSchild: Programm + Daku in gemeinsamen freide =) v. Neumounn

in Separaten Speichen => Harvard

Von-Neumann-Arch. le pt auch fest:

- Coch'erung von Refehlen in Opcodes => Nu trung des #S wie für

- Aus führungsphasen => Modulartsiery d. Mihrourchieketer

Aus führungsreihen folge segnentiell, dur de sprünge waandersar

Halifiersar übe Program Counter Prezigtes:

In hement; lineare Programstährung

Sprung: PC-West neu la den

### Extras der Mikrocontroller

### gdb-Tipps

- Nützliche Kommandos:
  - layout
    - layout src: (C-)Quelltext anzeigen
    - layout **GS** Assembler-Quelltext anzeigen
    - layout regs: letzte src/asm-Einstellung + Registeranzeige
  - continue (c) führt bis zum nächsten Breakpoint aus
- C-Programme auf Assemblerebene debuggen:
  - n bzw. s überspringen alle Assembler-Instruktionen eines C-Statments
  - nexti bzw stepi führen jew. eine Assembler-Instruktion aus
  - Optimierung des Compilers mit –00 ausschalten!

### qemu-Tipps

- Nützliche Befehle auf der qemu-Konsole (es gibt eine!)
  - system\_reset: Prozessor (und damit Programm) neu starten (gdb kann offen bleiben)
  - info ... ( $\Rightarrow$  help info), z.B. info registers
- Wenn UART-Emulation gewünscht: -serial none beim Start weglassen
- Start ohne -nographic: öffnet neues Fenster, dort mit Ctrl-ALT-1..3 zwischen Grafik, Konsole und serieller Ausgabe umschalten

Generell: *Emulation* versucht, das Verhalten eines Systems nach außen korrekt wiederzugeben, während *Simulation* versucht, innere Mechanismen des Systems nachzubilden.