



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

9. November 2020 Revision: 0d5ed06 (2020-11-09 20:24:57 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**





AUTOMATEN MIT DATENPFAD

Bisher haben die betrachteten Automaten nur **Ausgabesignale erzeugt**. Nun soll dieses Konzept zur **Steuerung** von **komplexe(re)n Komponenten** verwendet werden.

Definition (Datenpfad)

Zustandsspeicher, Schaltkreise für Berechnungen und deren Verbindungen, die zusammen den Fluss und die Umwandlung von Daten ermöglichen, werden **Datenpfad** (engl. data path) genannt.

Definition (Kontrollpfad)

Ein (endlicher) Automat, der die Komponenten eines Datenpfads sinnvoll steuert und so eine zielgerichtete Berechnung ermöglicht heißt **Kontrollpfad** (engl. control path).

DIE REGISTER-TRANSFER METHODE

Mit Hilfe von Automaten mit Datenpfad können sequentielle Schaltkreise implementiert werden, die entsprechend der **RT-Methode (Register-Transfer)** arbeiten.

Bei der RT-Methode werden Berechnungen durch die **Manipulation** und den **Transfer** von Daten zwischen Registern durchgeführt. Eine elementare Register-Transfer Instruktion hat die Form

$$r_{\text{dest}} \leftarrow f(r_{\text{src}_1}, \dots, r_{\text{src}_n})$$

Die Funktion f wird auf die Werte der Register $r_{\text{src}_1}, \ldots, r_{\text{src}_n}$ angewendet und das Ergebnis im Register r_{dest} abgelegt.

BEISPIELE FÜR REGISTER-TRANSFER INSTRUKTIONEN

Die folgenden Instruktionen zeigen beispielhaft die Möglichkeiten.


Transfer- und Initialisierungsoperationen:

- $\rightarrow r_i \leftarrow 0$ (belege Register i mit dem Wert 0)
- $\rightarrow r_j \leftarrow r_i$ (speichere den Inhalt von Register i in Register j)
- $r_i \leftarrow r_j ? r_a : r_b$ (wenn $r_j \neq 0$ speichere den Inhalt von r_a in r_i , sonst speichere r_b in r_i)


Logische und arithmetische Operationen:

- $\rightarrow r_i \leftarrow r_a \text{ AND } r_b \text{ (und-Verknüpfung der Register } r_a \text{ und } r_b)$
- $\rightarrow r_i \leftarrow r_i << 3$ (schiebe r_i um drei Bits nach links)
- $\rightarrow r_i \leftarrow r_a + r_b$ (addiere r_a mit r_b und speichere Ergebnis in r_i)
- $\rightarrow r_i \leftarrow r_i + 1$ (Inkrement)

AUTOMAT MIT DATENPFAD - GRUNDLEGENDE STRUKTUR




BEISPIEL: EIN SCHALTKREIS FÜR FIBONACCI-ZAHLEN



BEISPIEL: EIN SCHALTKREIS FÜR FIBONACCI-ZAHLEN (II)

Defaultwerte: loadIC <= '0', value <= (others => '0'), adr
<= '0', loadReg
<= '0', decIC <= '0', ready <= '0' und writeEnable <= '1'.</pre>



Zusätzlich: Die Mealy-Übergänge $\neg is$ Zero belegen decIC <= '1' bzw. die isZero Übergänge belegen writeEnable <= '0'.

SCHNITTSTELLEN DES DATENPFADS

```
library ieee;
   use ieee.std_logic_1164.all;
3
   library FibLib;
   use FibLib.FTypes.all;
6
   entity DataPath is
7
8
    port (reset : in std_logic;
          clk : in std_logic;
10
         value : in word t;
11
          loadReg : in std_logic;
12
          adr
               : in std_logic;
13
         writeEnable : in std_logic;
14
          output : out word_t);
15
16
   end DataPath;
17
```

DIE ARITHMETISCHE EINHEIT

Die arithmetische Einheit stellt eine **extrem** vereinfachte Version einer ALU dar.

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric_std.all;
4
   library FibLib;
   use FibLib.FTypes.all;
7
   entity AU is
8
9
    port (portA : in word t;
10
           portB : in word_t;
11
            result : out word t):
12
13
   end AU:
14
15
   architecture Behavioral of AU is
16
17
   begin
     result <= std_logic_vector(unsigned(portA) + unsigned(portB));</pre>
18
   end architecture:
19
```

SCHNITTSTELLEN DES KONTROLLPFADS

```
library ieee;
   use ieee.std_logic_1164.all;
3
   library FibLib;
   use FibLib.FTypes.all;
6
   entity ControlPath is
7
8
    port (reset : in std_logic;
9
          clk : in std_logic;
10
             : in word_t;
11
          n
        value : out word_t;
12
        adr : out std logic;
13
       loadReg : out std_logic;
14
       writeEnable : out std_logic;
15
          start : in std_logic;
16
          ready : out std_logic);
17
18
   end ControlPath;
19
```

ERZEUGUNG DER STEUERSIGNALE

```
library ieee;
   use ieee.std_logic_1164.all;
3
   library FibLib;
4
   use FibLib.FTypes.all;
6
7
   entity FSM is
8
    port (reset : in std_logic;
9
          clk : in std_logic;
10
          loadIC : out std_logic;
11
        decIC
                     : out std_logic;
12
        value : out word t;
13
                     : out std_logic;
          adr
14
          loadReg : out std_logic;
15
         writeEnable : out std_logic;
16
        start : in std_logic;
17
                     : in std_logic;
18
          isZero
          ready
                     : out std logic);
19
20
   end FSM;
21
```

ERZEUGUNG DER STEUERSIGNALE (II)

Es wird das übliche Design-Pattern für Moore/Mealy-Automaten verwendet:

```
architecture Behavioral of FSM is
1
2
      type state t is (idle,load1,load2,load3,calc1,calc2,output1,
3
                        output2, crash);
4
      signal state_reg, state_next : state_t;
5
6
   begin
8
      state_handler : process (reset, clk)
9
10
      begin
11
        if (reset = '1') then
12
          state_reg <= idle;
13
        elsif (rising_edge(clk)) then
14
          state_reg <= state_next;</pre>
15
16
        end if;
17
      end process;
18
```

ERZEUGUNG DER STEUERSIGNALE (III)

```
transition : process(state_reg, start, isZero)
1
     begin
2
     -- Set defaults
3
     state_next <= state_reg; writeEnable <= '1';</pre>
4
    loadIC <= '0'; value <= (others => '0');
5
    adr <= '0'; loadReg <= '0';
6
    decIC <= '0': readv <= '0':
7
8
     case (state_reg) is -- Handle all possible states
9
10
        when idle =>
11
12
          writeEnable <= '0'; -- Do not write to the register file</pre>
13
14
          if (start = '1') then -- Check for start signal
15
            state next <= load1;
16
       else
17
            state next <= idle: -- Wait for start
18
        end if;
19
```