
Kapitel 4: Speicherverwaltung

Motivation

- Speicherbedarf einer Anwendung und HW-Speicherangebot eines Systems sind ggf. um Größenordnungen unterschiedlich Bsp.: Prg. allokiert 2 GB Speicher auf System mit 1 GB RAM
- Programm soll auf unterschiedlicher HW mit unterschiedlicher Speicherstruktur ausgeführt werden
 - könnte jedesmal für Zielsystem angepasst werden
 - aber was, wenn das Programm 3x parallel auf demselben System ausgeführt wird? ⇒ Globale Variablen an derselben Adresse?
- Schutz der Anwendungsteile vor gegenseitigem Überschreiben der Daten (durch SW-Fehler oder Angriffe)
 - ⇒ Skalierung, Portabilität, Schutz/Stabilität

Physikalische und logische Adressräume

Eine "Adresse" ist die Grundlage für den Zugriff auf ein Speicherwort (z.B. 32-Bit)



Logischer Speicher:

• Programm-Sicht

 homogen (keine Speicherarten, Ausnahme: Harvard)

- linearer Adressraum
- Wortbreite einheitlich (= Systemarchitektur, z.B. 32-Bit)
- ⇒ Speicher*abstraktion*

Physikalischer Speicher:

- Technologie-abhängige Eigenschaften
- Speicherarten
- Zugriffszeiten
- r/w (beschreibbar?)
- Wortbreite
- ⇒ physikalische *Realität*

Zugriffszeiten (Zeit-Kosten)

- Eine Motivation für Speichermanagement: mehr RAM "vorgaukeln"
- Beobachtung: Speichergrößen und -zugriffsgeschwindigkeiten skalieren gemeinsam (Modulgröße \sim Zugriffszeit, $N\sim t_{acc}$)

N Register 8-128 Cache 1. Lev. n KB Cache 2. Lev. n MB RAM 2 ³⁰ Byte HDD (sekundär, SSD,) 2 ⁴⁰ Byte HDD (sekundär, mag) 2 ⁴⁰ Byte FDD, Tape (tertiär) > 2 ⁵⁰ Byte Standard Standard	10^{-9} s $< 10^{-8}$ s $< 10^{-8}$ s 10^{-8} s 10^{-5} s 10^{-2} s
FDD, Tape (tertiar) $> 2^{50}$ Byte	e groß

- ideal: schneller, großer
 Speicher
- real: kleine schnelle
 Speicher maximal
 ausnutzen und Daten aus
 großen langsamen
 Speichern rechtzeitig
 nachliefern


Adressübersetzung (AÜ): logisch

Ziel: finde für eine logische Adresse (Sicht des Programms) eine physikalische Adresse (im realen Speicher)

"Wo ist mein Datenwort abgespeichert?"

"logisch" meint hier: was soll die Übersetzung leisten?


- Prozesse (= Programme in Ausführung) fordern Speicher an
 - realer Speicher wird dafür reserviert und
 - es wird eine Abbild ing der logischen auf die physikalische Adresse etabliert



Adressübersetzung: physikalisch


"physikalisch" meint hier: wie wird die Übersetzung realisiert?

- Aufteilung des Adressraums in
 - Seiten: einheitliche Größe
 - oder Segmente: veränderliche Größe, z.B. Größe des Speicherraums eines Prozesses
- Abbildung wird durch die HW-Komponente "Memory Management Unit" (MMU) realisiert



Speicherabbildung mehrerer Prozesse

P, u.P. führen dasselle Pry. cus.



ohne til schwer mloke: linker tlande missen varioble Adressen un boshitren

) Alli'l dung of. log. Adv. von i and unto schiedliche phys. Adversen ip, u. ipz
! Assidung and dieselle phys. Advesse; Shared Hemory.

Seitenbasiertes Speichermanagement






Abbildung virtueller Adressen




Struktur von Adressen und Skalierung




Reoladtuy:
Provess mutst log. Advestram
i.v. R nie vollstandig aus

> nw w miglich, n Provesse mit
reolem RHM in bedienen
Ab: pro Provess L'une
selbentablelle


Mehrstufige Seitentabellen



Management-Informationen



Translation Lookaside Buffer (TLB)



TLB-Abbildungsklassen (TLB Mapping)

Auf te'lus de Seitemnumo in Tay und hoder letiumt die TIB - Architertus Extremfa'lle: hadex OBit: Fully Associative

Extremfalle: hidex OBit: Fully Associative hidex = (of 2 (Ang. TLR-Eintrage): direct mapped


Tix du Strakpien: Set Associative

Direct Mapping



alu lei linearn Prg. asland erfolt lineare Belegny (jeweis elu na dok (60t) - Nem FLB miss (anches Fag im Slot), wird regularer Page Falle look up wich geführt und TLB Slot übeschrießen

Set Associative Mapping



Fully Associative Mapping

Vollassoriativo V (B: helex-Gro) to => Adresse ham in jedem Stort Vegleich alle Tays in Input: gesuchte he halt, output: gefundene Stot (ode Itiss) mit bitalle Yogs in allen Sols ralinet in HW (viele parallele Gather)

ale leonstante trut wand (tod) and optimale LRU (o. a.) - Efficient

Caching


huthode: Dwchschiffiche Speich-Tryr / Freit dwch Weine, schuelle Twischen greiber erhöhen (Cache = cacher, nestoren) Wenn Daken houfij im Cacho gefunden weden, Finst tacc insgesomet.

oft separate instruktions - und latencaches (auch ohne Haveved)


interschiedliche Advers weiche

hinrichtisch Lohaliteit

Cache Lines und Blocks



Virtuelle und reale Caches



Vortil rech Cache: Naten sind unshågi, van de Provessilly, Dow un ves vi Thullen a cher, chie van einem Provess angefordet waden, sind für den nächsten Provess troto gleich virtuelle koleste vollij andere => welen ungiltij

Mehrstufige Caches

Prinzip le leins, schneller Cache - großer, langsamarerer Hauptspeiche
Dird auf mehrer Cache - t Senen erweitet:

10-eache, 7:632hB

12-cache, 276bB


12-cache, 276bB

13-cache, 28MB


Cany

Fros

=> Rei ausgavogenen Desipa si ula die effektive nuittere du friftsgescharin dijkeit Oft Rix ang vittnellen realen Caches, oft gebeunt für lustrutianen uner Daten



Caches, Prozesse und shared Memory



Cache-Kohärenz

```
Proslem sei
         - mehreren Pavallelen Cadres
         - Cache und Speichernyrike von 1/0-6 valen
toupt - 9u Viproxso Architecturen.
- Speidu wurde durch A gecached und van B wandet
In Ce de van A voide neue West geschrieden, also noch nicht in Hauptspaile
                                                                    Twideschiesen
 => Vuletrus ele Cacle - Kolarent: Wereinfrium Fro HS und Cacle(s)
  L'orny durch Cache-Moharent-Protokodle: Replu für das Laden/freichen / Aldreckriven
(Coherence) nriellen HS mid Cache
   Un to 84 in trung deach HW; Bus Snooping: Cache hort althir den tobesthes and Ingrithe as die ven ihm recache tobesten to treften
```

Aktualisierung


hvei frundstratefien:

- Wrik Badr: CPU schreiß neuenblet in Cache, Abtualisions des HS erfort spik

> Vorkil: Schreib myrifte schuelle Nuchteil: HS reibreis unfil tig 8ft Löng: Cache teilt Anderg mit, so dass ander Cycles diese Adress als "ungilts" marhiven

_ With Through: Wet wird sofort in Cache und US geschrichen => Langsamer School Jupill ale lettre lukousis kur

Speicherzugriff im Überblick



Memory Protection Unit (MPU)

- Reduzierte Variante der MMU
- Speicherschutz implementiert, aber Adressübersetzung fehlt
 - Oft kein Sekundärer Speicher (HDD) in Embedded-Systemen
 - ⇒ Möglichkeit, Seiten auszulagern fehlt
 - Auch hinsichtlich deterministischem Zeitverhalten ist "schlankes"
 Speichermanagement vorteilhaft
 - ⇒ Nur Hauptspeicher nutzen, der auch physikalisch vorhanden ist
 - ⇒ Anwendungen müssen speichereffizient umgesetzt sein
- Schutzmechanismen unterstützen Embedded-OS
 - Anlegen seprater Speicherräume für BS und einzelne Tasks
 - Durchsetzung der Privilegstufen auch bei Speicherzugriffen

Beispiel: MPUs in der ARM-Familie

- MPUs bereits bei einfacheren, günstige Varianten erhältlich (schon ab Cortex M0+!)
- MMUs nur bei Hochleistungsvarianten (= auch mehr Speicher)
- Optionale MIPU auf Cortex-M3:
 - \bullet Acht "Regionen" (\approx Segmente) unterschiedlicher Größe mit separaten Attributen definierbar
 - Können überlappen
 - Jeweils acht gleich große Subregionen ein- und ausschaltbar
 - Rest liegt in der 9. Region
 - Ausführungsreihenfolge einer Region kann Pipelinig übergehen ("Normal", "Device", "Strongly Ordered")
 - Shared Memory und Codeausführungsverbot pro Region möglich
 - Zugriffsverletzungen ⇒ Memory Management Fault