

Kapitel 2: Assemblerebene

Instruction Set Architecture (ISA)

...ist die gemeinsame Mikroarchitektur einer Prozessorfamilie, charakterisiert durch:

- Instruktionen *welche gibt es?*
- Instruktionsformat *wie sind sie codiert? # der Operanden*
- Adressierungsarten *immediat, indirekt...*
- Interrupt-Logik *(Unterbrechungsbehandlung)*
- Speichermodell *(z.B. linear, segmentiert, stack-basiertes)*

Befehlsformat

Wird auch durch die maximalen Anzahl von Operanden einer Instruktion klassifiziert:

- 3-Adress-Befehle (\Rightarrow 3-Adress-CPU/-Rechner)
 - $\text{ADD } R0, R1, R2 \Rightarrow R0 := R1 + R2$
 - meist Load-Store-Architekturen:

Register füllen \rightarrow nur auf Registern rechnen \rightarrow Register zurückschreiben



(Hauptspeicher-Zugriffe *nur* über Load-/Store-Instruktionen)

Befehlsformat (2)

- 2-Adress-Befehle

- Ein Operand ist ggf. implizites Ziel
- $\text{ADD } R0, R1 \Rightarrow R0 := R0 + R1$




- 1-Adress-Befehle

- Ein Operand vollständig implizit: oft "Accumulator"
- ADD R1 $\Rightarrow R0 := R0 + R1$ bzw. $\text{Acc} := \text{Acc} + R1$

*akkumuliert "die
Ergebnisse
(auf)sammeln"*

Befehlsformat (3)

- 0-Adress-Befehle
 - Stack-basierte CPU
 - ADD \Rightarrow (TOS) $:=$ (TOS) + (TOS-1)
TOS = Top of Stack



Bsp. Java VM:
in Teilen (Arithmetik +
Ergebnisse)
Weitere Hochsprache, Stack-basiert:
FORTH

Data Movement Register \leftrightarrow Register , Register \leftrightarrow Hauptspeicher^{HS},...
 \Rightarrow in LOAD-/STORE-Adh: einriger Zugriff auf HS

Arithmetical/Logical Rechnen, logische Verknüpfungen
 \Rightarrow ALU (Integer, Float oft sep. (s.u.))

Shift / Rotate Oft ebenfalls ALU, ggf. spezielle Shift-Unit
 \Rightarrow meist auch ALU, teilw. separate Shift-Units

Control Transfer Sprünge, Verzweigungen, Subroutine Calls (bedingt / unbedingt)
 \hookrightarrow Möglichkeit, nicht-linearer Ausführung

Befehlsklassen (2)

DSP-Style Digital Signal Processor
opt io
↳ z.B. Audiosignal
↳ oft Instruktionen als Kombination aus MULT + ADD
für Datenvektoren

Floating Point Bei μ Controllern z.T. in Coprocessor-Einheiten

System Control Sleep Modes, Reset, WDT bedienen
↳ Watchdog-Timer

Synchronisation atomarer Speicherzugriff, Realisierung und Schutz kritischer Abschnitte

Beispiel: AVR

- Data Movement MOV LD ST BLD CBR
- Arith./Log. ADD EOR INC CPI ASR
- Shift/rotate LSR
- Control Transfer RCALL BRGE RET
- System Control SLEEP BREAK NOP
- Synchronisation XCH

Beispiel: ARM

- Data Movement
 - MOV *beeinflusst keine Flags.*
 - MOVS *beeinflusst Flags.*
 - MOVLE *MOV if less or equal*
- Arith./Log.
 - QADD *↳ Add. mit Sättigung*
- Shift/rotate
- Control Transfer
 - NOP
 - TBB *↳ Table Branch Byte (Springe Stelle)*
- System Control
 - WFI *↳ wait for interrupt*
 - ITE *IF-THEN-ELSE if ... then instr. 1 else instr. 2 + ITBE...*
- Synchronisation
 - STREX *↳ Store exclusive (auch Data Mov)*

- **Register**

$$R_1 \rightarrow R_2$$

- **Immediate** (Konstante)

$$const \rightarrow R_1$$

- **Absolute** (Konstante)

$$Mem(Addr) \rightarrow R_1$$

Adressierungsarten (2)

- **Indirect**

$$\text{Mem}(R_0) \rightarrow R_1$$

Varianten:

- mit +/- **Offset**-Konstante

$$\text{Mem}(R_0 + \text{const}) \rightarrow R_1$$

- **pre/post In-/Dekrement**

$$\text{Mem}(R_0 + \text{const}) \rightarrow R_1$$

$$R_0 \ += \ \text{postInkrConst}$$

Adressierungsarten (3)

- **Indexed** (Indiziert)

$$\text{Mem}(R_0 + R_1 + \text{const}) \rightarrow R_2$$

- **PC-Relative**

$$\text{Mem}(PC + \text{offset}) \rightarrow R_0$$

- **PC Indirect**

$$R_0 \rightarrow PC$$

Adressierungsarten (4)

Absbildung auf Hochsprachen

Indirekte Adressierung: $\text{Mem}(R_0) \rightarrow R_1$

C: `int *ip = &i; int j = *ip;`

Indizierte Adressierung: $\text{Mem}(R_0 + R_1) \rightarrow R_2$

$\begin{array}{cc} \uparrow & \uparrow \\ \text{Basis-} & \text{Index-} \\ \text{Register} & \text{Register} \end{array} \quad \begin{array}{c} \wedge \\ \text{---} \\ \text{---} \end{array}$

`int arr[10];`

`int j = arr[3];`

$\begin{array}{cc} \nearrow & \uparrow \\ \text{Basis-} & \text{Index} \\ \text{Punkte} & \end{array}$

Conditionals

Bedingungen für die Ausführung einer Instruction, z.B. BEQ
Bedingung Flags Branch if equal

EQ equal ($A_{reg1} - A_{reg2} = 0$) (Vergleiche basieren auf
NE not equal Instruction)

HI minus

PL plus

VS overflow set

VC " cleared

HI higher

LS lower or same

GE greater or equal

LT less than

GT greater

LE less or equal

(AL) always

(unsigned)

(unsigned)

(signed)

(signed)

(signed)

(signed)

entweder Rechnung korrekt, $x_2 \geq x_1$,
oder Rechnung falsch \rightarrow N false

(Flags wie ARM)

Unterprogrammaufrufe

Abgrenzung von einfachen Sprüngen:

Subroutine Call with return



→ Sprung in Subroutine

← Rücksprung

Simple jump/branch



- Schachtelung (strikt)
über mehrere Ebenen möglich
- Rücksprungadresse muss
gesichert werden

- kein Rücksprung ein-
geplant

Subroutinen-Instruktionen AVR vs. ARM

AVR: (r/L)call : Aufruf, legt Adresse nach call auf den Stack
ret : Lädt Adresse vom Stack \rightarrow PC (pop)

Schachtelung implizit unterstützt

ARM: BL (Branch+Link): Aufruf, lädt LR mit Adresse nach BL
↓
Link Register, R14

DX LR : LR \rightarrow PC

Schachtelung erfordert Speichern von LR (auf Stack):

Problem:
keine Schachtelung
möglich

Subroutinen-Aufruf: AVR/ARM

AVR:

Cell sub
└───────────> sub:
push(rfaddr)
:
:
← pop(PC) ret
return-address:
:
:

ARM: (Schachtelung unterstützt)

BL sub
└──────────> sub:
retaddr → LR push(LR)

← LR → PC POP LR oad: pop(PC) POP(PC)
retaddr:
:
:

Parameterübergabe

- Problem: Übergabe Input-Parameter \rightarrow Funktion
Rückgabewert \leftarrow
- Bsp. C: Compiler generiert Code für Caller + Callee
 \Rightarrow Übergabe einheitlich, funktioniert, aber Compiler-abhängig
 - Schlecht reproduzierbar
- Konventionen nötig, so dass Module separat kompiliert und später gefügt werden
 - globale Variablen (schlecht)
- 3 Möglichkeiten
 - Stack } oft gemischt: Register effizienter, aber begrenzt
 - Register } \Rightarrow Stack hindernnehmen wenn Register nicht ausreichen

Varianten der Parameterübergabe via Stack

Probleme bei Stackübergabe

Reihenfolge?

Wer räumt auf (Stackabbau)?


rechts-nach-links $(a,b) \Rightarrow$ push b
push a

cdecl - - - - - \rightarrow callee

stdcall - - - - - \rightarrow callee

links-nach-rechts $(a,b) \Rightarrow$ push a
push b

pascal - - - - - \rightarrow callee



Eigtl. \exists kein "Atmel"-Standard, de facto wurde die Konvention von gcc/libc übernommen

R0 : temporary

R1 : 0 als Konstante

call-used : kann von Subroutine verändert werden: R18-27, R30/31

call-saved : Subroutine muss Wert sichern (muss nach Aufruf unverändert sein) R2-17, R28/29

ARM Standard for Application Procedure Calls

Argument registers "A1-A4" \Rightarrow R0 - R3 } können von Funkt.
 Rückgaberegister R0 + R1 } verändert werden
 Variable Reg. "V1-V5" \Rightarrow R4 - R8 } müssen von Funkt.
 V7/V8 \Rightarrow R10/R11 } gesichert werden