



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

9. November 2020 Revision: 0d5ed06 (2020-11-09 20:24:57 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**





KOMBINATORISCHE SCHALTKREISE

Kombinatorische Schaltkreise enthalten keine Speicherelemente. Deshalb hängt die Ausgabe ausschließlich von der Eingabe ab und sie liefern bei gleicher Eingabe die gleiche Ausgabe ("keine Geschichte / Gedächtnis").

Ein kombinatorischer Schaltkreis berechnet (vereinfacht) eine **Boolesche Funktion** f vom Typ $f \colon \{0,1\}^n \to \{0,1\}^m$.

In einem kombinatorischen Schaltkreis gibt es **keine** (zeitverzögerten) **Rückkopplungen**, d.h. fasst man die Schaltung als Graph auf, so ist dieser **kreisfrei**.

MULTIPLEXER

Will man aus einer Menge von Signalen genau eines **auswählen** und dann weitergeben, so verwendet man einen Multiplexer:

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity MUX4to1 is
     generic (W : integer := 8);
5
6
     port (i0, i1, i2, i3 : in std_logic_vector(W - 1 downto 0);
            sel
                            : in std_logic_vector(1 downto 0);
8
                            : out std logic vector(W - 1 downto 0));
9
10
   end entity:
   architecture Behavioral of MUX4to1 is
11
   begin
12
     with sel select
13
14
       o <= i0 when "00",
             i1 when "01",
15
16
             i2 when "10",
             i3 when others; -- Warum reicht "11" nicht?
17
   end architecture;
18
```

PRIORITÄTSENCODER

Ein **Prioritätsencoder** ermittelt die **Nummer** des aktiven Eingangs mit der **höchsten Priorität**. Eine Anwendung könnte die **Auswahl eines Interrupts** sein.

Implementiert werden soll ein Prioritätsencoder mit vier Request-Eingängen, wobei die Nummer des Eingangs die Priorität angibt:

```
entity pEncoder4 is
   port (req : in std_logic_vector(4 downto 1);
          idx : out std_logic_vector(2 downto 0));
   end pEncoder4;
5
   architecture Behavioral of pEncoder4 is
   begin
     idx \le "100" when (reg(4)='1') else
8
             "011" when (req(3)='1') else
             "010" when (req(2)='1') else
10
             "001" when (req(1)='1') else
11
             "000":
12
   end architecture:
13
```

DECODER

Will man, abhängig von einer Binärzahl, genau ein Signal aktivieren, so wird dieser Schaltkreis **Decoder** bezeichnet.

Eine typische Anwendung ist die Implementierung von **Memory-Mapped I/O** oder die Erzeugung von **enable**-Signalen für eine gemultiplexte Ansteuerung der Siebensegmentanzeigen des Nexys-Boards.

```
entity Decoder4 is
   port (idx : in std_logic_vector(2 downto 0);
            o : out std_logic_vector(7 downto 0));
3
   end Decoder4:
5
   architecture Behavioral of Decoder4 is
   begin
   with idx select
     o <= "00000000" when "000" | "001" | "010" | "011".
           "01000000" when "100".
10
           "10000000" when "101".
11
           "11000000" when others; -- inkl. "111"
12
   end architecture:
13
```

SYNCHRONES DESIGN

Sequentielle Schaltkreise benutzen **internen Speicher**, d.h. die Ausgabe hängt **nicht nur** von der Eingabe ab.

Um die Entwicklung von Schaltkreisen zu **vereinfachen** (z.B. den Clock Skew zu entschärfen, Vermeidung von Glitches), verwendet man das **synchrone Design**.

Bei der synchronen Methode werden alle Speicherelemente durch einen globalen Takt kontrolliert / synchronisiert. Alle Berechnungen werden an der steigenden (und/oder) fallenden Flanke des Taktes vorgenommen.

Das synchrone Design ermöglicht den Entwurf, Test und die Synthese von **großen** Schaltkreisen mit marktüblichen Tools. Aus diesem Grund wird in der Vorlesung diese Designmethode verwendet werden.

SYNCHRONES DESIGN (II)

Unter **Clock Skew** versteht man den Versatz / Verzögerung von Taktsignalen durch **Laufzeitunterschiede**. Mit Hilfe von speziellen **Taktverteilungsnetzwerken** wird in einem FPGA (oder anderen synchronen Schaltkreisen) der Clock Skew **minimiert**.


Aus diesem Grund sollte keine (kombinatorische) Logik im Taktpfad sein, da dies zu ungleichmäßigen Laufzeiten führen kann.

Aufgrund unterschiedlicher Laufzeiten in den Signalpfaden und/oder Gattern können Signale **zeitlich verschoben** sein. Dabei kann es zu **ungewollten / ungültigen** sehr kurzen Signaländerungen kommen (engl. **Glitches**):



SYNCHRONE SCHALTKREISE

Die Struktur von synchronen Schaltkreisen ist **idealisiert** wie folgt aufgebaut:



BEISPIEL: FLIP-FLOP

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity ff is
    port ( clk : in std_logic;
5
               d : in std logic;
6
               q : out std_logic);
7
8
   end entity;
   architecture Behavioral of FF is
10
   begin
     ff : process (clk)
11
12
   begin
     if (rising_edge(clk)) then -- Warte steigende Flanke
13
14
       q <= d; -- Eingang übernehmen
    end if:
15
    end process;
16
   end architecture;
17
```

Hier ist die \cdot Next State Logic \cdot und die \cdot Output Logic \cdot trivial und es bleibt das nackte FlipFlop eines synchronen Systems. Da d nur an der Flanke übernommen wird, ist nur clk in der Sensitivitätsliste.

REGISTER & COUNTER

Gruppiert man **mehrere** Flip-Flops zu einen Speicherelement, so erhält man ein **Register**.

Mit einem entsprechend breiten Register kann man einen free-running counter bauen, der die Basis für viele andere Schaltkreise bildet und einfach die Anzahl der steigenden Flanken des Taktsignals zählt.


```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity freeBinCounter is
6
7 generic(N : integer := 8);
8
9 port (clk : in std_logic;
10 reset : in std_logic;
11 value : out std_logic_vector(N - 1 downto 0));
12
13 end entity;
```

FREE-RUNNING COUNTER

```
architecture Behavioral of freeBinCounter is
1
2
   signal cnt_reg : std_logic_vector(N - 1 downto 0);
3
   signal cnt_next : std_logic_vector(N - 1 downto 0);
5
6
   begin
7
    process (clk, reset)
    begin
8
9
      -- Asynchronous reset
      if (reset = '1') then
10
         cnt_reg <= (others => '0');
11
      elsif (rising_edge(clk)) then
12
         cnt_reg <= cnt_next; -- Change state on rising edge</pre>
13
      end if:
14
15
    end process;
16
    -- Next state logic
17
    cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1);</pre>
18
19
   -- Output logic
20
   value <= cnt_reg;</pre>
21
22
   end architecture;
```

DAS ERGEBNIS DER SYNTHESE

Synthetisiert man die Beschreibung des >Free-running counter mit Hilfe der Xilinx-Tools, so ergibt sich eine bekannte Struktur:



THEORIE VS. PRAXIS

Eine einfache Simulation zeigt das erwartete Ergebnis:



Die wirkliche (Post-Map) Welt sieht ein wenig anders aus



THEORIE VS. PRAXIS (II)

Der gleiche Simulationslauf mit höherer Zeitauflösung:



EIN UNIVERSELLER COUNTER

Die parallele Anweisung (mit dem entsprechenden Port)

liefert einen Counter, der im letzten Takt vor dem **Überlauf** ein Flag liefert, das einen Takt lange 1 ist.

Baut man eine etwas kompliziertere »Next State Logic« ein, so erhält man einen universellen Zähler, der **vorwärts** und **rückwärts zählen**, den man **anhalten** und **laden** kann.

```
cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1)
when ((enable = '1') and (up = '1')) else

std_logic_vector(unsigned(cnt_reg) - 1)
when ((enable = '1') and (up = '0')) else

data when (load = '1') else

cnt_reg;</pre>
```

EIN BLICK IN DIE ZUKUNFT

Manchmal wird ein Zähler benötigt, der das Ergebnis genau **einen Takt früher** zur Verfügung stellt.

Dies ist z.B. praktisch, wenn in einer CPU der Programmcounter die Adresse für den Instruktionsspeicher zur Verfügung stellt. Geht man herkömmlich vor, so steht die Instruktion immer erst **einen Takt nachdem** der Programmcounter erhöht wurde bereit.

Statt des Inhalts des Zählers wird einfach der "zukünftige Wert" ausgegeben:

```
1  -- Next state logic
2  cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1);
3  
4  -- Output logic (statt value <= cnt_reg)
5  value <= cnt_next;</pre>
```

Diese Technik lässt sich natürlich **analog** auf die folgenden Schaltkreise (und Automaten) **übertragen**.

EIN MODULO-COUNTER

Interessant ist ein Zählerbaustein, der **immer wieder** bis zu einem **vorgegebenen Wert** zählt. Ein Anwendung hierfür könnte die Erzeugung eines HSYNC-Signals einer VGA-Schnittstelle sein.

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
4
   entity modCnt is
6
     generic(W : integer := 10; -- Width
7
              M : integer := 800; -- Modulo
8
              hsMin : integer := 656;
9
              hsMax : integer := 751);
10
11
12
     port(clk : in std logic;
          reset : in std logic;
13
           sync : out std_logic;
14
                 : out std logic vector(W - 1 downto 0));
15
16
   end modCnt:
17
```

EIN MODULO-COUNTER (II)

```
architecture Behavioural of modCnt is
      signal cnt_r : unsigned(W - 1 downto 0);
3
      signal cnt_n : unsigned(W - 1 downto 0);
   begin
5
     process (clk, reset)
     begin
6
7
        if (reset = '1') then
          cnt r <= (others => '0');
8
        elsif (rising_edge(clk)) then
9
          cnt_r <= cnt_n; -- Change state on rising edge</pre>
10
       end if;
11
     end process;
12
13
     -- Next state logic
14
      cnt_n <= (others => '0') when (cnt_r = M - 1) else cnt_r + 1;
15
16
     -- Output logic
17
     q <= std_logic_vector(cnt_r);</pre>
18
     sync <= '1' when ((cnt_r >= hsMin) and (cnt_r <= hsMax)) else '0';</pre>
19
20
   end architecture;
21
```

EIN SCHIEBEREGISTER

Oft sollen Daten **serialisiert/parallelisiert** werden. Eine Standardanwendung ist ein UART - Universal Asynchronous Receiver Transmitter (vgl. "serielle Schnittstelle").

Hierzu verwendet man ein Schieberegister:


```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity shiftReg is
5
     generic(N : integer := 8);
6
7
     port(clk : in std_logic;
8
           reset : in std logic;
9
           mode : in std logic vector(1 downto 0);
11
12
           d : in std_logic_vector(N - 1 downto 0);
13
           q : out std_logic_vector(N - 1 downto 0));
14
15
   end shiftReg;
16
```

EIN SCHIEBEREGISTER (II)

```
architecture Behavioural of shiftReg is
   signal dat_r, dat_n : std_logic_vector(N - 1 downto 0);
3
   begin
4
5
     process (clk, reset)
     begin
6
7
        if (reset = '1') then
          dat r <= (others => '0'):
8
9
        elsif (rising edge(clk)) then
          dat_r <= dat_n; -- Change state on rising edge</pre>
10
       end if:
11
     end process;
12
13
14
     with mode select -- next state logic
        dat n <= dat reg when "00",
                                                             -- NOP
15
                 d(0) & dat_r(N - 1 downto 1) when "01", -- Shift right
16
                 dat_r(N - 2 downto 0) & d(N-1) when "10", -- Shift left
17
                 d when others;
                                                              -- Load
18
19
     q <= dat r; -- Output logic
20
21
22
   end architecture;
```

EINE ANWENDUNG VON SCHIEBEREGISTERN

In der **Praxis prellen mechanische Kontakte**, d.h. die Eingabe wechselt sehr schnell zwischen '1' und '0' und erst nach einiger Zeit bleibt die Eingabe stabil.



EINE ANWENDUNG VON SCHIEBEREGISTERN (II)

Mit Schieberegistern kann man dieses Verhalten unterdrücken:

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity debounce is
5
     generic (preScale : natural := 100000);
6
7
     port (clk100M : in std_logic;
8
           input : in std_logic;
           output : out std_logic;
10
           alarm : out std logic);
11
12
   end debounce:
13
14
   architecture Behavioral of debounce is
15
16
     signal preCnt : integer range 0 to preScale := 0;
17
     signal shReg : std_logic_vector(3 downto 0) := (others => '0');
18
```

EINE ANWENDUNG VON SCHIEBEREGISTERN (III)

```
begin
     process (clk100M)
2
3
     begin
        if (rising_edge(clk100M)) then
4
          if (preCnt = 0) then
            preCnt <= preScale;</pre>
6
7
            if (shReg = "0000") then output <= '0'; end if;</pre>
            if (shReg = "1111") then output <= '1'; end if;</pre>
8
            if ((shReg = "1000") or (shReg = "0111")) then
9
            alarm <= '1':
10
         else
11
         alarm <= '0':
12
            end if;
13
            shReg <= shReg(2 downto 0) & input;
14
       else
15
16
          preCnt <= preCnt - 1;</pre>
         end if:
17
      end if;
18
19 end process;
   end architecture;
20
```

ENTPRELLUNG MIT EINEM ZÄHLER

Das Prellen eines Schalters kann zur fehlerhaften Erfassung und Verarbeitung der Ereignisse führen.

Der folgende Schaltkreis verwendet einen **binären Zähler**, um ein Eingabesignal erst dann weiter zu leiten, wenn klar ist, dass es sich um keine kurzzeitige Signaländerung handelt.

Dazu wird die folgende Schnittstelle verwendet:

```
1 entity debouncer is
2 -- Approx 10ms@100Mhz
3 generic (cntWidth : integer := 20);
4 port(clk : in std_logic;
5     sigRaw : in std_logic;
6     sigDeb : out std_logic);
7 end debouncer;
```

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER

```
architecture Behavioral of debouncer is
   constant HIGH : std_logic_vector(w-1 downto 0) := (others => '1');
3
   signal dCnt_r : std_logic_vector(w-1 downto 0) := (others => '0');
   signal dCnt_n : std_logic_vector(w-1 downto 0);
5
6
   signal deb r : std logic := '0';
   signal deb_n : std_logic;
8
9
   begin
10
     state_logic : process(clk)
11
     begin
12
      -- Test auf steigende Flanke
13
       if (rising_edge(clk)) then
14
15
         -- Setze Zaehlerregister
16
         dCnt r <= dCnt n;
17
18
         -- Setze Register fuer entprelltes Signal
19
         deb r <= deb n;
20
       end if:
21
22
     end process;
   end architecture;
23
```

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER (II)

```
next_state_logic : process(dCnt_r, sigRaw, deb_r)
1
   begin
3
     -- Teste entprelltes Signal und Eingabe auf Gleichheit
      if (deb_r = sigRaw) then
5
6
        -- Reset des Wartezaehlers
        dCnt n <= (others => '0'):
8
9
     else
10
11
        -- Zähler erhoehen (prellen vermeiden)
12
        dCnt_n <= std_logic_vector(unsigned(dCnt_r) + 1);</pre>
13
14
15
     end if;
16
17
   end process;
```

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER (III)

```
debouncer : process(dCnt_r, sigRaw, deb_r)
    begin
2
3
      -- Test auf groessten Zaehlerwert
      if (dCnt_r = HIGH) then
5
6
7
        -- Eingabe merken
        deb_n <= sigRaw;</pre>
8
9
     else
10
11
        -- Aktulles entprelltes Signal nicht aendern
12
        deb n <= deb r:
13
14
      end if;
15
16
17
    end process;
18
    -- Entprelltes Signal ausgeben
19
    sigDeb <= deb r;
20
21
22
    end architecture;
```

EIN GENERISCHES REGISTERFILE

In einem Prozessor oder anderen komplexen Schaltkreisen müssen oft mehrere Werte zwischengespeichert werden. Hierfür kann ein Registerfile verwendet werden.

```
entity registerFile is
2
     generic(wordSize := 32; -- number of bits in a register
3
              adrSize := 5); -- number of address bits
4
5
6
     port(clk, reset : in std_logic;
7
8
          writeEnable : in std logic;
          wAdr : in std_logic_vector(adrSize - 1 downto 0);
10
          wData : in std_logic_vector(wordSize - 1 downto 0);
11
          rAdr : in std_logic_vector(adrSize - 1 downto 0);
12
          rData : out std_logic_vector(wordSize - 1 downto 0));
13
14
   end registerFile;
15
```

EIN GENERISCHES REGISTERFILE (II)

```
architecture Behavior of registerFile is
   type regFile_t is array (2**adrSize - 1 downto 0) of
3
                       std_logic_vector(wordSize - 1 downto 0);
   signal regFile : regFile t;
4
   begin
5
     process (clk,reset)
6
     begin
7
        if (reset = '1') then
8
          regFile <= (others => (others => '0')); -- Init the file
       elsif (rising_edge(clk)) then
10
          if (writeEnable = '1') then
11
            regFile(to_integer(unsigned(wAdr))) <= wData;</pre>
12
          end if:
13
       end if;
14
     end process
15
16
     -- read port
17
     rData <= regFile(to_integer(unsigned(rAdr)));
18
   end architecture:
19
```

Leicht können weitere Read/Write-Ports hinzu gefügt werden.

BLOCKRAM

Ganz ähnlich kann man die BlockRAMs eines FPGAs beschreiben. Dies hängt von dem verwendeten **FPGA-Typ** und **Synthesetool** ab. Hat das FPGA kein "Dual-ported RAM", so wird die folgende Beschreibung nicht funktionieren:

```
library ieee:
   use ieee.std logic 1164.all:
3
   package CPUTypes is
5
   constant cpuAdrWidth : integer := 8;
   subtype cpuAdr_t is std_logic_vector(cpuAdrWidth - 1 downto 0);
7
8
   constant cellWidth : integer := 8;
   subtype cell_t is std_logic_vector(cellWidth - 1 downto 0);
10
11
   type memory_t is array (2**cpuAdrWidth - 1 downto 0) of cell_t;
12
13
   end CPUTypes;
14
```

BLOCKRAM - INTERFACE

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric std.all;
4
5
   library cpu;
   use cpu.CPUTypes.all;
7
   entity Memory is
8
9
     port (clk
                       : in std_logic;
10
11
          adrA
                       : in cpuAdr_t;
12
          dOutA
                       : out cell t;
13
14
         writeEnableB : in std_logic;
15
          adrB : in cpuAdr_t;
16
        dInB : in cell_t;
17
         dOutB : out cell_t);
18
19
   end Memory;
20
```


BLOCKRAM - ARCHITEKTUR

```
architecture Behavioral of Memory is
2
   -- The memory file (use := for an initial value / e.g. program)
   shared variable mem : memory_t;
5
   -- Use block RAM for the memory (Xilinx)
   attribute ram_style : string;
   attribute ram_style of mem : variable is "block";
9
   begin
10
11
   portA : process (clk)
12
   begin
13
     if (rising_edge(clk)) then
14
       -- Synchron readonly port A
15
       dOutA <= mem(to_integer(unsigned(adrA)));</pre>
16
     end if:
17
18
   end process;
```

BLOCKRAM - ARCHITEKTUR (II)

```
portB : process (clk)
   begin
      if (rising_edge(clk)) then
        -- Check for write mode
5
        if (writeEnableB = '1') then
          mem(to_integer(unsigned(adrB))) := dInB;
7
        end if:
8
        -- Synchron read access
10
        dOutB <= mem(to_integer(unsigned(adrB)));</pre>
11
12
      end if;
13
   end process;
14
15
   end Behavioral;
16
```

BLOCKRAM - ERGEBNIS



LATCHES IN SYNCHRONEN SCHALTKREISEN

Die process-Anweisung führt bei unsachgemäßer Benutzung zu Problemen, denn es können unbeabsichtigt Speicherelemente eingebaut werden ("Latches").

Der **Grund** hierfür ist, dass der VHDL-Standard garantiert, dass Signale die **keine Zuweisung** erfahren ihren **alten Wert** behalten.

Latches sind nicht flankengesteuert, sondern pegelabhängig. Dies kann zu **undefinierten Zuständen** führen. Kurz: **Latches** in synchronen Schaltkreisen immer **vermeiden**!

Kochrezept zur Vermeidung von Latches:

- → Alle if-Anweisungen haben auch else-Zweige
- → Jedem Signal wird in jedem Zweig ein Wert zugewiesen (oder man arbeitet mit Defaultwerten)

Hinweis: Achten Sie auf eine **vollständige Sensitivitätsliste** (Hardware und Simulation verhalten sich gleich)

BEISPIEL: LATCHES

```
library ieee;
   use ieee.std_logic_1164.all;
3
   entity LL is
     port(a : in std_logic;
5
           b : in std_logic;
6
7
           eq : out std_logic;
8
9
           gt : out std logic);
   end LL:
10
11
   architecture Behavioral of LL is
12
   begin
13
     process (a) -- b fehlt in der Sensitivitätsliste
14
     begin
15
        if (a > b) then -- eq bekommt keinen Wert
16
          gt <= '1';
17
        elsif (a = b) then -- gt bekommt keinen Wert
18
          ea <= '1':
19
        end if; -- Es gibt keinen else-Zweig
20
     end process;
21
   end architecture;
22
```

BEISPIEL: LATCHES (II)

Bei der Synthese des letzten Beispiels erzeugen die Xilinx-Tools (ISE 14.7) die **folgenden Warnungen**:

xst	A	HDLCompiler:92 - "/home/streit/src/VHDL/Latch/LL.vhd" Line 28: b should be on the sensitivity list of the process	New
xst	1	HDLCompiler:92 - "/home/streit/src/VHDL/Latch/LL.vhd" Line 32: b should be on the sensitivity list of the process	New
xst	1	Xst:737 - Found 1-bit latch for signal <eq>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.</eq>	New
xst	1	Xst:1710 - FF/Latch <eq> (without init value) has a constant value of 1 in block <ll>. This FF/Latch will be trimmed during the optimization process.</ll></eq>	New
xst	1	Xst:1710 - FF/Latch <eq> (without init value) has a constant value of 1 in block <ll>. This FF/Latch will be trimmed during the optimization process.</ll></eq>	New