

UNIVERSIDADE DE CAXIAS DO SUL
Fundamentos de Arquitetura de Computadores

ANÁLISE DOS IMPACTOS NA MEMÓRIA CACHE

Germano Maccagnan dos Santos
Luiza Focking Tochetto

2026

SUMÁRIO

1. Programa de Simulação.....	3
1.1 Estruturas de dados.....	3
1.2 Mapeamento do endereço.....	4
1.3 Algoritmo de simulação.....	4
1.4 Política de substituição aleatória.....	5
1.5 Métricas de saída.....	5
1.6 Funções principais.....	5
2. Impacto do Tamanho da Cache.....	6
2.1 Parâmetros da Simulação.....	6
2.2 Resultados e Análise.....	6
3. Impacto do Tamanho do Bloco.....	9
3.1 Parâmetros da Simulação.....	9
3.2 Resultados e Análise.....	9
4. Impacto da Associatividade.....	12
4.1 Parâmetros da Simulação.....	12
4.2 Resultados e Análise.....	12
5. Impacto da Política de Substituição.....	14
5.1 Parâmetros da Simulação.....	14
5.2 Resultados e Análise.....	14
6. Largura de Banda da Memória.....	16
6.1 Parâmetros da Simulação.....	16
6.2 Resultados: Política Write-Through.....	16
6.3 Resultados: Política Write-Back.....	17
6.4 Análise Comparativa.....	17
7. Avaliação Global.....	18
8. Bibliografia.....	19
9. ANEXO A – TABELAS DE RESULTADOS.....	20

1. Programa de Simulação

O simulador foi desenvolvido na linguagem Python e reproduz o comportamento de uma memória cache associativa por conjunto com arquitetura configurável. Todos os parâmetros exigidos, política de escrita, tamanho da linha, número de linhas, associatividade, tempo de acerto, política de substituição e tempo de acesso à memória principal, são fornecidos por meio de argumentos de linha de comando, seguindo a ordem: <politica> <tam_linha> <num_linhas> <assoc> <hit_time> <subst> <tempo_mp> <arquivo>. O programa lê um arquivo-texto de entrada contendo, em cada linha, um endereço de 32 bits em hexadecimal seguido da operação (R para leitura e W para escrita), e ao final produz um relatório com os parâmetros utilizados, os totais de acessos, os totais de leituras e escritas na memória principal, a taxa de acerto discriminada por leitura, escrita e global, e o tempo médio de acesso.

1.1 Estruturas de dados

A cache é representada como uma lista de conjuntos, em que cada conjunto é, por sua vez, uma lista de linhas. O número de conjuntos é determinado pela razão entre o número de linhas e a associatividade. Essa organização permite a indexação direta do conjunto a partir do endereço, sem necessidade de varredura. Cada linha é representada por um dicionário com dois campos: o Rótulo, que identifica o bloco de memória armazenado, e o indicador de modificação (dirty), que assume o valor 1 quando a linha foi modificada e ainda não foi escrita na memória principal, informação utilizada exclusivamente pela política write-back.

A validade da linha é tratada de forma implícita pela ocupação da lista do conjunto: um conjunto que ainda não atingiu sua associatividade possui menos elementos que o limite, e as posições não preenchidas correspondem a linhas inválidas. Dessa forma, as primeiras referências a um conjunto vazio caracterizam as faltas compulsórias, sem a necessidade de um campo de validade explícito.

A política de substituição LRU (Least Recently Used) é implementada pela própria ordenação da lista do conjunto, dispensando contadores ou marcas de tempo: a cada acerto, a linha referenciada é removida de sua posição e reinserida ao final da lista. Como consequência, o início da lista contém sempre a linha menos recentemente utilizada e o final, a mais recente. Na ocorrência de uma substituição, a vítima é, portanto, o primeiro elemento da lista.

1.2 Mapeamento do endereço

O mapeamento decompõe cada endereço de 32 bits em três campos: a Palavra, o Conjunto e o Rótulo. O número de bits de cada campo é calculado uma única vez no início da simulação, pois depende apenas da configuração. O número de bits de Palavra corresponde ao logaritmo na base 2 do tamanho da linha, e o número de bits de Conjunto corresponde ao logaritmo na base 2 do número de conjuntos.

A extração dos campos é realizada por operações de deslocamento e mascaramento de bits. O Conjunto é obtido descartando-se os bits de Palavra e isolando-se os bits seguintes por meio de uma máscara, enquanto o Rótulo corresponde aos bits restantes mais significativos. Como o simulador não armazena o conteúdo dos dados, mas apenas a localização dos blocos, o campo de Palavra é descartado após o cálculo. Essa formulação contempla naturalmente os casos extremos: quando a associatividade é igual ao número de linhas, existe um único conjunto, o campo de Conjunto ocupa zero bits e todos os endereços são mapeados para o mesmo conjunto, caracterizando uma cache totalmente associativa.

1.3 Algoritmo de simulação

Para cada acesso, o simulador decompõe o endereço, identifica o conjunto de destino e verifica a presença do rótulo entre as linhas desse conjunto. Quando o rótulo é encontrado, registra-se um acerto e a linha é promovida ao final da lista, atualizando a ordenação LRU. Quando não é encontrado, registra-se uma falta, cujo tratamento depende da operação e da política de escrita configurada.

Em uma falta, quando há espaço disponível no conjunto, o novo bloco é simplesmente inserido. Quando o conjunto está cheio, a linha vítima é selecionada conforme a política de substituição vigente e removida; caso essa vítima esteja marcada como modificada (dirty), seu conteúdo é primeiro escrito na memória principal, contabilizando uma escrita adicional, operação conhecida como write-back.

O comportamento das escritas segue a política configurada. Na política write-through, toda operação de escrita é propagada imediatamente à memória principal, mantendo-a sempre sincronizada. Em uma falta de escrita, adotou-se a estratégia write-allocate, em que o bloco correspondente é carregado para a cache antes da gravação. Na política write-back, as escritas que resultam em acerto apenas marcam a linha como modificada, e as faltas de escrita carregam o bloco

para a cache (write-allocate), marcando-o como modificado. A memória principal só é atualizada quando uma linha modificada é posteriormente substituída.

1.4 Política de substituição aleatória

A política de substituição aleatória seleciona a linha vítima de forma uniforme entre as linhas do conjunto. Para garantir a reprodutibilidade dos experimentos, a semente do gerador pseudoaleatório é fixada no início de cada simulação, de modo que execuções sucessivas com os mesmos parâmetros produzam resultados idênticos.

1.5 Métricas de saída

A taxa de acerto é calculada separadamente para as operações de leitura e de escrita, e também de forma global, indicando-se ao lado de cada taxa a quantidade absoluta de acertos correspondente. O tempo médio de acesso é obtido pela fórmula vista em aula, dada pela soma do tempo de acerto com o produto entre a taxa de falta global e o tempo de acesso à memória principal. Todos os valores reais são apresentados com quatro casas decimais.

1.6 Funções principais

O programa está organizado nas seguintes funções principais: a função de cálculo dos campos do endereço, que determina o número de bits de Palavra e de Conjunto a partir da configuração; a função de decomposição, que extrai o Conjunto e o Rótulo de um endereço; a função de acesso, que concentra a lógica de acerto, falta, escrita e substituição; a função de seleção da vítima, que isola a diferença entre as políticas LRU e aleatória; e a função de leitura do arquivo de entrada, implementada como um gerador para processar os endereços sem carregar todo o arquivo em memória.

O código-fonte completo e as instruções de execução estão disponíveis em: <<https://github.com/GerMacca/simulador-memoria-cache>>.

2. Impacto do Tamanho da Cache

Neste experimento, avaliou-se o efeito do número de linhas da cache sobre a taxa de acerto. A Figura 1 apresenta a curva de acerto em função do tamanho total da cache, enquanto as Tabelas 3 e 4 detalham os parâmetros e os resultados numéricos.

2.1 Parâmetros da Simulação

A Tabela 3 lista os parâmetros mantidos fixos ao longo de todas as simulações desta análise. O único parâmetro variado foi o número de linhas da cache, em potências de 2 a partir de 8 linhas, até que a taxa de acerto se tornasse insensível ao aumento de capacidade.

Tabela 3 – Parâmetros fixos da análise de tamanho da cache.


Parâmetro	Valor
Tamanho da linha	128 bytes
Política de escrita	write-through
Algoritmo de substituição	LRU
Associatividade	4 linhas

Fonte: Elaborado pelos autores (2026).

2.2 Resultados e Análise

A Tabela 4 apresenta, para cada configuração simulada, a taxa de acerto global, o tempo médio de acesso e os totais de leituras e escritas na memória principal. A Figura 1 ilustra graficamente a evolução da taxa de acerto em função do tamanho total da cache.

Figura 1 – Taxa de acerto em função do tamanho da cache.



Fonte: Elaborado pelos autores (2026).

Tabela 4 – Resultados da análise de tamanho da cache.

Número de linhas	Tamanho da cache (bytes)	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
8	1.024	51,0000	33,4000	25.088	6.144
16	2.048	54,0000	31,6000	23.552	6.144
32	4.096	65,9805	24,4117	17.418	6.144
64	8.192	92,9277	8,2434	3.621	6.144
128	16.384	94,9238	7,0457	2.599	6.144
256	32.768	99,9141	4,0516	44	6.144
512	65.536	99,9141	4,0516	44	6.144
1.024	131.072	99,9141	4,0516	44	6.144

Fonte: Simulador desenvolvido pelos autores (2026).

A Tabela 4 evidencia que a curva possui um formato de crescimento acentuado seguido de saturação. A taxa de acerto sai de 51,00% para 1.024 bytes, cresce rapidamente até 92,93% para 8.192 bytes e estabiliza em 99,91% a partir de 32.768 bytes, permanecendo constante para tamanhos maiores, com tempo médio de acesso convergindo para 4,05 ns. Esse comportamento decorre da relação entre a capacidade da cache e o conjunto de trabalho do programa. Em caches pequenas, predominam as faltas por capacidade, pois a cache não comporta simultaneamente todos os blocos referenciados com frequência, provocando a expulsão de blocos que ainda seriam reutilizados [1]. À medida que a capacidade aumenta, um número maior de blocos do conjunto de trabalho reside simultaneamente na cache, reduzindo as faltas por capacidade [1]. A partir do ponto em que a cache comporta

praticamente todo o conjunto de trabalho, restam apenas as faltas compulsórias, correspondentes à primeira referência a cada bloco, que não podem ser evitadas pelo aumento de capacidade [2]. Por esse motivo, a curva satura e os resultados idênticos para 256, 512 e 1.024 linhas confirmam que não há ganho adicional de desempenho.

3. Impacto do Tamanho do Bloco

Neste experimento, avaliou-se o efeito do tamanho da linha sobre a taxa de acerto para uma cache de capacidade total fixa de 8 Kbytes. A Figura 2 e a Tabela 6 apresentam os resultados obtidos.

3.1 Parâmetros da Simulação

A Tabela 5 lista os parâmetros mantidos fixos nesta análise. O tamanho da linha foi variado de 8 a 4.096 bytes, em potências de 2, ajustando-se proporcionalmente o número de linhas para manter a capacidade total constante em 8 Kbytes.

Tabela 5 – Parâmetros fixos da análise de tamanho do bloco.


Parâmetro	Valor
Tamanho total da cache	8 Kbytes
Política de escrita	write-through
Algoritmo de substituição	LRU
Associatividade	2 linhas

Fonte: Elaborado pelos autores (2026).

3.2 Resultados e Análise

A Tabela 6 detalha a taxa de acerto, o tempo médio de acesso e os acessos à memória principal para cada tamanho de linha avaliado. A Figura 2 ilustra a curva resultante.

Figura 2 – Taxa de acerto em função do tamanho do bloco.



Fonte: Elaborado pelos autores (2026).

Tabela 6 – Resultados da análise de tamanho do bloco.

Tamanho da linha (bytes)	Número de linhas	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
8	1.024	96,8223	5,9066	1.627	6.144
16	512	96,8242	5,9055	1.626	6.144
32	256	89,8398	10,0961	5.202	6.144
64	128	89,9023	10,0586	5.170	6.144
128	64	87,9375	11,2375	6.176	6.144
256	32	82,9668	14,2199	8.721	6.144
512	16	76,9883	17,8070	11.782	6.144
1.024	8	71,0000	21,4000	14.848	6.144
2.048	4	71,0000	21,4000	14.848	6.144
4.096	2	62,0000	26,8000	19.456	6.144

Fonte: Simulador desenvolvido pelos autores (2026).

Conforme a Tabela 6, a curva é predominantemente decrescente: a maior taxa de acerto é observada para linhas de 8 e 16 bytes (96,82%), enquanto a menor ocorre para a linha de 4.096 bytes (62,00%), com tempo médio de acesso crescendo de 5,91 ns para 26,80 ns. Esse resultado evidencia o compromisso associado ao tamanho da linha. O aumento do tamanho da linha tende a beneficiar a localidade espacial, pois, a cada falta, um volume maior de dados vizinhos é trazido para a cache, antecipando acessos futuros a posições próximas [1]. Entretanto, para capacidade total fixa em 8 Kbytes, o aumento da linha reduz proporcionalmente o número de linhas, de 1.024 para apenas 2, diminuindo a quantidade de blocos distintos que podem residir simultaneamente na cache e elevando as faltas por

conflito e por capacidade [1]. No trace utilizado, o segundo efeito predomina, indicando que a localidade espacial é limitada e não compensa a redução do número de linhas. O tamanho de linha ótimo observado é de 16 bytes.

4. Impacto da Associatividade

Neste experimento, avaliou-se o efeito da associatividade sobre a taxa de acerto para uma cache de 8 Kbytes com linha de 128 bytes. A Figura 3 e a Tabela 8 apresentam os resultados.

4.1 Parâmetros da Simulação

A Tabela 7 lista os parâmetros fixos desta análise. A associatividade foi variada entre 1 e 64, em potências de 2, correspondendo a configurações que vão do mapeamento direto ao totalmente associativo.

Tabela 7 – Parâmetros fixos da análise de associatividade.


Parâmetro	Valor
Tamanho da linha	128 bytes
Tamanho total da cache	8 Kbytes (64 linhas)
Política de escrita	write-back
Algoritmo de substituição	LRU

Fonte: Elaborado pelos autores (2026).

4.2 Resultados e Análise

A Tabela 8 apresenta a taxa de acerto, o tempo médio de acesso e os acessos à memória principal para cada nível de associatividade. A Figura 3 ilustra a curva resultante.

Figura 3 – Taxa de acerto em função da associatividade.



Fonte: Elaborado pelos autores (2026).

Tabela 8 – Resultados da análise de associatividade.

Associatividade	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
1	74,9570	19,0258	12.822	2.046
2	87,9375	11,2375	6.176	1.023
4	92,9277	8,2434	3.621	511
8	89,9336	10,0398	5.154	1.022
16	99,9141	4,0516	44	0
32	99,9141	4,0516	44	0
64	99,9141	4,0516	44	0

Fonte: Simulador desenvolvido pelos autores (2026).

A Tabela 8 revela uma curva predominantemente crescente. A taxa de acerto cresce de 74,96% no mapeamento direto (associatividade 1) para 92,93% na associatividade 4, apresenta uma leve queda para 89,93% na associatividade 8 e, em seguida, eleva-se acentuadamente para 99,91% na associatividade 16, permanecendo constante para valores superiores, com tempo médio de acesso caindo de 19,03 ns para 4,05 ns. O comportamento geral crescente decorre da redução das faltas por conflito: em configurações com baixa associatividade, blocos que disputam o mesmo conjunto são repetidamente expulsos, ainda que existam linhas livres em outros conjuntos, fenômeno que a associatividade mais alta atenua ao oferecer mais alternativas de alocação por conjunto [1]. A não monotonicidade na associatividade 8 deve-se à interação entre o padrão de acesso do trace e a quantidade de conjuntos resultante: o aumento da associatividade reduz o número de conjuntos, alterando o mapeamento dos blocos e podendo agravar pontualmente os conflitos antes de eliminá-los [1]. A partir da associatividade 16, os blocos concorrentes do trace coexistem no mesmo conjunto, praticamente eliminando as faltas por conflito.

5. Impacto da Política de Substituição

Neste experimento, comparou-se o desempenho das políticas de substituição LRU e aleatória em função do tamanho da cache. A Figura 4 e a Tabela 10 apresentam os resultados para ambas as políticas.

5.1 Parâmetros da Simulação

A Tabela 9 lista os parâmetros fixos desta análise. O número de linhas foi variado em potências de 2 a partir de 16 linhas, executando-se cada configuração com as duas políticas de substituição de forma independente.

Tabela 9 – Parâmetros fixos da análise de política de substituição.


Parâmetro	Valor
Tamanho da linha	128 bytes
Política de escrita	write-through
Associatividade	4 linhas

Fonte: Elaborado pelos autores (2026).

5.2 Resultados e Análise

A Tabela 10 compara as taxas de acerto das políticas LRU e aleatória para cada tamanho de cache avaliado. A Figura 4 ilustra as duas curvas simultaneamente.

Figura 4 – Taxa de acerto por política de substituição.



Fonte: Elaborado pelos autores (2026).

Tabela 10 – Resultados da análise de política de substituição.

Número de linhas	Tamanho da cache (bytes)	Taxa de acerto LRU (%)	Taxa de acerto Aleatória (%)
16	2.048	54,0000	54,8359
32	4.096	65,9805	72,6699
64	8.192	92,9277	94,7734
128	16.384	94,9238	97,9395
256	32.768	99,9141	99,9141
512	65.536	99,9141	99,9141
1.024	131.072	99,9141	99,9141

Fonte: Simulador desenvolvido pelos autores (2026).

Conforme a Tabela 10, as duas políticas apresentam o mesmo formato geral de crescimento e saturação. Entretanto, nas caches de menor capacidade a política aleatória superou a LRU: 54,84% contra 54,00% para 2.048 bytes, e 72,67% contra 65,98% para 4.096 bytes. As curvas convergem para 99,91% a partir de 32.768 bytes, ponto em que as faltas passam a ser predominantemente compulsórias. Esse resultado, ainda que contra intuitivo, é coerente com a literatura: a política LRU baseia-se na hipótese de localidade temporal, segundo a qual o bloco menos recentemente utilizado é o candidato mais adequado à substituição [1]. Quando o padrão de acesso contraria essa hipótese, como em laços que percorrem ciclicamente um conjunto de blocos ligeiramente maior que a associatividade, a LRU pode expulsar sistematicamente o bloco que será referenciado em seguida, degradando seu desempenho [2]. A política aleatória não é suscetível a esse comportamento adverso específico e, neste trace, preservou com mais frequência os blocos reutilizados nas caches pequenas.

6. Largura de Banda da Memória

Neste experimento, mediu-se o tráfego total gerado entre a cache e a memória principal para as políticas de escrita write-through e write-back, variando-se capacidade, tamanho de linha e associatividade.

6.1 Parâmetros da Simulação

A Tabela 11 lista os parâmetros e intervalos de variação utilizados nesta análise. Para cada combinação, foram executadas simulações com ambas as políticas de escrita.

Tabela 11 – Parâmetros fixos da análise de largura de banda.

Parâmetro	Valor
Algoritmo de substituição	LRU
Capacidades avaliadas	8 Kbytes e 16 Kbytes
Tamanhos de linha avaliados	64 e 128 bytes
Associatividades avaliadas	2 e 4 linhas

Fonte: Elaborado pelos autores (2026).

6.2 Resultados: Política Write-Through

A Tabela 12 apresenta, para cada configuração com política write-through, o número de leituras e escritas na memória principal e o tráfego total resultante. A última linha exibe a média das colunas numéricas.

Tabela 12 – Tráfego de memória para a política write-through.

Cache (KB)	Linha (bytes)	Associatividade de	Leituras na MP	Escritas na MP	Tráfego total
8	64	2	5.170	6.144	11.314
8	64	4	3.126	6.144	9.270
8	128	2	6.176	6.144	12.320
8	128	4	3.621	6.144	9.765
16	64	2	2.615	6.144	8.759
16	64	4	2.615	6.144	8.759
16	128	2	3.621	6.144	9.765
16	128	4	2.599	6.144	8.743
Média			3.692,9	6.144,0	9.836,9

Fonte: Simulador desenvolvido pelos autores (2026).

6.3 Resultados: Política Write-Back

A Tabela 13 apresenta os mesmos dados para a política write-back, permitindo a comparação direta com a Tabela 12.

Tabela 13 – Tráfego de memória para a política write-back.

Cache (KB)	Linha (bytes)	Associativida de	Leituras na MP	Escritas na MP	Tráfego total
8	64	2	5.170	1.023	6.193
8	64	4	3.126	511	3.637
8	128	2	6.176	1.023	7.199
8	128	4	3.621	511	4.132
16	64	2	2.615	1.023	3.638
16	64	4	2.615	511	3.126
16	128	2	3.621	1.023	4.644
16	128	4	2.599	511	3.110
Média			3.692,9	767,0	4.459,9

Fonte: Simulador desenvolvido pelos autores (2026).

6.4 Análise Comparativa

A comparação entre as Tabelas 12 e 13 evidencia que a política write-back gera tráfego total substancialmente menor que a write-through. A média de tráfego total foi de 9.836,9 acessos para a política write-through e de 4.459,9 acessos para a write-back, representando uma redução superior a 50%. O número médio de leituras na memória principal foi idêntico para ambas as políticas (3.692,9), pois o tratamento das faltas de leitura independe da política de escrita. A diferença concentra-se integralmente nas escritas: na política write-through, toda operação de escrita é propagada imediatamente à memória principal, resultando em um número constante de 6.144 escritas, igual ao total de operações de escrita do trace [1]. Na política write-back, as escritas são acumuladas na cache e apenas as linhas modificadas geram escrita na memória principal no momento de sua substituição, reduzindo a média para 767 escritas [1]. Conclui-se que a política write-back possui o menor tráfego de memória, por evitar a propagação imediata de cada escrita à memória principal [1].

7. Avaliação Global

A partir do conjunto de experimentos realizados, é possível avaliar comparativamente as configurações simuladas. Considerando exclusivamente a taxa de acerto, as configurações com capacidade igual ou superior a 32 Kbytes e associatividade de 4 linhas, bem como a configuração de 8 Kbytes com associatividade 16, alcançaram taxa de acerto de 99,91%, correspondente à eliminação das faltas por capacidade e por conflito. Ponderando desempenho e custo de implementação, a configuração de 8 Kbytes com associatividade 16 destaca-se por atingir essa taxa máxima com um quarto da capacidade exigida pela alternativa de associatividade 4, ainda que ao custo de maior complexidade de hardware [1]. Quanto à política de escrita, a write-back mostra-se preferível sob o critério de tráfego de memória, conforme demonstrado na Seção 6. O melhor projeto entre os simulados consiste, portanto, em uma cache de 8 Kbytes, associatividade 16, linha de 128 bytes e política write-back.

Quanto à possibilidade de simular as demais formas de mapeamento, o simulador desenvolvido as contempla integralmente, pois o mapeamento associativo por conjunto generaliza os demais [1]. O mapeamento direto corresponde ao caso particular em que a associatividade é igual a 1, cada conjunto possui uma única linha e cada bloco possui uma posição fixa na cache. O mapeamento totalmente associativo corresponde ao caso em que a associatividade é igual ao número de linhas, resultando em um único conjunto no qual qualquer bloco pode ocupar qualquer linha. Ambos os casos foram exercitados nos experimentos da Seção 4.

A parte mais difícil do processo de desenvolvimento consistiu na implementação correta da lógica de escrita, em particular na distinção entre os comportamentos das políticas write-through e write-back nas situações de acerto e de falta, e no tratamento da escrita de linhas modificadas (dirty) no momento da substituição. A correta contabilização das leituras e escritas na memória principal, base para a análise de largura de banda da Seção 6, exigiu atenção especial para que cada situação fosse tratada de acordo com a política configurada.

8. Bibliografia

- [1] STALLINGS, William. Arquitetura e organização de computadores. 10. ed. São Paulo: Pearson, 2017.
- [2] TANENBAUM, Andrew S.; AUSTIN, Todd. Organização estruturada de computadores. 6. ed. São Paulo: Pearson, 2013.
- [3] MONTEIRO, Mário Antonio. Introdução à organização de computadores. 5. ed. Rio de Janeiro: LTC, 2007.
- [4] DELGADO, José. Arquitetura de computadores. 5. ed. Rio de Janeiro: LTC, 2017.

9. ANEXO A – TABELAS DE RESULTADOS

Este anexo compila todas as tabelas dos experimentos, servindo como referência consolidada. Para cada análise, apresenta-se uma tabela com os parâmetros fixos e uma tabela com os resultados gerados pelo simulador.

A.1 Impacto do Tamanho da Cache

Tabela 3 – Parâmetros fixos da análise de tamanho da cache.

Parâmetro	Valor
Tamanho da linha	128 bytes
Política de escrita	write-through
Algoritmo de substituição	LRU
Associatividade	4 linhas

Fonte: Elaborado pelos autores (2026).

Tabela 4 – Resultados da análise de tamanho da cache.

Número de linhas	Tamanho da cache (bytes)	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
8	1.024	51,0000	33,4000	25.088	6.144
16	2.048	54,0000	31,6000	23.552	6.144
32	4.096	65,9805	24,4117	17.418	6.144
64	8.192	92,9277	8,2434	3.621	6.144
128	16.384	94,9238	7,0457	2.599	6.144
256	32.768	99,9141	4,0516	44	6.144
512	65.536	99,9141	4,0516	44	6.144
1.024	131.072	99,9141	4,0516	44	6.144

Fonte: Simulador desenvolvido pelos autores (2026).

A.2 Impacto do Tamanho do Bloco

Tabela 5 – Parâmetros fixos da análise de tamanho do bloco.

Parâmetro	Valor
Tamanho total da cache	8 Kbytes
Política de escrita	write-through
Algoritmo de substituição	LRU
Associatividade	2 linhas

Fonte: Elaborado pelos autores (2026).

Tabela 6 – Resultados da análise de tamanho do bloco.

Tamanho da linha (bytes)	Número de linhas	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
--------------------------	------------------	--------------------	------------------	----------------	----------------

8	1.024	96,8223	5,9066	1.627	6.144
16	512	96,8242	5,9055	1.626	6.144
32	256	89,8398	10,0961	5.202	6.144
64	128	89,9023	10,0586	5.170	6.144
128	64	87,9375	11,2375	6.176	6.144
256	32	82,9668	14,2199	8.721	6.144
512	16	76,9883	17,8070	11.782	6.144
1.024	8	71,0000	21,4000	14.848	6.144
2.048	4	71,0000	21,4000	14.848	6.144
4.096	2	62,0000	26,8000	19.456	6.144

Fonte: Simulador desenvolvido pelos autores (2026).

A.3 Impacto da Associatividade

Tabela 7 – Parâmetros fixos da análise de associatividade.

Parâmetro	Valor
Tamanho da linha	128 bytes
Tamanho total da cache	8 Kbytes (64 linhas)
Política de escrita	write-back
Algoritmo de substituição	LRU

Fonte: Elaborado pelos autores (2026).

Tabela 8 – Resultados da análise de associatividade.

Associatividade	Taxa de acerto (%)	Tempo médio (ns)	Leituras na MP	Escritas na MP
1	74,9570	19,0258	12.822	2.046
2	87,9375	11,2375	6.176	1.023
4	92,9277	8,2434	3.621	511
8	89,9336	10,0398	5.154	1.022
16	99,9141	4,0516	44	0
32	99,9141	4,0516	44	0
64	99,9141	4,0516	44	0

Fonte: Simulador desenvolvido pelos autores (2026).

A.4 Impacto da Política de Substituição

Tabela 9 – Parâmetros fixos da análise de política de substituição.

Parâmetro	Valor
Tamanho da linha	128 bytes
Política de escrita	write-through
Associatividade	4 linhas

Fonte: Elaborado pelos autores (2026).

Tabela 10 – Resultados da análise de política de substituição.

Número de linhas	Tamanho da cache (bytes)	Taxa de acerto LRU (%)	Taxa de acerto Aleatória (%)
16	2.048	54,0000	54,8359
32	4.096	65,9805	72,6699
64	8.192	92,9277	94,7734
128	16.384	94,9238	97,9395
256	32.768	99,9141	99,9141
512	65.536	99,9141	99,9141
1.024	131.072	99,9141	99,9141

Fonte: Simulador desenvolvido pelos autores (2026).

A.5 Largura de Banda da Memória

Tabela 11 – Parâmetros fixos da análise de largura de banda.

Parâmetro	Valor
Algoritmo de substituição	LRU
Capacidades avaliadas	8 Kbytes e 16 Kbytes
Tamanhos de linha avaliados	64 e 128 bytes
Associatividades avaliadas	2 e 4 linhas

Fonte: Elaborado pelos autores (2026).

Tabela 12 – Tráfego de memória para a política write-through.

Cache (KB)	Linha (bytes)	Associativida de	Leituras na MP	Escritas na MP	Tráfego total
8	64	2	5.170	6.144	11.314
8	64	4	3.126	6.144	9.270
8	128	2	6.176	6.144	12.320
8	128	4	3.621	6.144	9.765
16	64	2	2.615	6.144	8.759
16	64	4	2.615	6.144	8.759
16	128	2	3.621	6.144	9.765
16	128	4	2.599	6.144	8.743
Média			3.692,9	6.144,0	9.836,9

Fonte: Simulador desenvolvido pelos autores (2026).

Tabela 13 – Tráfego de memória para a política write-back.

Cache (KB)	Linha (bytes)	Associativida de	Leituras na MP	Escritas na MP	Tráfego total
8	64	2	5.170	1.023	6.193
8	64	4	3.126	511	3.637
8	128	2	6.176	1.023	7.199
8	128	4	3.621	511	4.132
16	64	2	2.615	1.023	3.638

16	64	4	2.615	511	3.126
16	128	2	3.621	1.023	4.644
16	128	4	2.599	511	3.110
Média			3.692,9	767,0	4.459,9

Fonte: Simulador desenvolvido pelos autores (2026).