Diseño de un decodificador

Camilo Antonio Fernández Velásquez - 20182005052

Universidad Distrital Francisco José de Caldas Ingeniería Electrónica Bogotá

2023

1. Resumen

En la siguiente guía se explica de manera completa el procedimiento para diseñar un decodificador de un display de 14 segmentos, esto a partir de los mapas de karnaugh.

2. Desarrollo

3. Marco teórico

3.1. Decodificador

Un decodificador es un circuito combinacional, cuya función es inversa a la del codificador, es decir, convierte un código binario (natural, BCD, etc.) de N bits de entrada y M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada línea de salida será activada para una sola de las combinaciones posibles de entrada.

3.2. Display de 14 segmentos

Una pantalla de catorce segmentos (FSD) (a veces denominada pantalla starburst o pantalla Union Jack) es un tipo de pantalla basada en 14 segmentos que se pueden encender o apagar para producir letras y números. Es una expansión de la pantalla de siete segmentos más común, que tiene cuatro segmentos diagonales y dos verticales adicionales con el segmento horizontal medio roto por la mitad. Una pantalla de siete segmentos es suficiente para números y ciertas letras, pero la interpretación inequívoca del alfabeto latino básico ISO requiere más detalles.




Figura 1: Display de 14 segmentos

4. Desarrollo

Primero se identifica el número de entradas y el número de letras a visualizar:

En este caso no se repite ningún carácter, por lo que:

$$N_{Letras} = 9 \text{ pvv}$$

$$2^4 = 16 \text{ pvv}$$

Donde pvv son los posibles valores de verdad, ee este caso se requiere de entradas de 1 bit. Teniendo en cuenta lo anterior la tabla de verdad correspondiente es:

	A	В	С	D	a	b	c	d	е	f	g1	g2	h	i	j	k	1	m
С	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	0	0	0
A	0	0	0	1	1	1	1	0	1	1	1	1	0	0	0	0	0	0
M	0	0	1	0	0	1	1	0	1	1	0	0	1	0	1	0	0	0
I	0	0	1	1	1	0	0	1	0	0	0	0	0	1	0	0	1	0
L	0	1	0	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0
О	0	1	0	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0
F	0	1	1	0	1	0	0	0	1	1	1	1	0	0	0	0	0	0
E	0	1	1	1	1	0	0	1	1	1	1	1	0	0	0	0	0	0
R	1	0	0	0	1	1	0	0	1	1	0	1	0	0	0	0	0	1
	1	0	0	1	X	X	x	x	x	X	X	X	X	x	X	X	X	x
	1	0	1	0	Х	x	x	x	x	X	X	x	х	x	Х	X	Х	X
	1	0	1	1	х	х	х	х	х	х	X	х	х	х	х	х	х	х


Cuadro 1: Tabla de verdad

Con la tabla de verdad es posible hallar cada una de las ecuaciones de las entradas al display de 14 segmentos. Esto se hace a partir de mapas de Karnaugh.

Para la salida a:

Por mintérminos se sabe que:

$$a = [0, 1, 3, 5, 6, 7, 8]$$



Se obtienen las siguientes ecuaciones para los grupos:

$$1 = \overline{A} \cdot D \quad 2 = \overline{A} \cdot B \cdot C \quad 3 = \overline{B} \cdot \overline{C} \cdot \overline{D} \quad \rightarrow \quad a = \overline{A} \cdot D + \overline{A} \cdot B \cdot C + \overline{B} \cdot \overline{C} \cdot \overline{D}$$

Para la salida b:

Por mintérminos se sabe que:

$$b = [1, 2, 5, 8]$$

AB	D 00	01	11	10	
00	0	1	0	1	
01	0	1	0	0	
11	X	X	X	X	
10	1	X	X	X	

Se obtiene la siguiente ecuación:

$$b = \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D} + A \cdot \overline{B} \cdot \overline{C}$$

Para la salida c:

Por mintérminos se sabe que:

$$c = [1, 2, 5]$$

AB	D 00	01	11	10	
00	0	1	0	1	
01	0	1	X	X	
11	X	X	X	X	
10	0	X	X	X	

Se obtiene la siguiente ecuación:

$$c = \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D}$$

Para la salida d:

Por mintérminos se sabe que:

$$d = [0, 3, 4, 5, 7]$$

AB	D 00	01	11	10	
00	1	0	1	0	
01	1	1	1	0	
11	X	X	X	X	
10	0	X	X	X	


Se obtiene la siguiente ecuación:

$$d = \overline{A} \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot B \cdot D + \overline{A} \cdot C \cdot D$$

Para la salida e y f:

Por mintérminos se sabe que:

$$e = f = [0, 1, 2, 4, 5, 6, 7, 8]$$



Se obtiene la siguiente ecuación:

$$e = f = \overline{B} \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot (\overline{D} + \overline{C} + B)$$

De igual manera se realiza el mismo proceso utilizando los mapas de Karnaugh para e, f, g_1 y g_2 obteniendo las siguientes ecuaciones:

$$g_1 = g_2 = [1, 6, 7, 8]$$
 $g_1 = g_2 = \overline{A} \cdot B \cdot \overline{C} + A \cdot \overline{B} \cdot \overline{C} + \overline{B} \cdot \overline{C} \cdot D$

Ahora se realiza el montaje circuital de cada salida en el software de simulación Proteus:




Figura 2: Diagrama circuital para salida a en Proteus.




Figura 3: Diagrama circuital para salida b en Proteus.




Figura 4: Diagrama circuital para salida c
 en Proteus.




Figura 5: Diagrama circuital para salida d en Proteus.




Figura 6: Diagrama circuital para salida e en Proteus.

De manera similiar seria para las demas salidas utilizando una compuerta AND de cuatro entradas y algunas compuertas NOT, finalmente el circuito total del decodificador es de la siguiente forma:




Figura 7: Diagrama circuital del decodificador en Proteus.

Referencias

- $[1] \ https://hmong.es/wiki/Fourteen-segment_display.$
- $[2] \ https://bookdown.org/alberto_brunete/intro_automatica/mapa-de-karnaugh.html$