Laboratorium 10 Verilog – UART



Instytut Telekomunikacji Multimedialnej

Materiały dydaktyczne przeznaczone są WYŁĄCZNIE dla studentów Wydziału Informatyki i Telekomunikacji Politechniki Poznańskiej

Cele:

- skorzystanie z implementacji UART open-source np. github,
- zrealizowanie samodzielnej implementacji modułu top z użyciem instancji modułu UART,
- sprawdzenie poprawności działania w symulacji,
- synteza na fizyczny układ w laboratorium,
- sprawdzenie poprawności przez połączenie szeregowe z PC.

Ćwiczenie przewidziane jest na 2-3 zajęcia laboratoryjne.

Przebieg projektu:

- Dopisać piny od UART (RXD, TXD CON A lub CON B lewa strona podstawki) do lpf.
- Znaleźć i zapoznać się z istniejącymi implementacjami UART.
- Zweryfikować poprawność działania w symulacji (Nie wymagane, może pomóc).
- Przetestować poprawność działania UART na układzie dostępnym w laboratorium.
- Zmodyfikować projekt z przejściem dla pieszych, dodać instancje UART, dodać reakcje na sygnały przychodzące z UART.
- Dokonać niezbędnych poprawek automatu oraz ewentualnej redukcji stanów.
- Zsyntezować automat na układzie dostępnym w laboratorium oraz sprawdzić poprawność działania.
- Dokonać niezbędnych poprawek i usunąć zauważone błędy.

Uwagi:

- Dostępne sygnały w fizycznym układzie opisane są na płytce PCB. Wejściowy/wyjściowy sygnał z głównego modułu syntezy (TOP.v) powinien być przypisany do nóżki układu w pliku .lpf.
- Dostępne częstotliwości zegarowe to 50MHz oraz 48MHz (PCB_CLK50 nóżka 105 oraz PCB_CLK48 – nóżka 5).

Zawartość raportu:

- Kod modułu,
- Użycie zasobów (LUT i FF),
- Maksymalna częstotliwość pracy estymowana przez Synplify,
- Zaprezentowanie działającej implementacji UART.

