# 2003年全国大学生电子设计竞赛一等奖

# 低频数字式相位测量仪(C题)


# ·北京师范大学 陈 硕 吴 娜 余 吉·

摘要 本系统以51单片机以及可编程逻辑器件为核心,由模拟移相网络、数字式相位测量仪 含测频功能)数字式移相信号发生器三个独立模块组成。相位测量仪的核心为数字鉴相器及高速计数器 频率计采用高精度恒定误差测频法。信号发生器使用直接数字频率合成 DDFS 技术,并使用汉字液晶显示模块,操作界面友好。系统的测量精度及其它指标均达到了设计要求。

## 方案论证与比较

## 1.移相网络 方案比较从略)

题目中要求移相网络输入信号频率为100Hz、1kHz、10kHz,为了在这三个频率点都能产生±45°相移需用3组RC移相网络。我们在图1中的P1点和P2点证证处接入两个双刀双掷继电器根据输入信号的频率控制继电器的组态将相应的那一组RC移相网络接入电路。调节电




位器 R3,可从抽头 P处获得(相对于输入信号)相位连续变化的相移信号 经同相放大后从B'点输出。

# 2.相位测量仪

方案一 将两路输入的正弦信号A和B分别通过电压比较器整形为方波 然后送数字鉴相器 二输入异或门 鉴相 再经过RC电路积分后进行A/D转换。根据相位差与电平成正比的关系 由单片机计算得到相位差值。


方案二 仍然采用异或门鉴相 用两个高速计数器分别记录信号周期和超前时间 从而计算得出相位差。设经过整形后的两路方波信号分别为IN1和IN2 鉴相器的输出信号为PDout。

我们用一个上升沿触发的D触发器判断IN1超前还是滞后IN2。图2为相位测量仪原理图图中IN1接D触发器的时钟,IN2接D触发器的数据端。当IN1正跳变时若IN2为1表明IN1落后于IN2;



若 IN2为0,表明 IN1超前于 IN2。于是该 D触发器的Q端就表明了两路信号的超前/滞后关系。

计数器1的使能信号EN1由 控制电路 产生 EN1与鉴相器的输出信号PDout相与后得到EN2 ,EN2接到计数器2的使能端。两个计数器的计数时钟CLK均为36MHz。当单片机发出"开始测量相位"命令后 控制电路先输出一个清零脉冲,将两个计数器清零。随后 ,IN1的上升沿使得计数器1的使能信号EN1有效(由"控制电路"实现),计数器1开始计数;IN1的下一个上升沿到来时 ,EN1翻转 ,计数器1停止计数;这样就完成了一次测量过程。图3为相位测量仪时序图。计数



器1的计数值N1乘以计数时钟CLK的周期等于IN1的周期(也等于IN2的周期),计数器2的计数值N2乘以时钟周期等于超前时间的二倍(PDout在一个信号周期内的脉冲宽度)。PDout的脉冲宽度与输入信号周期的比值等于IN1与IN2的相位差值(以弧度计),若按角度计算,则相位差PD=N2/N1×180°,PD范围为

- 37 . 电子世界 2004 年 4 期

(0~180°)。PDout等于IN1异或IN2,若IN1与IN2同相,那么PDout将一直为低电平,EN2也为低电平,导致N2=0,这样计算得PD=0°。若IN1与IN2反相(相位相差180°)那么PDout将一直为高电平,N2=N1,计算得PD=180°。这就初步验证了以上公式的正确性。算出PD之后,再根据"超前/滞后"信号,还原出0~360°的相位差。

方案三 事实上 只要能确保计数使能信号EN1的持续时间是输入信号周期的整数倍 那么相位差PD就可利用公式PD=N2/N1×180°计算(EN1的边沿无需与IN1的上跳沿对齐)。方案二对一个信号周期进行计数 这就要求每个信号周期中IN1只能有一个上跳沿。若在一个信号周期中IN1有多个上跳沿 那么EN1的持续时间便不足一个信号周期,测量信号,下一般为正弦信号,的每个过零点处翻转(一般为正弦信号,的每个过零点处翻转(一般为正弦信号,的每个过零点处翻转(上较器在零点电位附近极有可能振荡(因为输入电压位于电压比较器的线性

区)这样得到的IN1在跳变沿 会有许多抖动 使得方案二根 本无法工作。

我们知道迟滞型电压比较器可以很好地消除抖动。然而从迟滞比较器获得的IN1与原输入正弦信号存在相位差就是说IN1的上跳沿滞后于输入

信号的过零点 輸入信号幅度越小 滞后越多。如果两路输入正弦信号幅度基本相等 而两个迟滞比较器的门限又很接近的话 迟滞比较器引入的相位差不会对测量精度造成多大影响。但是 如果两路输入信号的幅度相差较大的话(例如一路信号峰-峰为5V,另一路为0.5V),两路迟滞比较器引入的相位差可能有较

大差值(十余度)这使得相位计的误差 大得难以接受。另外比较器的输入失调 电压也会引入一定的误差。

减小电压比较器引入的相位误差的一个直接办法是对输入信号进行放大,将两路信号放大到幅度大致相等后再送入迟滞型电压比较器。可使用自动增益控制技术》。但是进行信号放大可能引入难以预测的附加相移,使得相位计的精度下降。

为了达到较好的精度 我们想出了 一种使用双电压比较器的波形整理及相 位测量办法。简单地说 我们将两路输入 信号经普通过零比较器整形得到的方波 信号(边沿可能存在抖动)送入异或鉴相 器 并将两路输入信号经过迟滞比较器 得到的方波信号传给控制电路及'超前/ 滞后 '判断电路。电路的工作时序与方案 二基本相同 相位差也用上面求PD的公 式计算得出。这样的好处是 控制电路得 到的方波信号没有抖动 不会产生误动 作。因为使用迟滞比较,计数使能信号 EN1的跳变沿略滞后于信号的过零点。 由于EN1的上跳沿和下跳沿的滞后时间 相同,那么EN1的持续时间恰好为一个 信号周期,可保证测量精度不受影响。异 或鉴相器的输出PDout可能会有抖动 但 由于抖动只在边沿处才有 对其脉冲宽 度受到的影响不大。实测表明。即便两路 输入信号的幅度有较大差异 也不会影 响测量精度。通过测量多个周期后取平 均值 也可减小误差。


方案一在低频段 积分电路输出波动会很大 不能保证题目要求的相位精度。方案二相位测量精度基本不受输入信号频率影响。方案三在方案二的基础上增强了电路的可靠性。方案三采用双电压比较器进行波形整理 利用CPLD实现高速计数 单片机软件执行高精度浮点运算并显示 易于控制 便于实现 能达到题目要求的精度 因此我们选用方案三。

# 3.频率测量方案

方案一 根据频率的定义 即单位时间内周期信号的发生次数 将被测频率信号经脉冲形成电路后加到闸门的一个输入端,只有在闸门开启时 测量信号进入计数器进行计数 闸门关闭时 停止计数。闸门开启时间为Tg 计数值为N,则被测频率f=N/Tg。该方案在低频段的相对误差较大 对于高频信号适合用此方法。

方案二 为克服方案一的缺点 在低频段利用计时直接测周期 取倒数可获得频率 在高频段用方案一。此方案需要确定最佳分测点(使得测频率与测周期两种方法的量化误差相等时的信号频率)这点实现很难 而且电路较为复杂。

方案三 采用高精度恒定误差频率 测量技术,基本原理见图4。计数器1和



计数器2均有使能端和清零端。控制电路产生的门控信号接到D触发器的数据端D,触发器的Q端接两个计数器的使能端。输入信号经过迟滞比较器转换为同频率的方波即被测信号。门控信号是宽度为Tg的脉冲。

当单片机发出"开始测量相位"命令 后 控制电路先输出一个清零脉冲 将两 个计数器清零 随后并将门控信号置为 高电平。这时D触发器的Q端为低电平 , 两个计数器尚未开始计数。被测信号的 上升沿到来时,D触发器翻转,其Q端变 为高电平 同时启动两个计数器。计数器 1和计数器2分别对标准频率方波信号 (频率为fo)和被测信号(频率为fx)同 时计数。自门控信号被置为高电平起 经 过Tg时间 控制电路将门控信号置为低 电平。被测信号的下一个上升沿到来时, 两个计数器同时停止计数。这样一来 两 个计数器的工作时间Tw恰好为被测信号 周期的整数倍。工作时序见图5 图中可 以看出 实际闸门时间Tw与预置闸门时

间Tg并不相等,但差值不超过被测信号的一个周期。设Tw时间内被测信号计数值为N2,标准频率信号的计数值为N1,由fo= N1/Tw和fx= N2/Tw可得到:fx=N2/N1fo 这种方法又称等精度测频法 精度与待测信号的频率无关 无论低频和高频信号 其相对精度均为1/(Tg fo)。因此

增加Tg可提高测量精度。本设计中Tg取 100 ms,fo为10MHz,可以精确测量频率大于10Hz的信号,误差不大于10~5。我们用CPLD来做高速计数器,单片机用软件实现高精度浮点运算并负责显示输出。

比较以上三种方案 方案三实现较容易 同时可做到高精度测量 因此舍弃前两种方案。

#### 4.数字式移相信号发生器

方案一 使用锁相环频率合成实现 信号发生器 频率稳定精确、并且在较大 范围可变 但由于锁相环本身是一个惰 性环节 锁定时间较长 故频率转换时间 较长。而且 由模拟方法合成的正弦波的 参数 幅度和相位都很难控制。

方案二 采用直接数字频率合成器 (DDFS) 定主要由相位累加器、波形表、 D/A输出、低通滤波器四部分组成。采用 这种纯数字化的方法 产生信号的频率 准确、频率分辨率高 输出相位连续 频率、相位和幅度均可实现程控 因此选用 该方案。

AD9833是基于DDFS原理的波形发生器专用芯片,内置正弦波形表(4096项)和10-bit DAC可直接输出正弦波、三角波、方波。AD9833的频率步进为0.11 相位预置精度为0.1 非常适合用在这里。可惜我们没有买到该款芯片,功能相近的AD983x/AD985x系列芯片也不易购得。因此需要我们自制DDFS。


DDFS原理如图6所示,相位累加器在时钟信号MCLK驱动下不断地对相位进行累加 频率控制字Freq决定每次累加的相位增量。每当相位累加器产生一次溢出 就完成DDFS合成信号的一个周期。输出信号波形的频率表示为:fo=Freq x fclk/2<sup>N°</sup> 式中fclk为时钟频

率 N为累加器位数。若频率控制字Freq很小 累加器将一步一步经过每个SINE ROM(正弦波形表)地址;若频率控制字Freq较大 累加器将跳过某些ROM地址。ROM输出的数据经D/A转换 再经低通滤波器滤波

就得到所需的正弦信号波形。为了产生相位测量仪所需的两路正弦信号 我们将相位寄存器的值加上用户预置的相位差值 取其高位10位送入第二块正弦波形表。

我们使用一片 CPLD 实现相位累加 器及周边数字逻辑 单片机依据用户输


- 38 - 电子世界 2004 年 4 期




入算出频率控制字和相移控制字(图中的"相位差")送入CPLD。为了减小输出波形的毛刺 我们在CPLD中增加了同步措施。用两片 EPROM存储波形数据,输出级用两套数模转换和幅度控制模块。

# 电路分析与设计


图7为总体设计框图。



1.移相网络参数确定 相位超前RC网络(图8)。



相位滞后RC网络(图9)。



其中Ua、Ua、Ul 均用相量表示 它们对应的相频特性分别为:


$$\phi_{A}(\omega) = \tan^{-1} \frac{1}{\omega RC}$$
 $\phi_{B}(\omega) = -\tan^{-1} \omega RC$ 

先选出三对容量接近的涤纶电容, 再根据公式由 、C算出电阻值R,计算

结果见表 1。我们串联两个固定电阻以获得所需的阻值。移相网络电压特性如图10所示。

图10表示输入峰-

峰值为1V正弦信号,经过移相网络后,输出电压随相移的变化特性。可以看到调节相移时,电压会随之变化,所以输出电压不宜采用程控D/A调节。本设计采用电位器手动调节。



在图上同时可看到电压值在相移为0时最小约为输入信号电压幅值的41% 因此后级反相放大器 图1右下方 的增益取2.5。

#### 2.相位测量仪

相位测量仪主要由波形整形电路、数字式相位测量电路两部分组成。其中 波形整形电路将输入的正弦信号变为同 频同相的方波信号 送入后级的数字相 位计进行相位测量(同时送入频率计测量信号频率)。本系统波形整形所采用迟滞比较器和普通过零比较器均用LM393搭成。迟滞比较器电路如图11(两通道皆同)。

这里Vref接地 ,Vin接输入信号 输入阻抗大于100k 。改变R1、R2的值 ,可以调整电压翻转门限 ,公式如图11所示。输出信号Vo为方波 ,经施密特反相器74LS14整形后送入CPLD中的鉴相器。

普通过零比较器电路从略。

高速计数器时钟的确定 数字移相信号发生器的频率范围为20Hz~20kHz,相位测量仪的分辨力为0.1°相位差测量范围为(0~180°),因此要求计数器(此处为一片CPLD)的时钟频率至少为fclk=20kHz×1800=36MHz,我们选用36MHz的有源晶体振荡器。受CPLD资源

衣し

輸入信号 频率	相移网络电音值	相位超前 開络 B1(立)	相位滞后 网络 fiz(p)	R1 实际取值 (Ω)	P2 实际取值 (Ω_)	
100Hz	355nF	3738	5382	3.6k+100	5k+360	
1kHz	33.5nF	3961	5703	3.6k+360	5.6k+100	_
10kHz	3.57nF	3717	5352	3.6k+100	5k+360	

限制 相位测量和频率测量功能无法在一片EPM7128S中完成。因此我们使用两片EPM7128S,其中一片做相位计,时钟频率为36.00MHz;另一片做频率计,为便于单片机计算 时钟频率取10.00MHz。为了方便分工制作 相位计和频率计各有自己的配套控制单片机,显示相位差值和频率的液晶板也用了两块。


单片机根据计算PD的公式计算出两路输入信号的相位差 再由'超前/滞后"信号确定显示的内容。当相位超前时 显示相位差为PD ,若相位滞后 ,显示相位差为360 - PD。

#### 3.数字式移相信号发生器

移相信号发生器输出波形的频率为: fo=Freq × fclk/2<sup>M</sup>。因输出级D/A转换器 DAC0800的建立时间为100ns ,那么时钟频率不应大于10MHz。我们将时钟频率 fclk定为8.388608MHz 相位累加器为24-bit 那么频率分辨率 f=fclk/2<sup>M</sup>=0.5Hz,可以做到1Hz的步进。因为输出DAC是8-bit 那么波形表的位数应比DAC的位数多2,即10bit,1024项。这样当输出20kHz的最高频率时,一个周期内采样点数为400,保证了相位差步进为1°。

数模转换 在输出级 我们采用转换速度为100ns的8-bit数模转换芯片 DAC0800 该芯片具有快速的稳定时间,

- 39 . 电子世界 2004 年 4 期




输出波形的频率可达5MHz(按最高转换 频率的一半计算) 完全满足信号发生器 的要求。DAC0800的数据口直接接到SINE ROM (存放正弦波形表的 EPROM)的数 据口 从而将波形表内存储的正弦波数据 转换为模拟量。输出级接一个运放作为电 流/电压转换器 获得双极性电压输出。电 路图见图12,图中R2和R3为0.5%精度 的电阻 ,Vref=5.12V ,由TL431提供。

DAC0832 输入的 数字量,从而实 现步进为0.1/峰 - 峰值的幅度调 整(实际可做到 步距0.02V)。电 路见图13。

#### 4.键盘控制和液晶显示

键盘模块 4×6个按键 其中四个 按键控制通道的输出电压峰峰值 加减



1V、加减0.1V);四个按键控制通道B的 输出电压峰峰值:0~9共10个数字键用作 输入频率;四个按键控制通道A超前通道 B的相位值 加减10°、加减1°),另有 两个功能键。 液晶显示 相位测量仪LCD显示

> 变化。 数字式移相信号发生器的指标:频 率范围为10~30 000Hz; 频率步进为 表 2 相位测量仪 物字寫相信号发生器 绝对误差 補疾 预置相位差值 实制相位关值 (度) 通道 A ( V ) 1 通道 B ( V ) (摩) (度) 178.9 178 0.9 1.0 5.0

拓走 (Hz) 20 68.3 2.3 4.5 68 0.33.3 2.8 256 256.0 0.0 4.5 1.2 356 650 4.0 2.1 164 163.5 0.5 1ķ 3.9 4.3 268 268.2 0.2 6k 1.0 5.0 85.7 84 1.7 134.4 12k 2.0 3.0 134 0.4 20k 1.0 176 174.4 5.0 1.6

vaa CS WRI ILE XFER nro 0832 Vrof REB TOUTH 单片机 LOUT2 幅度控制 017 LF356 10 GND DAC08321 CN 图 13

幅度控制 使用转换时间1 µ s的 DAC0832 实现。利用 DAC0832 内部的电 阻分压网络,将 DAC0800 的输出作为 DAC0832 的基准电压。由单片机控制 0.0~359.9。频率计LCD显示输入信号 的频率(以赫兹计),有5位有效数字。移 相数字信号发生器LCD显示:

> 频率:100Hz 相位差: 152° 通道A:4.5 V 通道B: 3.6

1Hz 输出频率可预置;输出的两路正弦 信号峰-峰值可分别在0.1~5V范围内变 化;相位差预置范围为0~359° 步进 为1°。相位差的设置独立于频率;采用 汉字液晶显示,人机界面友好。

系统软件设计

述。51单片机程序用C51编写 主要功能

是控制相位测量仪、频率计的操作 处理

用户的键盘输入 控制液晶显示 控制移

相信号发生器的输出频率、幅度和相位

系统测试及结果分析

~ 20kHz; 频率计测量范围为10.000Hz ~

999.999kHz 5位有效数字 误差<±1字;

输入阻抗 100k ; 两路输入信号峰-峰

值可分别在 0.3~5V范围内变化;相位测 量分辨率为0.1° 绝对误差 2°。

分别为100Hz、1kHz、10kHz时,连续相

移范围可达到-50°~50°;输出的两路

信号峰-峰值可分别在 0.1 ~ 5V范围内

移相网络的指标:在输入信号频率

自制相位测量仪 结果如表2。

使用自制数字移相信号发生器校验

相位测量仪的指标:频率范围为20Hz

CPLD的内部逻辑用Verilog语言描

专家点评 该作品是全国专家组抽 测的作品之一 测试性能全面达到设计 要求,界面友好,操作方便。方案中采 用双比较器较好地解决了鉴相精度和控 制稳定的矛盾 是本文的特点。报告的 不足之处有两点:(1)测试数据不全。用

自制的相位信号发生器校正自制的相位 测量仪是不严谨的 应有一台标准仪器 的测量数据作为参考。(2)报告不够完 整。软件的流程图和整机的电原理图是 报告的重要部分 不宜缺少。

40 电子世界 2004 年 4 期



点评专家 朱 茂镒 北京信息工 程学院研究员, 2003年全国电子 设计竞赛专家组 成员。