2003全国大学生电子设计竞赛全国一等奖

简易逻辑分析仪 (D题)

? 国防科大电子科学与工程学院 咸德勇 张 建 喻小烷

?辅导老师 : 卢启中 陆 珉 关永峰

摘要 本系统以 MCS-系列单片机 AT89做头机交互的核心, 用XILI公司的 FPGA-XC2作为控制和数据处理的核心,能够同时对8路任意逻辑电平的数字信号进行采集、 存储和显示,并具有响应单级触发字和任意两通道的三级触发字 等触发条件的功能。本系统还具有比较深的存储深度和分页显示功能 ;具有多级的采样速率,适用于序列时钟频率在100kHz以下的各种逻辑电平的数字信号 ;准确显示触发点位置和时间标志线。

方案比较

1.数字信号发生器方案比较与选择 方案一数字信号发生器可采用通用的数字IC和555电路来实现用触发器、移位寄存器等来产生信号序列,555电路产生时钟频率,同时利用机械式开关对信号发生器进行预置。但是这种方案的硬件电路庞杂,而且由555产生的时

方案二 充分利用可编程逻辑器件

钟频率稳定度比较低 , 而且多级的机械

式开关也使操作变得繁琐。

的强大的可编程能力,用 VHD語言编程,很容易实现一个时钟频率为100Hz、重复输出、能产生8路可预置的循环移位逻辑信号序列的数字信号发生器。 这种方案不仅实现起来简单, 而且可以充分发挥FPGA强大的并行处理能力,做到了资源的合理分配和利用, 因此我们选择了这种方案。

2.逻辑分析仪的方案设计与论证 方案一 双M C 方式。即由两片 M C S - 系列单片机、 比较器、 D / A 转换 器及存储器等组成系统。 一片单片机作 为主MCU完成人机交互及控制 ;另一片单片机作为从MCU,实现信号的采集和后级显示输出。 其优点在于系统规模较小,但缺乏灵活性。

方案二 利用 F P G A 及其中嵌入的微处理器进行整个系统的设计, 这种方案给软件设计带来了极大的方便, 也符合目前电子领域的流行趋势, 但这种方案对系统外围的硬件要求很高。 我们没有选用这种方案是考虑到题目中要求的采样频率只有 1 0 0 H这样做不能充分发挥 F P G A 的特点及优势从而造成系统的性

用同步电路,这是因为同步电路信号的变化都发生在时钟沿,只要毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间,就不会对系统造成危害。 由于毛刺很短,多为几纳秒,基本上都不可能满足数据的建立和保持时间。 因此如果在输出信号的保持时间内对其进行 "采样"就可以消除毛刺信号的影响。





图 4

例如对图 1 中的电路 , 我们做出如 图 4所示的改进 , 在输出信号的保持时间内 , 用一定宽度的高电平脉冲与输出信号做逻辑 " 与 "运算 ,由此获取输出信号的电平值。 图 4 中从输入引脚 " S A M P 引入采样脉冲信号。 从图 5的仿真波形上可以看出 , 毛刺信号出现在 " T E S 引脚上 , 而 " O U T引脚上的毛刺已被消除了。

4 待信号稳定之后进行取样

由于冒险出现在变量发生变化的时刻, 如果待信号稳定之后加入取样脉冲, 那么就只有在取样脉冲作用期间输出的信号




才能有效,这样可以避免产生的毛刺影响输出波形。

5 输出端增加输出电容

增加输出滤波, 在输出端接上小电容 C 可以滤除毛刺, 如图 6所示。但输出波形的前后沿将变坏, 在对波形要求较严格时,应再加整形电路, 该方法不宜在中间级使用。

6 调整电路延迟

因为毛刺最终是由于延迟造成的 , 所以可以 找出产生延迟的支路。 对于相对延迟小的支路 , 加上毛刺宽度的延迟可以消除毛刺 , 但有时随着 负载增加 , 毛刺会继续出现 , 因而这种方法也是



有局限性的,而且采用延迟线的方法产生延迟更会由于环境温度的变化而使系统变不可靠。

在电路设计中综合使用以上几种方法将可以将毛刺出现的几率减到最小 , 大大加强系统的稳定性。

价比降低,系统的实用性受到限制。

方案三 利用单片机的智能化来做按键处理, 液 晶显示的人机交互平台, 同时利用 F P G A 稳定地显示所采集到的 8 路信号,即进行 强大的逻辑处理功能作为控制处理核心, 既有简化的系统设计, 又能够实现很多 的附加功能,并具有很强的扩展性。

通过以上的分析 , 综合了实现的难 易程度、 系统的稳定度、 系统的可扩展 性、性价比和实用性这几个方面的考虑, 我们选择了方案三。

3 系统设计方案

在整个系统的设计中, 我们充分利 用了现场可编程门阵列 (FPG 和单片 机各自的优点。 XILINX公司的XC2S1以0100E0Hz的频率刷新显示以感觉到屏 速度快、资源丰富,我们把所有的数字控 制部分和处理部分通过 F P G A 来实现,大 大提高了系统的可靠性, 简化了硬件电 路。单片机控制功能强 , 我们把所有的控 制键都放到单片机最小系统的键盘上, 并利用液晶屏幕显示当前工作状态。 其 它部分作为外围电路, 支持系统完成各 项功能。整个系统结构紧凑、 性能可靠。 图 1为系统的整体框图。

1 19 12.54




图 1

理论分析与计算

1 存储深度的实现方法

一共有8个通道,因此在示波器上满屏显 示 8 路信号需要 2 0 字节的存储空间 ; 考 虑到题目发挥部分所要求波形可以水平 移动即触发位置可调 , 故需要存储触发 前和触发后共40个字节的数据, 再考虑 到要求加深存储深度, 实现分页显示的 功能时,故存储容量至少为80个字节,来 实现双页显示。

显示输出方法 题目中要求用模拟 示波器作为简易逻辑分析仪的显示器件, 我们把模拟示波器调在 X-Y工作方式。 然后分别在X轴和Y轴加上扫描信号和

采样信号,从而完成在模拟示波器上显 把单片机和 F P G A 相结合 , 示出 &路信号波形。 具体实现方法如下 :

> (1)为了能够在模拟示波器上清晰 多踪显示,我们采用了逐帧扫描的方法 来实现,即逐次显示8路信号波形、触发 位置、时间标志线等内容 , 因此我们设计 按一屏10帧来扫描显示。假设扫描一屏 的时间为工,要清晰、稳定地显示上述信 息,主要是利用人眼的视觉暂留效果, 人 眼的视觉暂留时间一般为1/12~1/16s, 我们这里取 0 . 1 则。T < 0 . 刷新频率(即 显示一屏的频率) 应满足 f > 10 H z。

通过具体的实验模拟 , 我们发现当 幕不停地闪烁 , 显示不清晰 ; 为了达到一 个良好的效果 , 并根据我们的硬件支持 条件,我们设定刷新频率为200Hz。则X 轴的扫描频率: F = 10 x f = 2同时, 为。 了保证在示波器上有连续清晰的显示效 果,我们选择了每一bit数据由X轴的10 个点来扫描,又由于每一帧的波形由 20bit的数据组**城**每一帧由200个点扫 描。因此在 X 轴 D / A 的选择上,至少需要 8位的D/周时由于向D/A发送数据的 择了速度和精度都比较合适的 DAC0832。

(2要在模拟示波器上同时显示8 路信号波形 , 就必须对 8 路输出信号进 行处理。 为了能将 8 路信号清楚地分开 显示在示波器上 , 我们采用的是每两路 信号之间用一级进行隔离。 这样从示波 器屏的底部显示到顶部至少需要分成 1 5 级。这是利用DAC0832来完成的其具 体方法是利用DAC0832的高四位数据端 作为地址位把示波器屏分成 1 6 级 , 其中 偶数级用于显示信号, 奇数级仅用于隔 题目要求每通道的存储深度为20bit,离相邻信号;低四位则作为逻辑信号的 输入,在示波器上显示为高和低。

> 2 三级逻辑状态触发功能实现方法 在做三级逻辑状态分析触发功能时, 我们利用状态机做了一个三级的两位序 列检测,即假设要检测的三级逻辑序列。 分别为 L0L1L2例如 L0=00 1=11, 除 D/A输出中所产生的毛刺。 通过对实 L2= 1輸入信号用Din表示 ,状态机流 程图如图 2所示。

硬件电路设计

系统整体电路 设计图见本刊网站 。 各单元的电路如下 :



1 输入电路

输入电路主要是由电压比较器和 DAC0組成2 其中利用 DAC0832内部 的电阻分压网络来产生一个可调的门限 电压 , 为保证DAC0832的输出精度其 基准电压为2.5 其输出为单极性输出, 输出电压范围为 - 2 . 5 ~ 0 为产生题目 所要求的 0 . 2 5 ~ 4 V 范围内按 1 6 级变化的 门限电压,后级又加了一个反相比例放 大器,把电压调节到0~4.5燃后通过 单片机控制 DACO 許建21 級门限电 压。比较器的V-端接门限电压作为阀值 来保证各种输入信号的逻辑电平能够正 确地进入我们所设计的简易逻辑分析仪。 在比较器的选择中, 我们选用集成度较 频率为200×2 kHz = 故我们选Hz, 高的4路比较器LM33利用两片LM339 即可组成 8 路输入电路。 图 3为门限电压 控制电路。


2 数字信号输出电路

我们已经把数字信号发生器设计在 F P G A 内**熱**输出要加在逻辑分析仪的 输入端,为了区分数字信号发生器的输 出端和逻辑分析仪的输入端, 我们在电 路板上把这两部分分别设计在电路板的 两端以示区别 , 然后使用了 8 根连接线 , 使这两部分可以很方便地连接。

3显示输出电路


由 D / 铸换器 DAC 0 构成的 X轴 扫描电路如图 3 所示。由 F P G 控制 DACO 新生一个频率为 2 k H的摇齿 波作为 X 轴的扫描信号。 但是这样输出 的锯齿波毛刺比较多, 会对扫描的稳定 度产生比较大的影响。 我们在DAC0832 的输出处加入了一级阻容滤波网络, 际波形的观察 ,发现通过滤波处理后 , 可 以大幅度提高扫描信号的稳定度, 可以保证Y轴信号更为清晰地显示在示 波器屏上, 图4为X轴扫描电路。

> 4 单片机最小系统的控制电路 单片机最小系统包含键盘、 LED显



示、点阵式 L C显示、 E E P R等。M为提供一个友好、智能的人机界面, 我们采用图形点阵式 L C D作为显示界面,可以实现全程菜单式中文界面显示, 并能够准确地显示当前的系统工作状态。 同时考虑到系统设计上的方便简洁, 还使用 8 位 L E D专门显示时间标志线处各路信号的逻辑电平。

同时设置 1 6 个按键作为用户输入命令的装置,具体的的键表见 表 1。




软件设计

软件设计主要是利用模块化设计, 总体上分为两个大的模块 : F P G A 部分的 ... 处理与控制模块及单片机部分的人机交 互与通信模块, 这样设计大大方便了系 统调测、程序修改。

1 . F P 部分

整个数字系统的核心控制在 F P G A 内部实现,在处理采样和输出中我们应用了

实时采样结合显存输出的方法,即数据采集模块实时对外部信号进行,并将采样值存入该模块内部的RAM中,当满足触发信号时,将数据送往显存中,用后级的显示模块单独控制显存向外部的DA输出。这种结构不仅可以方便实现题目中所有的要求,而且具有很强的扩展性,如提高系统的采样速率、对波形数据实行分页管理、实现3路信号的逻辑反演等等。FPGA的内部框图和各个模块见图5。



Telegraphy stress | William

图 5

(1)时钟模块 在这个模块中, 将 F P G A 的系统时钟进行分频 得到各个模块所需要的工作时钟, 从而方便地实现系统的模块化设计。

(2 数字信号发生器模块 应用一个可预置的移位寄存器来做这个数字信号发生器,不仅可以产生8路可预置的循环移位逻辑信号序列,而且结构简单,可以方便地预置移位控制字。

(3触发模块 用户可以设定的触发方式共有字触发、 三级逻辑分析触发和 单次触发三种。

字触发:在这种触发模式中, 先要设计单级触发字, 当被测信号电平与触发字所设置的逻辑的状态相同时, 此模块向采样模块发出一个触发信号。

但是有很多情况触发条件是不确定的,因此我们设置了单次触发功能。 当用户进行一次单次触发设置时, 系统便对信号进行一次采集、 存储和显示。

(4 采样模块 该模块一直对外部的被测信号进行采样, 并将采样值循环地存入此模块中的80字节的RAM中,当触发信号到来时, 再继续采样40个点以保证RAM中存放着触发前后各40个点的采样数据, 然后将此RAM里的80个点的数据全部写入显存。 同时,将触发信号到来时RAM的地址送往显存模块。 这样就可以方便地对触发前后的各40个点的采样值进行寻址并显示。

(5 显存模块 该模块负责将显存中的采样值输出到外部的 D A 中, 因为在示波器中只显示了被测信号的 2 0 个采样值,而显存中存储了触发前后共 8 0 个采样值,所以可以根据用户的各种设定从显存中选择出目前的工作区进行处理并输出,这样就可以方便地实现分页显示、触发位置可调及显示可移动的时间标志线等功能。

2 单片机程序设计

软件主要由两个模块构成 :第一个模块为键盘处理模块, 通过产生的各种状态信息,向FPGA发送各种控制字,通知当前的工作模式, 同时可以控制输入


端的门限电压 ;第二个模块为显示处理模块,通过 L C D显示当前的操作命令,通过 L E D显示当前光标处所对应的各路信号的逻辑电压。 单片机程序流程图如 图 6 所示。

波形和液晶屏显示是否相符合。

测试结果与分析

门限电压的测试结果见 表 2。根据题目要求 , 我们把信号发生器的





该软件可实现 :(1 采集光标处各 路信号的逻辑电平, 并用 L E D进行显示, 显示刷新一次为500m \$ 2 驱动液晶完 成菜单式中文界面显示, 实时显示当前 的工作状态信息 ;(3)通过键盘输入,可 任意设置数字信号发生器的循环序列的 设置逻辑分析仪的工作状态, 包括三种 触发方式 (5)可设置逻辑分析仪的时间 标注线的位置, 也可以设置触发点位置; (6)可设置逻辑分析仪显示触发前或触 发后的逻辑状态数字, 以及显示第一页 还是第二页的逻辑状态字 :(7)控制逻辑 分析仪设置 1 6 级的逻辑信号门限电压, 以适应各种输入信号的逻辑电平。

测试仪器与测试方法

测试方法:用实验室的逻辑分析仪测试数字信号发生器,观察数字信号发生器的输出是否与题目要求一致;用示波器测试逻辑分析仪的功能 (1显示8路清晰、稳定的信号波形。(2)显示触发点位置并可以调节触发点位置。(3)显示可移动的时间标志线;观测示波器的信号

专家点评 :作品以FPGA 实现数字

信号的采集、存储和显示输出,以单片机系统实现人机接口和控制功能。 功能分配合理,设计方案利于提高采集速率。 作品表明,参赛同学已掌握了 FP (和)单片机软硬件的基本设计技能, 对多级状态触发的功能理解正确, 并掌握了在阴极射线显示器上显示多踪信号的方法。

论文的分析和理论基本上是正确

点评专家:赵 振纲,北京邮电大 学教授,全国大学 生电子设计竞赛专 家组专家。

