基于 FPGA 的 DSP 与 PC 机通讯设计

Design of Communication between DSP and PC based On FPGA

南京航空航天大学机电学院 杨雪峰

Yang Xuefeng

摘 要:本文介绍一种基于 FPGA (现场可编程门阵列)的 DSP 与 PC 机通讯的设计。FPGA 作为 核心器件,完成 PCI 协议、双端口 RAM 等功能。这样,DSP 与 PC 机的数据通讯均在 FPGA 内部实 现,不仅大大简化硬件电路,也使通讯性能更稳定、抗干扰能力更强。

关键词: PCI协议 FPGA PC DSP 双端口RAM 数据通讯

Abstract: This paper introduces a design of Communication Between DSP and PC Based On FPGA. As a kernel component, the FPGA accomplishes the PCI protocol, dual port RAM etc. Data communication between DSP and PC is integrated in a chip of FPGA, which simplifies the hardware circuit, improves the stability and enhances the anti-interference.

Key words: PCI protocol FPGA DSP PC Dual Port RAM Data Communication [中图分类号] TP393 [文献标识码] B 文章编号 1606-5123 (2009) 04-0081-03

1 引言

随着微电子技术和计算机技术的 发展,DSP的数值运算能力逐渐强 大,但是它在事件处理方面仍显得有 些不足,其软件资源更没有PC机丰 富,这些因素在某些程度上限制了 DSP的应用。为了充分发挥DSP的数 值处理能力,又具备良好的人机接口 和丰富软件资源,在许多系统实际应 用系统中, 一般都采用了PC机和DSP 的主从式结构。PC机作为主机完成对 DSP的控制,数据处理结果的显示以 及人机对话,而大量的数据处理运算 则交给DSP来完成。因此实现DSP与 PC机可靠通信成为一个重要的问题, 并且具有较高的实际应用价值。

为此,本文以现场可编程门阵列

FPGA为核心,通过软件编程实现PCI 协议, 双端口RAM, 完成PC机与 DSP的数据通讯等功能,显著减少了 器件、节省了硬件布线空间,降低了 成本,并且数据通讯的性能更稳定、 抗干扰能力更强。

总体设计

根据对DSP与PC机的数据通讯的 功能需求分析,拟定了硬件总体设计 框图,如图1所示。实线框内为设计的 内部电路,它由核心器件FPGA和一些 必要的外围电路组成。其中, FPGA采 用Altera公司的Cyclone系列FPGA—— EP1C6Q240C8, 其工作电压为3.3V, 内核电压1.5V,采用0.13um工艺制 造,内部有锁相环、RAM块,逻辑容





图 1 硬件总体设计框图

量有5980个逻辑单元, 支持多种I/O标 准和低成本串行配置器件, 可很好地 满足本设计的应用需求。

功能模块的 FPGA 内部实现

本设计的主要功能完全由FPGA

«PLC&FA» 81






图 2 PCI 模块框图

图 3 存储器空间写访问时序仿真图

图 4 双端口 RAM 模块图

通过内部逻辑编程实现。每个功能模块在下面会分别介绍 其实现方法。

3.1 PCI 总线目标设备接口控制器设计

PCI总线接口控制器分为主设备和目标设备两类。如果某设备取得了总线控制权,就称其为主设备;而被主设备选中以进行通信的设备称为目标设备。本文设计的PCI总线接口控制器是目标设备控制器。其符合2.2版PCI技术规范,时钟频率为33MHz,用户数据总线宽度为32位,提供奇偶校验生成,实现PCI配置空间64字节头标区寄存器,支持单周期和猝发式读写,支持0型配置空间访问、I/O空间读写、存储器空间读写等PCI总线命令。该设计按照"自顶向下"的方法,首先将PCI总线接口控制器按功能分为有限状态机模块、奇偶校验模块、配置模块、基地址检查模块、锁存模块、奇偶校验模块、配置模块、基地址检查模块、锁存模块、重试计数模块等6个子模块,再分别对各模块进行设计和调试,最后进行顶层模块的综合调试。图2是在FPGA内部实现的PCI模块框图。

模块设计完成后,利用ModelSim软件进行了PCI总线接口时序仿真。仿真结果表明各模块设计均符合PCI协议要求,可以正常工作。以存储器空间写访问时序为例,向存储器地址空间200000f0中写数据的时序仿真图如图3所示。当FRAME#为低电平时,PCI_ADD总线给出访问地址,PCI_C/BE#给出0111的存储器空间写命令。当IRDY#和TRDY#同时为低电平时,DATA_WRITE#信号有效,将数据babacaca写入存储器空间。

3.2 双端口 RAM 模块设计

由于PCI总线是在33MHz时钟控制下的32位同步总线,而DSP数据总线为16位异步总线,所以PCI总线与DSP之间的通信需要进行字长和时序上的转换。因而,采用双端口RAM实现PCI总线与DSP通信。

在Altera的开发工具Quartus II中,有一些基本宏功能可供用户选用。这些基本宏功能都是针对其实现的目标器件进行优化过的模块,用户使用起来非常方便,参数设置简单,只通过图形界面操作即可,而且不易出错。本设计利用此宏功能设计双端口RAM模块,其如图4所示。

由于双端口RAM提供了两个完全独立的端口,每个端口都有相对独立的地址、数据和控制信号,对于双端口RAM两边的器件而言,它与一般RAM并无大的区别,只有在两边同时读写同一地址单元时,会发生争用现象,但可以采用适当的通信规则加以避免。本设计采用中断防冲突方式解决两端CPU对同一RAM单元的争用问题,以保证PCI总线与DSP之间数据传输的实时性和正确性。中断防冲突方式原理是双端口RAM中最底地址的两个存储单元可以作为信箱使用,左右两端可以对它们进行操作,给出中断信号INTL和INTR。具体工作过程是:当右端口向左端口信箱进行写操作时,左端口的INTL输出低电平,向左CPU申请中断。当左CPU读左端口信箱单元时,清除此中断标志(当左端口向右端口信箱进行写操作时亦同)。

DSP端的中断产生的VHDL程序如下:

library ieee;

use ieee.std_logic_1164.all;

entity int_dsp is

port(reset,pci_wr,dsp_xrd,pci_cs,dsp_cs:in std_logic;

dsp_addr:in std_logic_vector(10 downto 0);

pci_addr:in std_logic_vector(11 downto 0);

dsp_int:out std_logic);

end int_dsp;

architecture rtl of int_dsp is

begin

process(reset,pci_wr,pci_addr, dsp_xrd,dsp_addr,pci_cs,
dsp_cs)

begin

 $if(reset='0'or(dsp_cs='0'and\ dsp_xrd='0'and\ dsp_addr="00000000000"))$

then dsp_int<='1';

elsif(pci_wr'event and pci_wr='0') then

if(pci_cs='0'and pci_addr="000000000000")

then dsp_int<='0';

end if; end if; end process; end;

(下转第89页)



图 3 DX80 无线传感器节点模拟图

- (2) 无线工业级I/O系统, 3路热电 偶输入。
- (3) 网关与节点为双向数据传输,包括数据传输的应答。
 - (4) 坚固的外壳,防护等级为IP67。
 - (5) 即插即用。
 - (6) 内建信号强度指示。
- (7) 内置或外置天线可选,天线种 类繁多。
 - (8) 3.2km超远通讯距离。

3.2 解决方案

针对上述的应用难点,邦纳公司 提出了无线传送测温数据的解决方 案,推出一款无线测温节点。据有关 机构统计,使用无线传感器和使用有 线传感器相比,在应用条件和输出结 果相同的情况下,总体的应用成本后 者将是前者的3倍。因为有线不可能 免布线这些常规操作,而无线的传感 器将更为自由、方便地使用。相信, 随着应用理念的提升,更具性价比和 实用性的无线传感器将会被越来越多 的国内企业所接受。




图 4 DX80 节点和热电偶连接

该工业无线网络产品DX80节点可以减少了布线所带来的成本,解决了回转窑温度探测装置布线障碍(高空作业)及在室外工作的限制,并且可长期处于免维护的工作状态,给用户的成本和维护带来了便利。该节点可以连接各种类型的热电偶,通过DX81电池盒供电,最长工作时间可达3年。防护等级为IP67,适合室外安装使用,如图3所示。

邦纳公司推出的无线测温节点采 用无线跳频扩频技术,能够很好地应 对现场的干扰和对测温装置的特殊应 用需求。

实际运用过程中,物料从窑尾(简体的高端)进入窑内煅烧。由于简体的倾斜和缓慢的回转作用,物料既沿圆周方向翻滚又沿轴向(从高端向低端)移动,继续完成分解和烧成的工艺过程,最后,生成熟料经窑头罩进入冷却机冷却。窑外装有测温热电偶和邦纳DX80无线测温节点(图4、图5所示),当物料在窑内进行煅烧的




图 5 DX80 无线测温节点

时候,通过热电偶实时的采集窑内的 温度信息,再由DX80无线测温节点 将采集的信息发送到中控室的接收 端,控制室根据这些信息来调节窑内 温度的高低。

4 结束语

邦纳无线网络系统在实际中的应用中,适用于各种已有的传感器安装,减少了布线距离增加的成本,解决了现场布线障碍(回转窑、高架桥路、桥梁、河流·····)及生产中断或是在室外工作的限制,并且解决了需要耗时耗力的布线及现场的环境如灰尘等问题。该产品可以应用到许多行业及自动化领域的多种信号输入输出而无需布线的场合。DX70/80无线网络系统的出现,将为国内传感器市场带来更为广泛、高效的产品应用。

参考文献 (略)

(上接第82页)

4 结束语

本文介绍了一种基于FPGA基于FPGA的DSP与PC机通讯设计的方法。较好的实现了两者之间的通讯功能,并且降低经济成本,硬件结构十分简洁,可靠性高,抗干扰能力强,而且与主机接口符合PCI的总线标准。

作者简介

杨雪峰(1984-) 男 在读硕士, 研究方向: 机电控制及自动化。

参考文献

- [1] 杨恒. FPGA/CPLD最新实用技术指南 [M]. 北京:清华大学出版社,2005.
- [2] 李贵山,陈金鹏. PCI局部总线及其应用.

西安:西安电子科技大学出版社,2003.

- [3] 吴继华,王诚. Altera FPGA/CPLD设计. 北京:人民邮电出版社,2005.
- [4] 徐志军,徐光辉. CPLD?F PGA 的开发与应用[M]. 北京:电子工业出版社, 2002.
- [5] PCI Local Bus Specification. PCl Special Interest Group, 2001.