
作业 3: (2025.3.11 上交)

1. 设计一个码变换电路,将二-十进制(BCD码)转化成余 3 码。要求采用与门、或门和反相器实现,约束条件:所有门的输入端不超过两个。列出卡诺图、逻辑表达式,画出电路图。

2. 设计一个 4 输入优先编码器, 其输入如表 2.1 所示, 其中 D0 的优先级最低, D3 的 优先级最高。X 表示无关条件, V 表示有效位指示符。

输入				输出		
D_0	D_1	D_2	D_3	X	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

3. 画出 4 片 8-3 优先编码器 74LS148 组成 32-5 线的优先编码器的逻辑图,允许附加必要的门电路。采用 74LS148 的逻辑图。



- 4. 设计代码转换电路,输入为 3 位格雷码,输出为二进制码。要求用一个 8 线-3 线优先级编码器 74LS148 和一个 3 线-8 线译码器 74LS138,不采用其它器件。
- 5. 用一个8选1数据选择器和一个反相器实现布尔函数(A、B、C分别对应 A2、A1、A0 输入端口)。

$$F(A, B, C, D) = \sum m(1, 3, 4, 10, 12, 13, 14, 15)$$

6. 用一个 8 选 1 数据选择器设计一个函数发生器电路(S0、S1、A分别对应 A2、A1、A0 输入端口), 电路功能表如下所示。

= 11.7.11= 1.00.1						
S1	S0	Y				
0	0	$A \bullet B$				
0	1	A + B				
1	0	$A \oplus B$				
1	1	\overline{A}				

7. 用一个 3 线-8 线译码器和门电路设计下列逻辑函数 (A、B、C 分别对应 A2、A1、A0 输入端口)。

数字系统设计 2025 淅大数≥◎

$$Y_{1} = AB + A\overline{C}$$

$$Y_{2} = \overline{\overline{A}B + BD} \bullet BC + \overline{A}B + B\overline{C}$$

- 8. 设计一个四比特位 8421BCD 码乘以 5 的电路,要求输出也为 8421BCD 码,写出设计过程,画出电路。
- 1)用 4 线-16 线译码器及门电路实现此电路(只画出十位的 BCD 码电路即可)。
- 2)不用任何器件设计此电路,请写出设计过程,画出电路。