
组合逻辑3 Combinational Logic III

刘鹏

liupeng@zju.edu.cn

浙江大学信息与电子工程学院



复习


- □ 选择器Multiplexer
- □加法器Adder
- □ 比较器Comparator

本节内容

- □采用模块组件实现组合电路
- □显示译码器
- □竞争和冒险


数据选择器 (Multiplexers)

- □ 数据选择器是从多路输入线中选择其中的一路 到输出线的一种组合电 路。
- □ 二选一数据选择器:
 - 数据输入线D₀-D₁
 - 选择线A₀
 - 输出线Y
- □电路图
- □ 表达式: Y=A₀'D₀+A₀D₁



4选1选择器

□四选一数据选择器逻辑图 □功能表




D0

D1

D2

D3

数据选择器 (Data Selectors)



- □选择器功能框图
- □ 输入选择信号 Select决定输入传 输到输出Z

半加器 (Half Adder, HA)

半加器,不考虑来自低位的进位,将两个1位的二进制数相加我们指定符号S (sum) and CO (carry)为输出,输入为A和B

真值表

$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$S = A \oplus B$ 一个异或门和一	出	加出	输	λ	输
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	CO = AB	20	CO	S	В	Α
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$)	0	0	0	0
	$A \longrightarrow S$ $A \longrightarrow \Sigma$)	0	1	1	0
1 1 0 1 CO)	0	1	0	1
	CO		1	0	1	1

全加器 (Full Adder, FA)

将两个1位二进制数A,B及来自低位的进位CI相加

4	俞	入	输	出	S = (A'B'CI' + A'BCI + AB'CI + ABCI')'
A	В	CI	S	CO	CO = (A'B' + B'CI' + A'CI')'
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	CI \longrightarrow CO
1	0	0	1	0	
1	0	1	0	1	$A \longrightarrow \Sigma$ $B \longrightarrow S$
1	1	0	0	1	CI CI CO CO
1	1	1	1	1	
					(b)
					74HC183


用加法器设计组合电路

□ 基本原理:

若能生成函数可变换成输入变量与输入变量相加若能生成函数可变换成输入变量与常量相加

例:将BCD的8421码转换为余3码

$$Y_3 Y_2 Y_1 Y_0 = DCBA + 0011$$



	输	入			输	出	1
D	С	В	Α	Y ₃	Y ₂	Y ₁	Y ₀
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0


数值比较器

- □用来比较两个二进制数的数值大小

一、1位数值比较器 A.B比较有三种可能结果

*
$$A > B(A = 1, B = 0)$$
 $\mathbb{N} AB' = 1, \therefore Y_{(A>B)} = AB'$

*
$$A < B(A = 0, B = 1) \text{MJ} A'B = 1, : Y_{(A < B)} = A'B$$



多位数值比较器


原理:从高位比起,只有高位相等,才比较下一位


比较
$$A_3A_2A_1A_0$$
和 $B_3B_2B_1B_0$

$$Y_{(A < B)} = A_3' B_3 + (A_3 \oplus B_3)' A_2' B_2 + (A_3 \oplus B_3)' (A_2 \oplus B_2)' A_1' B_1$$
$$+ (A_3 \oplus B_3)' (A_2 \oplus B_2)' (A_1 \oplus B_1)' A_0' B_0$$

$$\boldsymbol{Y}_{(A=\boldsymbol{B})} = (\boldsymbol{A}_3 \oplus \boldsymbol{B}_3)'(\boldsymbol{A}_2 \oplus \boldsymbol{B}_2)'(\boldsymbol{A}_1 \oplus \boldsymbol{B}_1)'(\boldsymbol{A}_0 \oplus \boldsymbol{B}_0)'$$


$$Y_{(A>B)} = (Y_{(A$$





4位比较器的功能表74HC85


	COMPARI	NG INPUTS		CAS	CADING IN	PUTS		OUTPUTS	
A ₃ , B ₃	A ₂ , B ₂	A ₁ , B ₁	A ₀ , B ₀	I _{A>B}	I _{A<b< sub=""></b<>}	I _{A=B}	Q _{A>B}	Q _{A<b< sub=""></b<>}	Q _{A=B}
A ₃ >B ₃	X	X	X	X	Х	X	Н	L	L
A ₃ <b<sub>3</b<sub>	X	X	X	X	X	X	L	Н	L
A ₃ =B ₃	A ₂ >B ₂	X	X	X	X	X	Н	L	L
A ₃ =B ₃	$A_2 < B_2$	X	X	×	X	X	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ >B ₁	X	×	×	×	Н	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ <b<sub>1</b<sub>	X	X	X	X	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	$A_0 > B_0$	X	X	X	Н	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ <b<sub>0</b<sub>	×	X	X	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Н	L	L	Н	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	$A_0 = B_0$	L	Н	L	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	L	L	Н	L	L	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Х	Х	Н	L	L	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	$A_0 = B_0$	Н	Н	L	L	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	L	L	L	Н	Н	L




H: 高电平值


L:低电平值


X: 无关



数字系统设计 ZDMC – Lec. #5









例: 74HC153,两个"四选一"接成"八选一"

- □ "四选一"只有2位地址输入,从四个输入中选中一个
- □ "八选一"的八个数据需要3位地址代码指定其中任何一个



$$Y = (A_{2}'A_{1}'A_{0}')D_{0} + (A_{2}'A_{1}'A_{0})D_{1} + (A_{2}'A_{1}A_{0}')D_{2} + (A_{2}'A_{1}A_{0})D_{3}$$
$$+ (A_{2}A_{1}'A_{0}')D_{4} + (A_{2}A_{1}'A_{0})D_{5} + (A_{2}A_{1}A_{0}')D_{6} + (A_{2}A_{1}A_{0})D_{7}$$

74LS151




Ē Ī S₂ S₁ S_0 Н Х Х Х Н Н H Н Н Н Н Н Н

Inputs

16选1选择器

□ 两个74HC151 选择 器构成 16选1选择器




数字系统设计 ZDMC – Lec. #5


采用数据选择器设计组合电路

□基本原理

- $= Y = D_0 A_1' A_0' + D_1 A_1' A_0 + D_2 A_1 A_0' + D_3 A_1 A_0$
- 具有n-1位地址输入的数据选择器,可实现n个变量 布尔函数
- 数据选择器就是一个带或(OR) 门的译码器



选择器实现逻辑功能




С	В	Α	z
0	0	0	0
0	1	0	1
1	0	0	0
1	1	0	0
1	1	1	1


(b)

选择器设计组合电路

□ 下图电路说明了一个8输入的MUX如何用来产生一个4变量的逻辑 函数,尽管MUX只有3个选择输入端。其中的3个逻辑变量A, B与C 与选择输入端相连。第4个变量D与它的反变量D'连接到MUX的数据输入端,以满足逻辑函数的要求。MUX的其他数据输入端按逻辑函数的要求分别置为低电平或高电平。列出真值表表示16种可

能的输入组合所对应的输出Z的状态。






选择器设计组合电路(续)

□ 8选1数据选择器74HC151控制端有效情况下,输出的逻辑式为:

$$Z = 0 \bullet (C'B'A') + D \bullet (C'B'A) + 1 \bullet (C'BA') + 0 \bullet (C'BA)$$

+ $D' \bullet (CB'A') + 0 \bullet (CB'A) + 0 \bullet (CBA') + 0 \bullet (CBA)$
= $DC'B'A + C'BA' + D'CB'A'$




选择器设计组合电路(续)


输入					输出
C	В	Α	对应的选通数据	D	Z
0	0	0	0	0	0
0	0	0		1	0
0	0	1	D	0	0
0	0	1		1	1
0	1	0	1	0	1
0	1	0		1	1
0	1	1	0	0	0
0	1	1		1	0
1	0	0	D'	0	1
1	0	0		1	0
1	0	1	0	0	0
1	0	1		1	0
1	1	0	0	0	0
1	1	0		1	0
1	1	1	0	0	0
1	1	1		1	0

列出逻辑式 的真值表

显示译码器

七段字符显示器






• BCD七段字符显示译码器 (代码转换器) 7448


输	Ĵ		入				输	Ì		出			
数字	A_3	A_2	A ₁	A_0	Ya	Y _b	Y _c	Y _d	Y _e	Y _f	Yg	字形	
0	0	0	0	0	1	1	1	1	1	1	0		
1	0	0	0	1	0	1	1	0	0	0	0		a
2	0	0	1	0	1	1	0	1	1	0	1		
3	0	0	1	1	1	1	1	1	0	0	1		$\int g \int b$
4	0	1	0	0	0	1	1	0	0	1	1	e	
5	0	1	0	1	1	0	1	1	0	1	1		
6	0	1	1	0	0	0	1	1	1	1	1		d
7	0	1	1	1	1	1	1	0	0	0	0		D. P
8	1	0	0	0	1	1	1	1	1	1	1		
9	1	0	0	1	1	1	1	0	0	1	1		
10	1	0	1	0	0	0	0	1	1	0	1		
11	1	0	1	1	0	0	1	1	0	0	1		
12	1	1	0	0	0	1	0	0	0	1	1		
13	1	1	0	1	1	0	0	1	0	1	1		
14	1	1	1	0	0	0	0	1	1	1	1		
15	1	1	1	1	0	0	0	0	0	0	0		

BCD-to-7段译码器/驱动共阳极7段LED显示



故障查找


COUNT	0	1	2	3	4	5	6	7	8	9
Observed display		1	Πı		75	1 🗀		/		
Expected display		1	ΓL		1	5	5	_		



故障查找

COUNT	0	1	2	3	4	5	6	7	8	9
Observed display		1	Πı	Гη	75	1 🗀	ഥ	/		ПΞ
Expected display		1	7	П	4	5	5			7


- □ 比较观察到的数值与期望显示的数值,我们发现两点:
 - 正确的模式0,1,3,6,7,和8有共同的特性, e 和f 同时亮或灭
 - 不正确的模式有共同的特性, e和f 处于相反的状态, 若我们 交换e和f的状态,则得到正确的模式



组合逻辑电路中的竞争-冒险现象


竞争-冒险现象及成因

- 1. 什么是"竞争" 两个输入"同时向相反的逻辑 电平变化",称存在"竞争"
- 2. 因 "竞争" 而可能在输出产 生尖峰脉冲的现象, 称为 "竞争-冒险"



2线—4线译码器中的竞争-冒险现象

当AB从10→01变换时,动态过程中可能出现00或11,Y₃和Y₀输出端可能产生尖峰脉冲




消除竞争-冒险现象的方法

1. 接入滤波电容

尖峰脉冲很窄,用很小的 电容就可将尖峰削弱到 V_{TH} 以下

2. 引入选通脉冲


取选通脉冲作用时间,在 电路达到稳定之后,P的 高电平期的输出信号不会 出现尖峰



3. 修改逻辑设计

例: Y = AB + A'C在B = C = 1的条件下, $Y = A + A' \Rightarrow$ 稳态下Y = 1

当A改变状态时存在竞争-冒险




概括 (Recap)


□ 组合电路的基本模块

- 译码器
- ■编码器
- 选择器
- ■加法器
- ■比较器
- 采用基本模块来设计组合电路
- □ 组合电路的竞争和冒险

编码器



优先编码器 (74147 decimal-to-BCD)



习题选讲

□用一个3线-8线译码器和门电路设计逻辑函数:

$$Y_{1} = \overline{AB} + A\overline{C}$$

$$Y_{2} = \overline{\overline{AB} + BD} \bullet BC + \overline{AB} + B\overline{C}$$

$$Y_1 = ABC + AB\overline{C} + A\overline{B}\overline{C} = m_4 + m_6 + m_7 = \overline{m_4} \bullet \overline{m_6} \bullet \overline{m_7}$$

$$Y_2 = \overline{\overline{AB} + BD} \bullet BC + \overline{\overline{AB} + BC} = ABC\overline{D} + \overline{\overline{AB} + BC}$$


$$=ABC\overline{D}+\overline{A}BC+\overline{A}B\overline{C}+AB\overline{C}=m_2+m_3+m_6+m_7\overline{D}=\overline{m_2}\bullet\overline{m_3}\bullet\overline{m_6}\bullet\overline{m_7}\overline{D}=\overline{m_2}\bullet\overline{m_3}\bullet\overline{m_6}\bullet(\overline{m_7}+D)$$

组合电路设计例1 (续)

$$Y_1 = ABC + AB\overline{C} + A\overline{B}\overline{C} = m_4 + m_6 + m_7 = \overline{m_4} \bullet \overline{m_6} \bullet \overline{m_7}$$

$$Y_2 = \overline{\overline{AB} + BD} \bullet BC + \overline{AB} + B\overline{C} = ABC\overline{D} + \overline{AB} + B\overline{C}$$


$$=ABC\overline{D}+\overline{A}BC+\overline{A}B\overline{C}+AB\overline{C}=m_2+m_3+m_6+m_7\overline{D}=\overline{m_2}\bullet\overline{m_3}\bullet\overline{m_6}\bullet\overline{m_7}\overline{D}=\overline{\overline{m_2}\bullet\overline{m_3}\bullet\overline{m_6}\bullet(\overline{m_7}+D)}$$



组合电路设计例2


4位比较器74HC85功能表

			-	· - · · · ·		<u> </u>			
	COMPAR	RING INPUT	s	C	ASCADING	INPUTS		OUTPUT	s
A ₃ , B ₃	A ₂ , B ₂	A ₁ , B ₁	A ₀ , B ₀	I _{A>B}	I _{A<b< sub=""></b<>}	I _{A=B}	Q _{A>B}	Q _{A<b< sub=""></b<>}	Q _{A=B}
A ₃ >B ₃	X	X	X	Х	X	X	Н	L	L
A ₃ <b<sub>3</b<sub>	X	X	X	X	X	X	L	Н	L
A ₃ =B ₃	A ₂ >B ₂	X	X	X	X	X	Н	L	L
A ₃ =B ₃	$A_2 < B_2$	X	X	X	×	X	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ >B ₁	×	X	×	×	Н	L	L
A ₃ =B ₃	$A_2 = B_2$	A ₁ <b<sub>1</b<sub>	X	X	X	X	L	Н	L
A ₃ =B ₃	$A_2 = B_2$	A ₁ =B ₁	$A_0>B_0$	X	X	X	Н	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ <b<sub>0</b<sub>	X	×	X	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Н	L	L	Н	L	L
A ₃ =B ₃	$A_2 = B_2$	A ₁ =B ₁	$A_0 = B_0$	L	Н	L	L	Н	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	L	L	Н	L	L	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Х	Х	Н	L	L	Н
A ₃ =B ₃	$A_2 = B_2$	A ₁ =B ₁	$A_0 = B_0$	Н	Н	L	L	L	L
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	L	L	L	Н	Н	L




4位加法器74HC283功能表

PINS	C _{IN}	A ₁	A ₂	A ₃	A ₄	B ₁	B ₂	B ₃	B ₄	Σ1	Σ_2	Σ_3	Σ4	C _{OUT}
logic levels	L	L	Н	L	Н	Н	L	L	Н	Н	Н	L	L	Н
active HIGH	0	0	1	0	1	1	0	0	1	1	1	0	0	1
active LOW	1	1	0	1	0	0	1	1	0	0	0	1	1	0



组合电路设计例2

- □ 已知A和B分别为4位二进制变量,试使用一片74HC85四位比较器、一片74HC283四位加法器以及若干门电路实现如下功能。 S = |A-B|
- □ 当 A>B, S = A+B'+1 = A-B
- □ 当 A<B, S = B-A = A'+B+1



组合逻辑3 Combinational Logic III

刘鹏

liupeng@zju.edu.cn

浙江大学信息与电子工程学院

