

# $-\, { m VLSI}$ המעבדה ל



### מעבדה 2, 3

# ניסוי בסינתזה ותכנון פיזי (BackEnd) של עגלי VLSI מעגלי

207965922: שם : סטודנט מס׳ מוחמד גנאים מוחמד : מוחמד מס׳ מס׳ מס׳ מוחמד מוחמד מוחמד מוחמד מס׳ מסידנט מס׳ מוחמד מוחמד מוחמד מיידנט מס׳ מוחמד מוחממד מוחמד מוממד מוחמד מוחממד מוחמד מוממד מומממד מוממד מוממד מוממד מוממד

שם : סטודנט מס' 2 : מגד עסלי מס' סטודנט : 208122358

### מהדורה חדשה - הערות נא לשלוח ל-goel@ee

כל הערה תתקבל בברכה!

13: 33 25/06/2022 - עדכון אחרון

TUhttp://www.ee.technion.ac.il/vlsi/

מסמך זה כתוב בלשון זכר ע"מ להקל על הכתיבה אך מתייחס לנשים ולגברים כאחד. עמכם הסליחה.

#### ביצוע ניסוי מס׳ 1

מטרת סעיף זה היא ללמוד כלי הסינתזה והנושא של Logical Equivalence Checking. במהלך הניסוי, נכיר לא רק את הכלים אלא גם קבצי הטכנולוגיה שכל כלי דורש על מנת שיוכל לעבוד.

#### 1. הכנת סביבת הסינתזה


. אסבר בקיצור את תוכן הקובץ. Q11

בקובץ מגדירים את Top Hierarchy להיות ה- Top Hierarchy (היררכיה עליונה)

212 : רשום את ה- Warnings שמתקבלים.

#### Warning: Can't read link library file 'your library.db'. (UID-3)

. רשום את ה- warnings/errors ואת הודעת השגיאה שמתקבלים: Q13



.target library ו- link path : מה חסר ? בצע File->Setup ורשום בדו״ח משמופיע בשדות : Pile->Setup מה חסר ? בצע פתח את הקובץ libs.tcl רשום את התוכן שלו בדו״ח.

.link Library וה- db your library.db. חסרים קבצי ה-

יש מדוע הקודם מצליחה לרוץ הסבר מדוע הודעות השגיאה מהסעיף הקודם נעלמוי מדוע יש פחודה מצליחה לרוץ הסבר מדוע הודעות בקבצים שהוספנו בסעיף הקודם י

#### תוכן הקובץ:

set link\_library " dw\_foundation.sldb \

/tools/kits/tower/PDK\_TS18SL/FS120\_STD\_Cells\_0\_18um\_2005\_12/DW\_TOWER\_ts118fs120/2005. 12/synopsys/2004.12/models/ts118fs120 typ.db dpram32x32 cb.db"

set target\_library

"/tools/kits/tower/PDK\_TS18SL/FS120\_STD\_Cells\_0\_18um\_2005\_12/DW\_TOWER\_tsl18fs120/200 5.12/synopsys/2004.12/models/tsl18fs120\_typ.db\_dpram32x32\_cb.db"

#### <u>הפקודה כעת תצליח לרוץ משום שהוספנו את הספריות החסרות שהצהרנו עליהן ולכן נפטרים</u> <u>מהשגיאות שקיבלנו לפני.</u>

רשום את נקודת ההתחלה, הסיום וההשהיה של המסלול הקריטי שמתקבל. האם זה הגיוני? רשום את ההודעה שמתקבלת אחרי המסלול. מה הפרוש ?

```
I_FCNeuron/result_reg[7]/CP (dfnrq1) 0.00 0.00 r
I_FCNeuron/result_reg[7]/Q (dfnrq1) 0.30 0.30 f
I_FCNeuron/result[7] (FCNeuron) 0.00 0.30 f
result[7] (out) 0.00 0.30 f
data arrival time 0.30

(Path is unconstrained)
```

#### ההודעה שמתקבלת בסוף היא: Path is unconstrained שמשמעותה שאין חיבור שעון.

217 : רשום את נקודת ההתחלה, הסיום וההשהיה של המסלול הקריטי שמתקבל.האם התכנון עומד בזמנים ?

Startpoint: W1 (falling edge-triggered flip-flop clocked by clk)

Endpoint: I FCNeuron/result reg[7]

(rising edge-triggered flip-flop clocked by clk)

Path Group: clk Path Type: max

	0.00	10.64	f
I FCNeuron/result reg[7]/D (dfnrq1)	0.00	10.64	f
data arrival time		10.64	
clock clk (rise edge)	10.00	10.00	
clock network delay (ideal)	0.00	10.00	
I FCNeuron/result reg[7]/CP (dfnrq1)	0.00	10.00	r
library setup time	-0.11	9.89	
data required time		9.89	
data required time		9.89	
data arrival time		-10.64	
slack (VIOLATED)		-0.75	

design\_vision>

. שלילי Slack שלילי מכיוון שקיבלנו

התכנון המסלול הקריטי שמתקבל. האם התכנון ההשחיה של המסלול הקריטי שמתקבל. האם התכנון עומד בזמנים ? הסבר מדוע (גם למנחה).

	0.00	9.87	f
<pre>I_FCNeuron/result reg[7]/D (dfnrq1)</pre>	0.00	9.87	f
data arrival time		9.87	
clock clk (rise edge)	10.00	10.00	
clock network delay (ideal)	0.00	10.00	
<pre>I_FCNeuron/result_reg[7]/CP (dfnrq1)</pre>	0.00	10.00	r
library setup time	-0.10	9.90	
data required time		9.90	
data required time		9.90	
data arrival time		-9.87	
slack (MET)		0.03	

design vision>

Operating Conditions: tsl18fs120\_typ Library: tsl18fs120\_typ

Wire Load Model Mode: enclosed

Startpoint: W2 (falling edge-triggered flip-flop clocked by clk)

Endpoint: I FCNeuron/result reg[7]

(rising edge-triggered flip-flop clocked by clk)

Path Group: clk Path Type: max

Des/Clust/Port Wire Load Model Library

התכנון עומד בזמנים מכיוון שהפעם קיבלנו Slack חיובי (0.03).

ימדוע הפעם התוצאה שונה מהפעם הקודמת! Q19

<u>התוצאות שונות הפעם בגלל האופטימזציות שעושה ה- compiler</u>

#### 2. סינתזה של המעגל

. Q21 הסבר בקיצור את תוכן הקובץ.

בקובץ מגדירים את Top להיות הירארכיה עליונה ומצהירים על קבצי Top בקובץ מגדירים את מדירים על להיות הירארכיה עליונה ומצהירים תיקיית עבודה וספריית עבודה.

222 : בצע Timing->Report Timing. רשום את ההשהיה של המסלול הקריטי בטבלה שמופיעה : Q22 בעמוד הבא.

[ns]8.3

233 : בדוק את שטח והספק (Design->Report Power ו-Design->Report Area ). כמה הספק צורך הזיכרון ? רשום את התוצאות של השטח ושל צריכת ההספק בטבלה (עבור ההספק רשום את ההספק ללא צריכת ההספק של הזיכרון).

<u>שטח: 18697.802710</u> <u>הספק שצורך הזכרון: 56.7206</u>

-024 : הוסף את הסכמה לדוייח.



-1 השערים אותם בחלון לראות ניתן המסלול הקריטי. ניתן לראות אותם בחלון ה-25 Report Timing

```
clock clk (fall edge)
                                    4.00
                                            4.00
clock network delay (ideal)
                                        0.00
                                               4.00
W2/CEB1 (dpram32x32 cb)
                                           0.00
                                                   4.00 f
W2/O1[11] (dpram32x32_cb)
                                           1.48
                                                   5.48 f
I FCNeuron/weight[11] (FCNeuron)
                                             0.00
                                                     5.48 f
I FCNeuron/mult 17 2/b[3] (FCNeuron DW mult uns 22)
                                                        0.00
                                                                5.48 f
I FCNeuron/mult 17 2/U124/ZN (invbd2)
                                                        5.52 r
                                                0.03
                                                 0.04
I FCNeuron/mult 17 2/U135/ZN (nr02d2)
                                                        5.55 f
I FCNeuron/mult 17 2/U64/S (ad01d1)
                                               0.41
                                                       5.96 r
I FCNeuron/mult 17 2/U180/S (ad01d0)
                                                0.28
                                                       6.24 f
I FCNeuron/mult 17 2/U26/ZN (nr02d1)
                                                0.09
                                                        6.33 r
I FCNeuron/mult 17 2/U141/ZN (inv0d1)
                                                0.07
                                                        6.39 f
I FCNeuron/mult 17 2/U157/Z (an02d1)
                                                0.11
                                                       6.51 f
FCNeuron/mult 17 2/U156/Z (xr02d2)
                                                0.26
                                                       6.77 r
I FCNeuron/mult 17 2/product[4] (FCNeuron DW mult uns 22)
r 6.77
I FCNeuron/add 4 root add 0 root add 17 2 I7/A[4] (FCNeuron DW01 add 19)
r 6.77
```

```
I FCNeuron/add 4 root add 0 root add 17 2 I7/U91/ZN (nr02d2)
f 6.80
I FCNeuron/add 4 root add 0 root add 17 2 I7/U86/ZN (nd12d2)
f 6.90
         0.10
I FCNeuron/add 4 root add 0 root add 17 2 I7/U22/Z (xr02d1)
r 7.14
         0.24
I FCNeuron/add 4 root add 0 root add 17 2 I7/SUM[4] (FCNeuron DW01 add 19)
r 7.14
I FCNeuron/add 1 root add 0 root add 17 2 I7/A[4] (FCNeuron DW01 add 26)
r 7.14
I FCNeuron/add 1 root add 0 root add 17 2 I7/U106/ZN (nr02d2)
f 7.18
I FCNeuron/add 1 root add 0 root add 17 2 I7/U65/ZN (oai21d4)
r 7.46
I FCNeuron/add 1 root add 0 root add 17 2 I7/U92/ZN (oaim21d1)
r 7.59
I_FCNeuron/add_1_root_add_0_root_add_17_2_I7/U76/ZN (inv0d1)
f 7.64
I_FCNeuron/add_1 root_add_0_root_add_17_2_I7/U84/ZN (nd02d2)
r 7.69
I FCNeuron/add 1 root add 0 root add 17 2 I7/U85/ZN (nd02d2)
f 7.76
I FCNeuron/add 1 root add 0 root add 17 2 I7/SUM[6] (FCNeuron DW01 add 26)
f 7.76
I FCNeuron/add 0 root add 0 root add 17 2 I7/B[6] (FCNeuron DW01 add 30)
f 7.76
I FCNeuron/add 0 root add 0 root add 17 2 I7/U84/ZN (nr02d2)
I FCNeuron/add 0 root add 0 root add 17 2 I7/U9/ZN (oai21d1)
f 7.93
         0.07
I FCNeuron/add 0 root add 0 root add 17 2 I7/U7/ZN (aoi21d1)
r 8.08
         0.16
I FCNeuron/add 0 root add 0 root add 17 2 I7/U1/Z (xr02d1)
f 8.30
I_FCNeuron/add_0_root_add_0_root_add_17_2_I7/SUM[7] (FCNeuron_DW01_add_30)
f 8.30
I FCNeuron/result reg[7]/D (dfnrq4)
                                            0.00
                                                   8.30 f
```

- ns4 הוא בדו״ח מדוע הכלי מציין שנקודת הזמן של תחילת המסלול הוא ns4 ולא ns0 כמצופה):
  - <u>זמן המחזור הוא [ns]8 ולוקח ל- FF 4[ns] עד ירידת השעון הראשונה. מכיוון שה- FF עובד בירידת שעון נקודת ההתחלה היא [ns]4 ולא 0.</u>
    - יה החשהיה של המסלול הקריטי (כפי שמדוייח עלי ידי הכלי) אם מקזזים ממנו ns4 .2 מה ההשהיה של המסלול הקריטי (כפי שמדוייח עלי ידי הכלי) אם מקזזים ממנו ns4.3=8.3-4
- .3 האם יתכנו מסלולים במעגל שההשהיה שלהם גדולה מהזמן שקיבלת בסעיף בי! הסבר את תשובתד למנחה. רשום את ההסבר בדו"ח.
  - <u>כן, יכולים לקבל מסלול שנמדד מעליית שעון לעליית שעון הבאה במקום ירידת שעון וההשהיה שלו</u> <u>תיתכן ותהייה גדולה מזו שמדדנו בסעיף הקודם.</u>
- עמסלול הקריטי את התזמון כפי שהוסבר בסעיף הקודם. רשום את ההשהיה של המסלול הקריטי פי בדוק את התזמון כפי שהוסבר בסעיף את שטח והספק (Design->Report Power ו-Design->Report את שטח והספק התכנון עומד בזמנים ?

התכנון לא עומד בזמנים מכיוון שקיבלנו Slack שלילי -0.12.

- . רשום בדו״ח את כל השערים שנמצאים על המסלול הקריטי. Q27
- 1.6 הסבר למנחה ורשום בדו"ח מדוע הכלי מציין שנקודת הזמן של תחילת המסלול הוא 184 (ולא 180 כמצופה)?
   מאותה סיבה מקודם. מחשבים מירידת שעון ולא עליית שעון.

- יחs4 מה ההשהיה של המסלול הקריטי (כפי שמדו״ח עלי ידי הכלי) אם מקזזים ממנו 1931. <u>[ns]3.89=7.89-4</u>
- 6. האם יתכנו מסלולים במעגל שההשהיה שלהם גדולה מהזמן שקיבלת בסעיף ב*יי* <u>הסבר את תשובתך למנחה.</u> רשום את ההסבר בדו״ח.

כן. אותה תשובה מקודם.

. רשום בטבלה את ההשהיה של Timing->Report Timing בצע Q28 . רשום בטבלה את החשרים בטבלה הקריטי שמתקבל. Design->Report Area) האם התכנון עומד בזמנים ?

ורשום את התוצאות בטבלה. Design->Report Power-ו

כן עומד בזמנים מכיוון שקיבלנו Slack 0 והוא לא

299 : מה זה fanout של שער ! האם התכנון עומד בדרישות ה- fanout ! האם הכלי תמיד מסוגל לעמוד בכל דרישות המשתמש ! הסבר.

## Fanout: Fan-out refers to the maximum number of output signals that are fed by the output equations of a logic cell

התכנון שלנו לא עומד בדרישות ה- fanout מכיוון שלא קיבלנו שינויים על הזמנים,שטח וצריכת הספק.

הכלי לא תמיד עומד בדרישות של המשתמש כי לא כל הרכיבים יעמדו ב- fanout שקובעים.

. Ciming->Report Timing בצע C210. רשום בטבלה את ההשהיה של המסלול הקריטי . Design->Report Area) שמתקבל. האם התכנון עומד בזמנים ? הסבר. בדוק את שטח והספק (Design->Report Power ) ורשום את התוצאות בטבלה.

קיבלנו Slack של -0.44 שלילי ולכן התכנון לא עומד בזמנים.

. האם התכנון עומד בזמנים ? האם התכנון עומד בדרישות ה- fanout ? הסבר. Q211

	Critical Path	Area	Power
compile	[ns]8.3	18697.80271 0	[mw]5.3945
With	[ns]8.05	20063.501	[mw]5.9654
ungroup		391	
Compile	[ns]7.89	15187.351	[mw]3.3341
ultra		467	
10	[ns]7.92	16099.05	[mw]3.9939
max_fanout			
6ns clk +	[ns]6.34	16177.49	[mw]5.6335
20 fanout			

.סכם את כל התוצאות שהתקבלו. 0212

<u>ניתן לראות ששימוש ב- compile ultra מניב את התוצאות הטובות ביותר מבחינת זמנים.</u> שימוש ב- ungroup מקטין ומשפר זמנים על חשבון שטח.


#### Design For Testability (DFT) : שיפור הבדיקתיות.

231 : בצע Timing-Report Timing. רשום בטבלה את ההשהיה של המסלול הקריטי שמתקבל. הרשם בעבלה את החוצאות בטבלה. בדוק את שטח והספק האם התכנון עומד בזמנים ? רשום את התוצאות בטבלה. Design->Report Power-1 ורשום את התוצאות בטבלה.

#### קיבלנו Slack של 1.56 ולכן עומדין בזמנים.

. בחר ביחידה pooling בצד שמאל. לחץ על פסיבי לראות את הסכמה יש ללחוץ על  $\downarrow$ . בער ביחידה zoom בצע מנית העליונה של הסכמה.

1. הוסף לדו"ח צילום מסך של הסכמה שמכיל כ- 4 רגיסטרים..



2. האם קיים קשר בין היציאה של רגיסטר אחד לכניסה של רגיסטר אחר ! הסבר. <u>לא. אין חיבורים בין היציאות של הרגסטרים לכניסות.</u>

233 : בצע שוב Timing-Report Timing. רשום בטבלה את ההשהיה של המסלול הקריטי . עומד בזמנים י רשום את התוצאות בטבלה. בדוק את שטח והספק שמתקבל. האם התכנון עומד בזמנים י רשום את התוצאות בטבלה. Design->Report Area) ורשום את התוצאות בטבלה.


	Area	Max	Power
		Delay	
Before DFT	441.483	[ns]1.19	[mw]0.7541
After DFT	588.89	[ns]1.38	[mw]1.3178

השפיע על ערכים שבטבלה. insert dft רשום כיצד Q34

insert\_dft משנה את המסלול הקריטי וכתוצאה רואים שינוי בערכים בטבלה.

. בחר ביחידה pooling בצד שמאל. לחץ על ביי לראות את הסכמה של לחוץ על גער פוע ביחידה 235 בעע בייסידה בצע שמאלי של הסכמה.

1. הוסף את החלק של הסכמה שמכיל כ- 4 רגיסטרים.



- 2. האם קיים קשר בין היציאה של רגיסטר אחד לכניסה של רגיסטר אחר ? הסבר. כן. ניתן לראות חיבור קווי בין יציאות רגסטרים לכניסות רגסטרים אחרים. הסיבה לכך שכעת משתמשים ב- Scanned FF במקום FF רגיל.
- 5. רשום את כל השינויים שהוכנסו למעגל כתוצאה של הפקודה dft\_insert.
  הפקודה שינתה את ה- FF ל- scanned FF ל- scanned FF ל- scanned FF ל- shift register של רגסטרים אחרים נותן לנו את ה- shift register ביחד. והחיבור בין יציאות של רגסטרים לכניסות של רגסטרים אחרים נותן לנו את ה- scanned FF ביחד.
  וה- scanned FF כפי שלמדנו.
- 236 : כמה scan chains נוספו למעגל ! מדוע ! איך אתה יודע ! הסבר את התפקיד של כל הכניסות והיציאות החדשות במעגל.

.שרשראות 2

stop: PIN test so1 start: PIN test si1

[7][start: PIN test si2 stop: pooledReg reg[3]

הם נוספו על מנת לבדוק תקינות של הרגסטר ולוודא שהוא לא מקוצר למשל.

**chains\_scan** להכניס ל**dft\_insert** - בעזרת ההסבר רשום בדו"ח פקודה שיגרום לי פקודה בדו"ח פקודה בדו"ח פקודה שיגרום לי 237 set scan configuration -chain cout 3

#### LEC.4

Q41 : האם שני התכנונים שקולים ? לא. ניתן לראות זאת בהודעה הבאה:

Module Comparison Results

Non-equivalent 1

Total 1

Hierarchical compare: Non-equivalent

// Command: set log file

242 : מדוע לפי דעתך קיימת אי התאמה כזאת? זכור את ההערה שהפיק ה- design\_vision. רשום את התשובה בדוייח והסבר את התשובה למדריך.

מוותר על כניסות שלא בשימוש ומקטין את השטח הכללי של הרכיב. dv -מכיוון שה

רשום את המשמעות של הפקודה בדו״ח והסבר את התשובה למדריך. Q43 משמעות הפקודה היא שלא נעשה merge בין רגסטרים(ההודעה שקיבלנו מקודם).

? האם שני התכנונים שקולים ? האם לפי דעתך זה פתרון טוב לבעיה ?

<u>שקולים.</u>

Module Comparison Re		
Equivalent	6	
otal	6	
Hierarchical compare		
טוב בהרבה מהקודם. 	מנחה מדוע פתרון זה	פתרון זה פחות טוב כי יש אילוץ למיזוג. Q45 : האם שני התכנונים שקולים ? הסבר בדו"ח וגם ל שקולים.
Module Comparison Re		
Equivalent	6	
otal	6	
lierarchical compare		
		פתרון זה טוב יותר מהקודם כי אין אילוץ מיזוג merge.

יום חלק ראשון!

#### ביצוע ניסוי מס׳ 2

בשם Cadence בפגישה זאת אנו נבנה את ה-layout של התכנון בעזרת כלי אוטומטי של חברת בפגישה זאת אנו נבנה את ה-SRAM של מורכב מתאים סטנדרטיים ומשלש יחידות Innovus.

#### 1. תכנון ה- Floorplan

? מה חסר ? עבור לחלון ה- console . חפש הערה בנושא ה- dpram32x32 cb : מה היא

```
*** Netlist is unique.

**ERROR: (IMPREPO-102): Instance K1 of the cell dpram32x32_cb has no physical library or has wrong dimension values (<=0). Check your design setup to make sure the physical library is loaded in and the attributes specified in physical library are correct.

Type 'man IMPREPO-102' for more detail.

**ERROR: (IMPREPO-102): Instance W1 of the cell dpram32x32_cb has no physical library or has wrong dimension values (<=0). Check your design setup to make sure the physical library is loaded in and the attributes specified in physical library are correct.

Type 'man IMPREPO-102' for more detail.

**ERROR: (IMPREPO-102): Instance W2 of the cell dpram32x32_cb has no physical library or has wrong dimension values (<=0). Check your design setup to make sure the physical library is loaded in and the attributes specified in physical library are correct.

Type 'man IMPREPO-102' for more detail.

** info: there are 1203 modules.

** info: there are 1203 modules.

** info: there are 1881 stdCell insts.

**ERROR: (IMPREPO-103): There are 3 instances (1 cells) with no dimension defined.
```


בהערה כתוב שאין תיאור פיסיקלי של הרכיב או שאין מידע לגבי הפרמטרים שלו. בהערה כתוב שאין תיאור פיסיקלי של הרכיב של הרכיב או שאין מידע לגבי הפרמטרים שלו פקי ומדע לפי דעתך הזיכרונות אינם מופיעים ? כזכור, על מנת לשלב מודול ל- layout יש לספק יש בור ה- layout בורו את קבצי ה- leb ו- leb. האם מידע זה עבור ה- dpram32x32\_cb סופק לכלי ? אם כן, איזה קובץ סופק ואיפה בדיוק ?

מכיוון שלא הוגדרו עבורו קבצי lef.

? Top1.globals מה שונה לעומת : Q13 כעת הגדרנו קבצי lef כעת הגדרנו קבצי

. הסבר את המשמעות את השינויים שעשית בטופס. Q14 שינינו את מימדי השבב ואת הגדלים מסביב הגרעין.

O15: הוסף את הסכמה לדו"ח.




#### 2. מיקום הפינים והגדרת רשתות האספקה

י שמוקמו pins -מיצד ניתן לבחור באיזה שכבה ימוקמו הפינים! על איזה layer מופיעים ה- פרנים: Q21



. תוסף את הסכמה לדו״ח: Q22




100 רשום - **Set to set distance** עבור

רשום Stop ועבור Start עבור Absolute . לחץ על - - First/Last Strip ב

<u>100 עד 800 איקרונים. איקרונים 80 offset איקרונים 100 ברוחב 100 מיקרונים.</u>

. תוסף את הסכמה לדוייח: Q24



. העתק והוסף לדו"ח את הפקודה שהוסיפה את הטבעות של רשתות האספקה. Q25

setAddRingMode -ring\_target default -extend\_over\_row 0 -ignore\_rows 0 - avoid\_short 0 -skip\_crossing\_trunks none -stacked\_via\_top\_layer TOP\_M - stacked\_via\_bottom\_layer M1 -via\_using\_exact\_crossover\_size 1 - orthogonal\_only true -skip\_via\_on\_pin { standardcell } - skip\_via\_on\_wire\_shape { noshape } addRing -nets {VDD VSS} -type core\_rings -follow core -layer {top TOP\_M bottom TOP\_M left M5 right M5} -width {top 6 bottom 6 left 6 right 6} -spacing {top 1.8 bottom 1.8 left 1.8 right 1.8} -offset {top 1.8 bottom 1.8 left 1.8 right 1.8} -center 1 -threshold 0 -jog\_distance 0 -snap\_wire\_center\_to\_grid None

#### (Clock Tree Synthesis CTS) מיקום התאים הסטנדרטיים ובנית עץ השעון.


(SRAM - לחץ על שנאד ימין אל מנת לראות את תוצאת המיקום. בחר בתא (לא ה- Q31 : לחץ על הכפתור הימני ובחר ב- Attribute Editor מה ה- status ? מה המשמעות של status זה ? status אור ב- status ישר הימני ובחר ב- אור ב- אור ב- אור ב- ישר ב- אור ב- ישר ב- אור ב- ישר ב- ישר ב- אור ב- ישר ב-

המשמעות שיש חיבור.

status: unknown

עדיין לא עשינו routing ומיקום החוט יכול להשתנות בהמשך.

. Rocan לדוייח ללא המתכות. Q33




	Setup WNS	Setup TNS	Hold WNS	Hold TNS
Pre-CTS before OptDesign	11.688-	591.257-	0.156	0
Pre-CTS after OptDesign	0	0	0.07	0
Post-CTS before OptDesign	0.113-	0.49-	0.084	0
Post-CTS after OptDesign	0.016	0	0.086	0
Post-Route before HoldOpt	0.402	0	0.182-	5.879-
Post-Route after HoldOpt	0.337	0	0	0

כלומר skew - מה ההשהיה, בערך) הראשון ל- FF הראשון בין שורש הזמן כלומר הזמן מה השהיה, כלומר בין זמן ההגעת השעון ל-  $\mathbf{FF}$  אחד כלשהו לאחרים (בערך)!

<u>0.062 :skew</u> <u>השהיה: 0.353</u>

הוסף את הציור לדוייח : Q35



? (Pre-CTS after OptDesign - ביחס ל- יש שיפור בטבלה. האם יש שיפור בטבלה. האם יש שיפור (ביחס ל- 236) ? כן.

יש שיפור יש פיבלה. האם את התוצאות בטבלה: Q37 רו


.TNS (Total Negative Slack) ו- WNS (Worst Negative Slack) הסבר את המושגים: Q38 מדוע חשוב לדעת את שני מספרים:

. עבור אוא לא. Worst Negative Slack אוובי המסלול תקין ואחרת הוא לא. Worst Negative Slack אם עבור אוא או הכל תקין אחרת שלנו אוא או הכל וקיים מסלול לא Total Negative Slack אם הוא 0 אז הכל תקין. תקין.

#### 4. חיווט: קווי האספקה והתכנון כולו

מר, מה Route->Special Route הסבר במילים שלך איזו פעולה מבצעת הפקודה. Q41 ומר, מה פעולה של ייחיווט של רשתות האספקהיי יו מה הם ה- X-ים הלבנים שמופעים על ה- Iayout המשמעות של ייחיווט של רשתות האספקהיי יו מה השמעות היא שהחיווט מחבר את רשת האספקה לליבות. X משמעותו שיש חיבור לא תקין (בעיית חיווט).

לדוייח. Q42 : הוסף את ה- layout



.Route->Nanoroute->Route פעולה מבצעת הפקודה פעולה שלך איזו פעולה מבצעת הפקודה: Q43 פעולה חיבור רשת האספקה לרכיבים השונים על ה- chip כלומר חיבור רשת האספקה לרכיבים השונים על ה- Routing

הפעם הי מדוע הפעם י מדוע הפעם ה- Attribute Editor בחר חוט כלשהו ובדוק עבורו ה- Q44 פורו הי מדוע הפעם הי status


#### status: routed

.routing הפעם הסטטוס שונה מכיוון שכבר ביצענו

. פרא למנחה והסבר לו מהן כל סוגי השגיאות בתכנון ? רשום את התשובה בדו״ח. Q45

. לאחר התייעצות עם המנחה, רשום בדו"ח כיצד מתקנים את השגיאות. Q46

לדוייח: Q47 הוסף את ה- layout לדוייח:



#### 5. אנליזת תיזמון Sign-Off והספק

. רשום את התוצאות בטבלה: Q51

. רשום את תוצאות ה- timing שהתקבלו בטבלה: Q52

י Setup האם עדיין קיימת בעיית Hold: פאם עדיין איימת בעיית: Q53

אין בעיית setup יותר. זמן ה- setup השתפר ואנחנו עדיין עומדים בזמנים.

. רשום את התוצאות בטבלה: Q54

. רשום את התוצאות בטבלה. Corner - חזור על הבדיקה כאשר - 10. Corner - חזור על הבדיקה כאשר

Corner/Freq/FA	Dpram Power	Total Internal Power	Total Switching Power	Total Leakage Power	Total Power
Max/100Mhz/0.1	48.03	52.95	3.936	0.02309	56.91
Min/100Mhz/0.1	70.16	78.08	6.403	0.004555	84.49
Max/200Mhz/0.1	48.24	55.28	6.127	0.02309	61.43
Min/200Mhz/0.1	70.49	81.86	9.977	0.004555	91.84

Max/100Mhz/0.2	48.06	53.85	4.786	0.02309	58.66
Min/100Mhz/0.2	70.18	79.55	7.789	0.004555	87.34

. (max,min) הסבר את סיבה להבדל בין שתי הפינות (Q56

הבדלים נובעים מהבדלים בתהליך הייצור וכתוצאה נקבל תדרים שונים בהם המעגל פועל.

. מסבר את סיבה להבדל עבור התדרים השונים. Q57

ככל שהתדר יותר גדול יש יותר טעינה ופריקה של קבלים כתוצאה מ- switching מה שיגרום להפסק דינאמי יותר גדול.

. הטבר את סיבה להבדל עבור ה- Flop Activities השונים: Q58

Flop activities הוא כמה פעמים נטען ונפרוק את הקבלים השונים וכתוצאה מ Flop activities שונים נקבל את הקבלים.

יחוץ מהזיכרונות אלו תאים הם צרכני הספק יחסית גדולים ? Q59:

הרכיבים האחראים על ה- switching ייצרכו משמעותית יותר הספק מרכיבים אחרים מכיוון שהם עובדים בתדר עבודה גבוהה והם קרובים לשעון.

#### סיום חלק שני!