

VLSI – המעבדה ל



מעבדה 2, 3

(BackEnd) Layout ניסוי בסינתזה ותכנון VLSI של מעגלי

<u>מהדורה חדשה - הערות נא לשלוח ל-goel@ee</u>

כל הערה תתקבל בברכה! עדכון אחרון - 30/06/2022 טידכון אחרון - 9: 56

http://www.ee.technion.ac.il/vlsi/

מסמך זה כתוב בלשון זכר ע"מ להקל על הכתיבה אך מתייחס לנשים ולגברים כאחד. עמכם הסליחה.

הטכניון - מכון טכנולוגי לישראל. הפקולטה להנדסת חשמל.

מעבדות ההוראה.



הנחיות בטיחות לסטודנטים במעבדות לאלקטרוניקה.

בללי:

תמצית הנחיות בטיחות מובאת לידיעת הסטודנטים כאמצעי למניעת תאונות בעת. ביצוע ניסויים ופעילות במעבדות לאלקטרוניקה של הפקולטה להנדסת חשמל.

מטרתן להפנות תשומת לב לסיכונים הכרוכים בפעילויות המעבדה, כדי למנוע סבל לאדם ונזק לציוד.

אנא קיראו הנחיות אלו בעיון ופעלו בהתאם להן.

מסגרת הבטיחות במעבדה:

- אין לקיים ניסויים במעבדה ללא קבלת ציון עובר בקורס הבטיחות.
- לפני התחלת הניסויים יש להתייצב בפני מדריך הניסוי לקבלת הנחיות. בטיחות ותדריך ראשוני.
 - אין לקיים ניסויים במעבדה ללא השגחת מדריך... 🔸
- מדריך הניסוי אחראי להסדרים בתחום פעילותכם במעבדה; הטו אוזן קשבת להוראותיו ונהגו על פיהן..

עשו ואל תעשו:.

- יש לידע את המדריך על מצב מסוכן וליקויים במעבדה או בסביבתה הקרובה.
- לא תיעשה במזיד ובלי סיבה סבירה פעולה העלולה לסכן את הנוכחים במעבדה...
 - אסור להשתמש לרעה בכל אמצעי או התקן שסופק או הותקן במעבדה.

- היאבקות, קטטה והשתטות אסורים. מעשי קונדס מעוררים לפעמים צחוק. אד הם עלולים לגרום לתאונה.
- אין להשתמש בתוך המעבדה בסמים או במשקאות אלכוהוליים, או להיות ...
 תחת השפעתם..
 - אין לעשן במעבדה ואין להכניס דברי מאכל או משקה... 🔸
 - יש לכבות מכשירי טלפון ניידים לפני הכניסה למעבדה..
 - בסיום הפעולות יש להשאיר את השולחן נקי ומסודר... 🧸

בטיחות חשמל:

- מדריך הניסוי עבר הכשרה בבטיחות חשמל והינו בעל תעודת חשמלאי בדרגה. מדריך הניסוי עבר הכשרה בבטיחות חשמל והינו בעל תעודת חשמלאי בדרגה הנדרשת. היעזרו בו ובגורמים מקצועיים אחרים במעבדה, בעת חירום.
- בשולחנות המעבדה מותקנים בתי תקע (יישקעיםיי) אשר ציוד המעבדה מוזןמהם. אין להפעיל ציוד המוזן מבית תקע פגום.
- אין להשתמש בציוד המוזן דרך פתילים (״כבלים גמישים״) אשר הבידוד
 שלהם פגום או אשר התקע שלהם אינו מחוזק כראוי.
- אסור לתקן או לפרק ציוד חשמלי כולל החלפת נתיכים המותקנים בתוך.

 הציוד; יש להשאיר זאת לטפול הגורם המוסמך.
- אין לגעת בלוח החשמל המרכזי, אלא בעת חירום וזאת לצורך ניתוק המפסק הראשי...

בטיחות אש, החייאה ועזרה ראשונה:

- מדריך הניסוי עבר הכשרה בבטיחות אש, החייאה ועזרה ראשונה. העזרו בו ובגורמים מקצועיים אחרים במעבדה, בעת חירום...
 - במעבדה ממוקם מטף כיבוי אש ותיק עזרה ראשונה, זהו את מקומו.
- אין להפעיל את המטפים ואין להשתמש בציוד העזרה הראשונה, אלא בעת 🧸

חירום ובמידה והמדריך וגורמים מקצועיים אחרים במעבדה אינם יכולים לפעול...

<u>יציאות חירום::</u>

- במעבדה ישנה פתח יציאה אחת והיא משמשת כפתח היציאה גם בשעת חירום...
 - בארוע חירום הדורש פינוי, כגון שריפה, יש להתפנות מיד מהמעבדה...

<u>דיווח בעת אירוע חירום::</u>

- יש לדווח **מידית** למדריך ולצוות המעבדה. •
- המדריך או איש מצוות המעבדה ידווחו מיידית לקצין הביטחון בטלפון;

 ססטודנטים לקצין הביטחון. מעבדה ואין הם יכולים לעשות כך, ידווח אחד הסטודנטים לקצין הביטחון.
- לפי הוראת קצין הביטחון, או כאשר אין יכולת לדווח לקצין הביטחון, יש לדווח, לפי הצורך; משטרה 7-100, מגן דוד אדום 7-101, מכבי אש 7-102 לדווח, לפי הצורך; משטרה 100-7, מגן דוד אדום 101-7, מכבי אש וגורמי בטיחות ו/או ביטחון אחרים. בנוסף לכך יש לדווח ליחידת סגן המנמייפ לעניני בטיחות; 3033, 3036, 2146/7.
 - . בהמשך, יש לדווח לאחראי משק ותחזוקה; 4776 , 4776-052.
- לסיום, יש לדווח לאחראי האקדמי; 4661 , לעוזר למנהל; 4678, לאחראי לסיום, יש לדווח לאחראי האדמיניסטרטיבי; 3276.

תוכן עניינים

2	פרק 1 - הקדמה
2	פרק 2 - מבוא
2	2.1 הקדמה - שפת SystemVerilog
	2.2 מושגים בסינתזה ובתזמון
2	2.2.2 סינתזה
2	2.2.3 תזמון ואילוצי תזמון (Timing Constraints)
2	2.2.4 שיפור הבדיקתיות של תכנון : Design For Testability (DFT)
2	2.3 כלי סינתזה – Design Vision
2	2.4 ה- Innovus – Layout בסלי ה- במינות במינ
	מנשק המשתמש של Linux
	2.4 רקע בסיסי למערכת ההפעלה Linux במיסי למערכת ההפעלה
	הכנה ניסוי מספר 1
	פרק 3 – דוחות הכנה
	בי, כ 1. אנליזה של setup time ו- hold time
2	בייני (Design For Testability (DFT) : שיפור הבדיקתיות (Design For Testability (DFT)
2	Logical Equivalence Checking - LEC .3
2	בינתוה בעזרת script השומה.
	הכנה ניסוי מספר 2
	1. מבנה קובץ ה- LEF
2	ב בבריק אילוצי תומון mmmc.view וקובץ אילוצי תומון
2	בי קרב ו מבור בי די לו איב או בי וויקר מור בי הוב בי מימוש ה- layout
	פרק 4 – ביצוע הניסויים
	ביצוע ניסוי מס׳ 1
	1. הכנת סביבת הסינתזה
	2. סינתזה של המעגל
	3. שיפור הבדיקתיות : Design For Testability (DFT)
	LEC .4
	ביצוע ניסוי מס׳ 2
	ב
	2. מיקום הפינים והגדרת רשתות האספקה
	ב. בי קום אב כים אוגראור טומר איזט בקא (Clock Tree Synthesis CTS)
	נ. בי קוב יווט באספקה והתכנון כולו
	די וויוט: קון האספקון אונפגון פוקו 5. אנליזת תיזמון Sign-Off והספק
-	ער אוני אוני ולווי באן וויי באון דוט באון וויי באן

פרק 1 - הקדמה

חוברת זו מהווה תדריך והכנה לניסוי תכנון Backend של מעגלי VLSI במעבדה ל- VLSI. הניסוי מתבצע על גבי תחנות Linux ותוכנת Synopsys ו- Cadence

מטרת הניסוי:

- 1. הכרה של כלי סינתזה וכלי Layout אוטומטיים וכן כל קבצי הטכנולוגיה הדרושים להפעלת התהליך הדרושים לכלים.
 - 2. הכרה בסיסית של מבנים מסוימים בשפת SystemVerilog.
- 3. התנסות בסינתזה עם ה- Design Compiler של חברת Synopsys ושימוש ביכולות המתקדמות שלי הכלי.
 - .Logical Equivalence Checking התנסות בסיסית עם.
- 5. התנסות ב- Layout אוטומטי באמצעות כלי ה- Innovus של חברת ביכולות Layout התנסות ב- המתקדמות שלי הכלי.

: מבנה הניסוי

הניסוי מורכב מ- 2 פגישות. כל פגישה אורכה ארבע שעות. לפני כל ניסוי יש להכין דו״ח מכין ולהגישו ב- labadmin לפני תחילת הניסוי.

: חלק אי

- 1. סינתוה ראשונית והכרה של ספריות ומודלים הדרושים לתהליך.
- .design_vision סינתזה תוך כדי אופטימיזציה של התזמון בשיטות שונות של הכלי
 - Design For Testability DFT שילוב של .3
 - .4 ביצוע Logical Equivalence Checking על המעגל המסונתז.

: חלק בי

- 1. סינתזה בעזרת סקריפט.
- ,Standard Cell Placement ,Power Grid Design ,Floor Planning אוטומטי כולל Layout מימוש באיטומטי כולל. Final Route ,Clock Tree Synthesis
 - 3. אנליזה של setup time ו- hold time (עם min/max delay) כולל פתרון הבעיות.
 - .(Power Analysis) ביצוע אנליזת הספק.

: דרישות הניסוי

- קריאת חוברת הניסוי בעיון רב (אפילו יותר מפעם אחת).
 - הגשת דוייח הכנה לניסוי לפי שאלות מפרק דוייח הכנה.
 - בוחן הכנה לניסוי.
 - ביצוע הניסוי על תחנת עבודה.
- . הגשת דו"ח סיכום שבועיים לאחר ביצוע חלק ב' של הניסוי.

: דרישות דו״ח סיכום

: הגשת

- דוייח מכין לשני חלקי הניסוי.
- דו״ח סופי לשני החלקים עם תשובות לכל השאלות שנשאלות במהלך הניסוי.

[&]quot;הסטודנט מתבקש למלא את טופס המשוב האלקטרוני הנמצא בקישור "http://www2.ee.technion.ac.il/Labs/EELabs,", הטופס ממולא באופן אנונימי. אנו זקוקים לתגובותיכם על מנת לתקן ולשפר כמו גם לשבח".

פרק 2 - מבוא


: תהליך תכנון טיפוסי של מעגל VLSI מורכב מהשלבים הבאים

- 1. הגדרת המערכת ותכנון הארכיטקטורה
- .verilog או VHDL מימוש המערכת בשפה עלית כגון.
 - 3. סימולציות
 - 4. סינתזה
 - בנית ה- Layout

מטרת הניסוי היא לבצע את השלבים של הסינתזה וה- layout (כלומר תהליך ה- Design) על תכנון קיים שמממש מאיץ למערכת לומדת. הניסוי יכלול הכרה והפעלה של כלי Dayout (בעוד היים שמממש מאיץ למערכת לומדת. במיטור ו- Layout מתקדמים.

העבודה תתבצע על מימוש מאיץ של מערכת לומדת שממומשת בניסוי אחר של המעבדה, Systemverilog - כלומר ניסוי 98 - תכנון ארכיטקטורה למאיץ עבור מערכת לומדת ממומשת ב- **Systemverilog** - **חשוב**: ניסוי 98 אינו מהווה קדם לניסוי זה.

להלן סכמת המלבנים של המערכת:




איור מסי1 – הארכיטקטורה של מאיץ של מערכת לומדת

כפי שניתן לראות, המערכת מורכבת משלש יחידות SRAM, שני Convolution Neurons, שתי יחידות Fully Connected Neuron, Pooling אחד והבקר. הסבר מלא על התכנון מופיע בחוברת של ניסוי 98 אבל לצרכים של הניסוי הזה, אין צורך להבין את הפונקציונליות של המעגל. חשוב רק להכיר את המבנה הלוגי שמתאורת לעיל. לפני שנמשיך נתחיל במבוא קצר של שפת SystemVerilog.

SystemVerilog שפת - הקדמה 2.1

בפרק זה נתאר רק את המבנים של השפה שדרושות לביצוע הניסוי. המטרה העיקרית של העבודה עם שפת HDL היא מימוש התכנון וסביבת הסימולציה. הסברים נרחבים על השפה ניתן למצוא ב-

http://webee.technion.ac.il/vlsi/Projects/Manuals/SV.pdf



איור מסי 2

בשפת SystemVerilog התכנון ממומש באמצעות משפט SystemVerilog התכנון ממומש

```
module name ( )
interface // input and output definition
variables //declare variables and type
functional behaviour :
    // assign statements
    // always statements
    // instantiation of other module
endmodule
```

המודול מכיל את הגדרת הממשק (כניסות ויציאות), הגדרת משתנים ואת תיאור ההתנהגות הלוגית של הרכיב. ה- testbench (איור 2) מכיל הצבה של התכנון עצמו וקוד (stimuli) שיוצר את אותות הכניסה עבור התכנון. הסברים מפורטים יובאו בהמשך.

(הצבה) instantiation– אינסטנסיאציה


אינסטנסיאציה היא הצבת עותק של מודול קיים וחיבורו ללוגיקה הנוספת במודול. לדוגמא שער אינסטנסיאציה בנוי משער nand ומשער not ומשער אינסטנסיאציה:

nand nand_U1 (.out(w), .in1(p), .in2(q));

המשפט הנייל יוצר עותק של יחידה מסוג nand בשם nand בשם המיל יוצר עותק של יחידה מסוג המטלה (out,in1,in2). לא חובה לציין את שמות הכניסות שלו (out,in1,in2), לקווים של היחידה המכילה אותו (nand, לדוגמא :

nand nand_U1 (w,p,q);

במקרה זה החיבור יתבצע לפי סדר רישום האותות, כלומר ${\bf w}$ יחובר לכניסה או ליציאה הראשונה במקרה זה החיבור הלאה כפי שמופיע באיור הבא ${\bf mand}$



איור מסי 3

אם במודול שבו מבצעים את האינסטנציאציה מופיעים סיגנלים בשמות וליציאות אם במצעים את אם במודול שבו (המחל וליציאניה מבלי לבצע אינסטנציאציה מדלי (המחל הזה המחל U1 (.*));

ה ייאיי מציין ש- pins של ה- nand יחובר לרשתות (חוטים) בעלי שם זהה.

testbench בתיבת

לאחר מימוש מודול צריך לבדוק אותו באמצעות סימולציות. לשם כך יש להכין סביבה פשוטה המכונה testbench. הסביבה היא למעשה מודול שמכיל הצבה של המעגל הנבדק בתוספת קוד שיוצר ערכים שמשתנים עם הזמן עבור הכניסות. מקובל לממש את הקוד באמצעות משפטי initial לפי נוחיות המשתמש. בניסוי זה לא נעשה שימוש ב- testbench.

2.2 מושגים בסינתזה ובתזמון

נכיר מספר מושגים מעולם הסינתזה ואנליזת זמנים.

hardware description) HDL זהו התהליך שבו מתורגם מעגל המתואר בשפת SystemVerilog לדוגמה (language

2.2.2 סינתזה

: מקבל כקלט

- 1. תיאור SystemVerilog של התכנון
 - 2. ספרית התאים שעומדת לרשותו
 - 3. אילוצי המשתמש

הפלט הוא מימוש המעגל באמצעות תאי הספרייה. להלן איור של מערכת הסינתזה:

איור מסי 4 : מערכת סינתזה

Technology
Librarv

SystemVerilog
Description

Gate Level
Netlist

Constraints

ספריית השערים

ספריית השערים, או תאי הספרייה, היא מסד נתונים הכולל מספר רב של קבצים המתארים שערים לוגיים, פליפ-פלופים, רגיסטרים, ועוד. לכל סוג של שער או תא, יהיו מספר קבצים הכוללים את כל הנתונים הדרושים כדי להשתמש בתא.

הנתונים האלה כוללים: הפונקציה הלוגית של השער, שמות הפינים של הכניסה והיציאה, ההשהיות שלו מכל כניסה ליציאה, המימוש שלו ב LAYOUT.

לחלק גדול מהשערים קיימות מספר גרסאות בגדלים שונים: למשל SMALL הבנוי מטרני LARGE ,MEDIUM ו XL. השימוש בגודל מאפשר לסינטזה שימוש בשער W מינימלי, עם הערויה שלו. כל תהליך ייצור מגיע עם הספרייה שלו.

מפעל הייצור של הסיליקון מפתח עבור הלקוחות שלו את הספרייה, כדי להקל על הלקוח לפתח את הרכיב. לעיתים קיימות מספר ספריות שונות לאותו תהליך ייצור המאפשרות רכיבים דלי הספק, או עתירי ביצועים. תאי הספרייה נבנים עייי יצרן התהליך בצורה האופטימלית ביותר המאפשרת מקסימום יעילות ואיכות. תאי הספרייה מאופיינים עייי הייצרן מה שמבטיח את הדיוק של המודל שלהם.

במהלך הניסוי הזה אנו משתמשים בספריות של חברת Tower Semiconductors הישראלית במהלך הניסוי הזה אנו משתמשים בספריות של CMOS 0.18u הממוקמת במגדל העמק בטכנולוגית

התוצר של הסינטזה הוא הסכימה של המעגל. בשפה המקצועית היא נקראת NET LIST. זהו קובץ שכולל את כל הפינים של הכניסות והיציאות, את כל קווי הסיגנלים הפנימיים, ואת תאי הסיפרייה שמשתמשים בהם, והחיבוריות שלהם אל כל הסיגנלים. הסינטזה מממשת את הפונקציות הלוגיות ועושה להם מיטוב (אופטימיזציה וצימצומים לוגיים) ובהמשך גם מנסה לשפר את ההשהיות כך שהמעגל יעבוד בזמן המחזור הרצוי.

על מנת לאפשר ביצוע תהליך הסינתזה, יש לספק לכלי את הספריות שמאפיינות את התאים של הטכנולוגיה. ניתן לעשות זאת בעזרת הפקודות הבאות

set link_library " dw_foundation.sldb\ /tools/kits/tower/PDK_TS18SL/FS120_STD_Cells_0_18um_2005_12/DW_TOWER _tsl18fs120/2005.12/synopsys/2004.12/models/tsl18fs120_typ.db dpram32x32 cb.db"

set target library

"/tools/kits/tower/PDK_TS18SL/FS120_STD_Cells_0_18um_2005_12/DW_TOWR_tsl18fs120/2005.12/synopsys/2004./12 models/tsl18fs120_typ.db dpram32x32_cb.db"

כל תא ספרייה מגיע עם סט של קבצים. שניים מהם הם בסיומת db ו- lib.

קבצי ה- db הם קבצים בינריים בפורמט של חברת Synopsys. התוכן של הקובץ הבינרי הוא בלתי קריא, ולכן נקבל את קובץ ה- Liberty) .lib. בפורמט טקסטואלי של חברת בלתי קריא, ולכן נקבל את קובץ ה- terty) .lib בפורמט טקסט. קובץ זה מאפיין את התאים מבחינה לוגית, שמכיל את אותה אינפורמציה אבל בפורמט טקסט. קובץ זה מאפיין את התאים מבחינה לוגית מבחינת זמני תגובה ועוד. נתונים אלה חיוניים לביצוע הסינתזה. דוגמא של קובץ INVERTER

```
cell (INVX1) {
  cell_footprint : inv;
  area : 3;
  cell_leakage_power : 0.0341756;
  pin(A) {
    direction : input;
```

```
capacitance : 0.0160164;
  rise capacitance : 0.0160164;
  fall capacitance: 0.0159693;
  rise capacitance range ( 0.0160164, 0.0160164) ;
  fall capacitance range ( 0.0159693, 0.0159693);
pin(Y)
  direction : output;
  capacitance : 0;
  rise capacitance : 0;
  fall capacitance : 0;
  rise capacitance range ( 0, 0);
  fall_capacitance_range ( 0, 0) ;
  max capacitance : 0.402017;
  function : "(!A)";
  timing() {
    related pin : "A";
    timing sense : negative unate;
    cell rise(delay template 5x5) {
      index 1 ("0.06, 0.18, 0.42, 0.6, 1.2");
      index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
      values ( \
        "0.147583, 0.217035, 0.355377, 0.907001, 1.73349", \
        "0.224219, 0.291274, 0.428044, 0.977438, 1.80305", \
        "0.365232, 0.445422, 0.582152, 1.12428, 1.94149", \setminus
        "0.46186, 0.55044, 0.700788, 1.23784, 2.0566", \setminus
        "0.75585, 0.872701, 1.05674, 1.62712, 2.42849");
    rise transition(delay template 5x5) {
      index_1 ("0.06, 0.18, 0.42, 0.6, 1.2");
      index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
      values ( \
        "0.09712, 0.164583, 0.299488, 0.839163, 1.64852", \setminus
        "0.117867, 0.173862, 0.30016, 0.839221, 1.64879", \
        "0.174063, 0.229801, 0.335188, 0.839268, 1.64864", \
        "0.212233, 0.270216, 0.376329, 0.849921, 1.64867", \
        "0.322205, 0.398154, 0.51726, 0.945327, 1.66712");
    cell fall(delay template 5x5) {
      index 1 ("0.06, 0.18, \overline{0}.42, 0.6, 1.2");
      index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
      values ( \
        "0.166552, 0.247549, 0.408769, 1.04944, 2.00953", \
        "0.234229, 0.313057, 0.472061, 1.11143, 2.07233", \setminus
        "0.366262, 0.455096, 0.610195, 1.24173, 2.19801", \
        "0.456648, 0.553252, 0.718877, 1.34254, 2.29658", \setminus
        "0.732451, 0.855462, 1.05488, 1.6961, 2.63335");
    fall transition(delay template 5x5) {
      index 1 ("0.06, 0.18, 0.42, \overline{0}.6, 1.2");
      index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
      values ( \
        "0.103393, 0.176429, 0.322563, 0.906541, 1.78269", \setminus
        "0.119174, 0.182264, 0.32239, 0.906789, 1.78367", \
        "0.176141, 0.235883, 0.351112, 0.906842, 1.78324", \setminus
        "0.215097, 0.277743, 0.390555, 0.911993, 1.78282", \setminus
        "0.333403, 0.409933, 0.534675, 0.99795, 1.79573");
  internal power() {
    related pin : "A";
```


```
rise power (energy template 5x5) {
        index 1 ("0.06, 0.18, 0.42, 0.6, 1.2");
        index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
        values ( \
          "0.389002, 0.393869, 0.398499, 0.402791, 0.40412", \
          "0.442829, 0.430625, 0.423648, 0.413675, 0.40862",
          "0.617376, 0.577985, 0.535474, 0.47171, 0.448634", \
          "0.768465, 0.717378, 0.652041, 0.547541, 0.493993", \setminus
          "1.29533, 1.2207, 1.10425, 0.86946, 0.7254");
      fall_power(energy_template_5x5) {
        index_1 ("0.06, 0.18, 0.42, 0.6, 1.2");
        index 2 ("0.025, 0.05, 0.1, 0.3, 0.6");
        values ( \
          "0.011845, 0.00625, 0.001276, 0.005383, 0.006277", \
          "0.022784, 0.017685, 0.013616, 0.008902, 0.007861",
          "0.173984, 0.138231, 0.101902, 0.054497, 0.035459", \
          "0.311874, 0.256871, 0.196965, 0.106444, 0.069818", \setminus
          "0.81705, 0.723427, 0.595846, 0.372799, 0.246518");
      }
   }
 }
}
```

לא נעמיק בהסברים מפורטים על קובץ זה.

(Timing Constraints) תזמון ואילוצי תזמון 2.2.3

בסעיף זה, מופיע הסבר על מושגים שונים בנושא התזמון ובהמשך יובא הסבר על הפקודות הרלוונטיות בכלי הסינתזה. סביבת הפיתוח כוללת כלי שמנתח מעגל מבחינת התזמון שלו נקרא הרלוונטיות בכלי הסינתזה. בבדיקה טיפוסית של מעגל סינכרוני, יש לבדוק את כל המסלולים הבאים :

- א. מסלולים בין הכניסות של המעגל לכניסות של רגיסטרים שבמעגל.
 - ב. מסלולים מיציאות של רגיסטרים שבמעגל ליציאות המעגל.
- ג. מסלולים מיציאות של רגיסטרים שבמעגל אל הכניסות של רגיסטרים אחרים במעגל.
 - ה critical path הוא המסלול בעל ההשהיה הארוכה ביותר



איור מסי 5

Slack

אם במהלך העבודה עם TV מגדירים שעון בעל זמן-מחזור T למערכת, הכלי יבדוק האם המעגל יכול לעבוד בקצב הזה, כלומר האם ההשהיה של המסלול הקריטי T_{ϵ} קצר ממחזור השעון. אם הוא קצר יותר אז אומרים שלמסלול הקריטי, slack חיובי אחרת ה-t

$$Slack = T - T_c$$

ברור שתמיד צריך להגיע למצב שבו ה- slack יהיה חיובי. כמובן שתיאור פשטני זה מזניח נתונים noldtime - ברור שתמיד צריך להגיע למצב שבו ה- holdtime (ראה המשך).

Max delay requirement

Longest_path_delay + Tclock_to_q < Tcycle - Tsetup + Tskew

קיום דרישה זאת מבטיח שהמידע מגיע לפני שהשעון עלה.

Min delay requirement

Shortest_path_delay + Tclock_to_q > Thold + Tskew

קיום דרישה זאת מבטיח שהמידע לא מגיע מהר מידי. אסור שיקרה מצב שבו המידע בכניסה של הישם דרישה זאת משתנה לפני שהשעון מגיע ובכך ננעל המידע החדש ולא הישן כפי שהיה צריך. FF קיימים שני פתרונות לבעיה זאת :

- 1. להוסיף השהייה במסלול הנתונים
- ב. לעכב את השעון שמגיע ל- FF הראשון 2

Design For Testability (DFT) : שיפור הבדיקתיות של המעגל 2.2.4

בתהליך הייצור קורה הרבה פעמים שנופלים פגמים בחומר בין אם זה בטרנזיסטורים, או בקווי ההולכה ובחיבורים. ברוב המקרים הפגמים האלה מתבטאים בשלוש צורות התנהגות:

- STUCK AT 1 .1
- STUCK AT 0 .2
- 3. קצר בין סיגנלים הגורם להם לשנות מצב בייחד.

קיימים גם מנגנוני כשל נוספים מורכבים יותר, אך לא נתעסק בהם הפעם.

לאחר היצור נדרש לבדוק את השבב בצורה מקיפה כדי לוודא שהוא פועל בצורה מושלמת והוא נקי מפגמים. אחת הבדיקות החשובות היא בדיקה פונקציונלית. צריכים לוודא שאף צומת אינו מתנהג באחת משלוש הצורות הנ"ל. . על מנת לבצע בדיקה זאת, יש לספק לשבב כניסות שיגרמו לכל אחד מהצמתים לשנות מצב וגם שאפשר יהיה להבחין בשינוי ביציאות השבב. פעולה זאת קשה ביותר עבור שבבים גדולים בעיקר עבור צמתים הנמצאים עמוק בתכנון .

נוכל לדמיין כל מערכת לוגית כאוסף של פונקציות לוגיות ללא זיכרון, ורכיבי FF שאוגרים את תוצאות הביניים בין מחזור שעון למחזור שעון. ראה דוגמה באיור מס 5. כדי לבדוק כל מכלול כזה של פונקציות נרצה להיות מסוגלים להכניס את כל סט הצירופים האפשריים בכניסות, observability ו controllability.

מה שמאפשר לנו לעשות את זה בקלות יחסית זה ה scan


הדרך המקובלת לפתרון הבעיה היא הוספת חומרה לתכנון שמטרתה היא לשפר את הבדיקתיות הדרך המקובלת לפתרון הבעיה היא אחת הטכניקות הנפוצות ל- DFT. בשיטה זאת, מחליפים כל ה- FF שלו. הא אחת הטכניקות הטכניקות מסי $Scan\ FF$ בתכנון ב- $Scan\ FF$ כפי שמתואר באיור מסי $Scan\ FF$ בעבודה רגילה ה- $Scan\ EF$ הרגילה וב- $Scan\ EF$ הוא מקבל כניסה מה-EF

בעזרת ה Scan FF, אנו יוצרים מספר שרשראות שמחברות את כל ה FF שבמעגל בצורת רגיסטר הזזה דרך כניסת ה SCAN של ה FF . כל שרשרת כזאת מחוברת לשני פינים חיצוניים של הרכיב. פין אחד להכנסת המידע, ופין אחד במוצא. כאשר מכניסים את הרכיב למצב בדיקה, ניתן להזין פנימה ל shift register את ה "1"-ים וה "0"-ים , ולאחר מכן לשלוף החוצה את תוצאות החישוב של כל רשת לוגית.

shift ניתן לצור test mode - אחר. בצורה אחר. באחר Scan FF פורט המחובר ליציאה של scan_in אחר. במכל המטלה מכל המעלה אחרב מכל ה- FF שבתכנון. עייי הפעלה נכונה של המעגל, ניתן register

להכניס ל- FF-ים כל ערך רצוי ע"י רצף של פעולות הזזה. אחרי הכנסת ערך רצוי לכל ה- FF-ים מפעילים את השבב במוד רגיל של עבודה במשך מחזור אחד שבסיומו ננעלות התוצאות באותם ה- Scan FF. כעת ניתן להוציא את התוצאות החוצה ע"י סידרה נוספת של פעולות הזזה. ברור ששינוים אלה מגדילים את שטח המעגל ויכולים לפגוע בביצועים, אבל הם חיוניים לשיפור הבדיקתיות.

ניתן לבצע הוספת ה- scan chain בשלב הסינתזה בתצורות שונות באופן אוטומטי.



Scan Flipflop : 6 איור מסי

כחלק מתהליך הפיתוח של הפרויקט נשתמש בכלי אוטומטי שינתח את המעגלים הלוגיים, וייצור את הרצפים של הכניסות ל SCAN וכן את הרצפים של היציאות הצפויות (שנקרא להם את הרצפים של הכניסות ל TESTER), כך שבקו הייצור נוכל להשתמש במכשיר בדיקה (TESTER) שיריץ את הבדיקות על כל רכיב לפני שהוא יוצא מן המפעל.

בצורה כזאת ניתן להגיע לכיסוי בדיקות כמעט מושלם בעזרת הכלים האוטומטיים במינימום של השקעה בעבודה הנדסית, אך במחיר מסוים של תוספת חומרה, עם כל הכרוך בכך.

Design Vision – כלי סינתזה 2.3

ה- הוא כלי הסינתזה של חברת בגרסתו הגרפית) (dc) design compiler ה- הברת (dc) design compiler (שונד באמצעות מקבל בקלט מעגל ברמת השערים המממש את ה- Synopsys הכלי מופעל באמצעות הפקודה $design_vision$ שגורם לפתיחה של חלון גרפי המאפשר הרצת פקודות מתוך התפריטים.

כל פקודה שנריץ בעזרת הממשק הגרפי תופיע גם בחלון ה- terminal ממנו הרצנו את הכלי. נוכל להריץ גם פקודות על ידי כתיבתם בחלון ה-terminal.

נוכל גם לרשום את כל הפקודות בקובץ אחד (כל פקודה בשורה נפרדת) ולהריץ את כל הקובץ בבת file->execute script... אחת על ידי

file->save info->design setup ניתן לקבל את קובץ כל הפקודות שהרצנו עייי

תהליך של סינתזה מתחלק ל- 3 שלבים:

- :syntax ובדיקתם לשגיאות vhdl/systemverilog (1 לחץ על file->read.
- : (סינתזה תלוית טכנולוגיה) אופטימיזציה ומיפוי לשערי ספרייה (סינתזה תלוית טכנולוגיה) לפני התחלת שלב זה יש להגדיר את אילוצי התכנון (אופציונאלי ראה בהמשך) עייי האפשרויות השונות שבתפריט ה- attributes או עייי קריאת קובץ אילוצים בעזרת.
- 3) קריאת קובץ אילוצים. בקובץ האילוצים מגדירים שת אילוצי התזמון וגם ניתן לבחור את כמות העבודה שהכלי ישקיע בכל שלב עייי בחירת ה- effort. זייא הכלי יפעיל אלגוריתמים שונים כדי לשנות את המעגל כך שכל המסלולים הלוגיים יעמדו בזמן המחזור הנדרש, וכן המשתמש יכול לבחור אפשרויות מיטוב שונות. ההוראות המדויקות של איך לבצע את זה יופיעו בהמשך בזמן הניסוי.

אילוצים שניתן להגדיר לכלי:

: פקודה להגדרת שעון, לדוגמא : create_clock

create_clock -name "CLK" -period 10 -waveform {0 5} clock

מגדירה אות שעון על ההדק CLK בעל מחזור 10ns, המתחיל ב- 0 ועולה ל- 1 בזמן בדייכ מגדירה אות שעון על ההדק DC ינסה לסנתז מעגל העומד בתדר נבצע את הפקודה באמצעות התפריט. אם השעון מוגדר, DC ינסה לסנתז מעגל העומד בתדר השעון.

ניתן להגדיר שעון גם בעזרת התפריט עייי בחירת הדק השעון ולחיצה על

attributes->specify clock. למציאת הדק השעון יש ללחוץ על הרכיב הרצוי ולשנות את .attributes->specify clock .pins/ports ל cells (hierarchal)

: אילוץ של השהיה המרבית בין צמתים שונים במעגל. דוגמא set_max_delay - set max delay 10 –to D[*]

D[*] ינסה לבנות מעגל כך שההשהיה בין כל צומת במעגל לצמתים ששמם מתאים ל- dc ה- dc יצליח לבנות מעגל כזה.

- . קובע אילוץ לגבי השטח הכולל של המעגל: set_max_area
- אותות (ביחס לעליית השעון) אותות : set_input_delay מאפשר למשתמש הכניסה מוכנים.
- אותות : set_output_delay מאפשר למשתמש להגדיר מתי (ביחס לעליית השעון) אותות היציאה צריכים להיות מוכנים.
 - . בלוק מסוים: set_dont_touch block_name -

: הגדרת אילוצי תזמון

set_input_delay 0 -clock clk a set_output_delay 0 -clock clk z

- הפקודה הראשונה מגדירה שההשהיה של הכניסות a יחסית לשעון 0, כלומר הפקודה הראשונה מגדירה שהחשור. הכניסה מופיעה בתחילת מחזור השעון.
- הפקודה השנייה מגדירה שהשהיה של יציאות z יחסית לשעון 0, כלומר היציאה תהיה מוכנה לתחילת מחזור השעון.

בקבלת נתונים על הביצועים של המעגל:

- design->report area שטח : עייי
- design->report power צריכת הספק: ע"י
 - timing->report timing תזמון : עייי

Innovus – Layout -כלי ה- 2.4

ה- layout הוא השלב הבא בעבודת הפיתוח שבו אנו עוברים ממצב של סכמה למימוש הפיזי של המעגלים. בשלב זה אנו ממקמים את המימוש הפיזי של כל שער בשטח המוקצה לנו בצייפ על הסיליקון, ומחברים את כל קווי האותות והספקים. בסיום התהליך יווצר קובץ הכולל את שרטוט כל המסכות שבהן ישתמשו בקו הייצור. כלי ה- Innovus של חברת Cadence מאפשר בין היתר תכנון ומימוש של המסכות (או layout) של מעגל VLSI באופן אוטומטי. הוא כלי בעל יכולות רבות כולל:

- physical synthesis
- clock tree synthesis
 - timing analysis -
 - power analysis
- voltage (IR) drop analysis
 - signal integrity analysis
 - crosstalk analysis -

מעבר לאנליזות השונות הכלי מסוגל לבצע תיקונים אוטומטיים ב- layout של התקלות שמתגלות floorplan – במהלך בדיקות שונות. בבניית layout אוטומטי למעגל, ראשית מבצעים את תכנון ה-layout במהלך בדיקום הבלוקים בתכנון ומיקום הכניסות/יציאות שלהם, לאחר מכן מבצעים את מיקום תאי הספרייה והחיווט שלהם בכל תת בלוק ובין כל תתי הבלוקים.

ראשית נתאר מימוש שימוש של מעגל שכולו מבוצע ברמת היררכיה אחת. תיאור של שימוש בכלי האנליזה השונים יובא בהמשך. באופן כללי ניתן לומר שבנית layout שטוח מורכב מהשלבים הבאים :

- א. קריאת קבצי הטכנולוגיה
- ב. קריאת קובץ ה- verilog (ברמת שערים כלומר אחרי סינתזה) של המעגל
 - ג. אתחול והגדרת ה- Floorplan הראשוני
 - ד. מיקום התאים
 - ה. מימוש רשת האספקה
 - ו. חיווט התכנון

innovus: הפעלת הכלי מתבצעת בעזרת הפקודה

קריאת התכנון מתבצע עיי הפקודה Design File-> Import. בחלון שנפתח לחץ על vi מתבצע עיי הפקודה הבאים: env.globals, הקובץ מגדיר את הדברים הבאים:

- יהו הקובץ שנוצר עיי כלי הסינתזה. top.v -
- קבצי lef המכילים אפיון גאומטרי של התאים.
- קובץ ה- mmmc.view ראה הסבר בהמשך.
- קובץ הינקרא עייי קובץ ה- נקרא עייי קובץ אילוצי תזמון (כאן מגדירים את מגדירים את אייי קובץ ה- Top.sdc קובץ אילוצי תזמון ...

תשוב : הכלי מאפשר הצגת התכנון בשלשה ייצוגים שונים :

- א. Floorplan View : מציג מיקום הבלוקים
- ב. Amoeba (placement) View : מציג מיקום התאים הבסיסיים
 - ג. Physical View : מציג את כל הפרטים של המימוש

ניתן לעבור בין הייצוגים ע"י לחיצה על שלשת הכפתורים 🎩 😂 💷 בצד ימין של המסך.

mmmc.view -קובץ ה

בקובץ זה ניתן להגדיר סטים של תנאים בכל מיני צירופים שישמשו את הסימולטור כדי לחשב תיזמונים, והספקים ועוד.

ישנם מספר גורמים שמשפיעים על מהירות התפשטות האותות במעגל וכן על צריכת ההספק עבור סכמה נתונה. ז"א, לאחר שנקבעו השערים, החיבורים, השעונים, וכל הסכימה, יש צורך לחשב את התיזמון וההספקים בתנאים שונים.

הגורמים העיקריים הבלתי תלויים שמשפיעים על התזמונים וההספקים הם:

- 1. מתח העבודה במתח גבוה, הכל יעבוד יותר מהר וצריכת ההספק תגדל.
- 2. טמפרטורה בטמפי נמוכה. הכל יעבוד יותר מהר וצריכת ההספק תגדל.
- 3. תהליך הייצור התהליך אינו דטרמיניסטי אלא אקראי. לדוגמא ריכוז ההשתלות משתנה מפרוסה לפרוסה וגם בתוך הפרוסה עצמה ובהתאם לזאת מהירות הטרנזיסטור משתנה.

דוגמא נוספת, אורך התעלות – יצרן הסיליקון אינו יכול תמיד לייצר את אורך התעלות בדיוק באותה מידה. יש לו מטרה של אורך מסוים, למשל בניסוי שלנו 180 ננו מטר. היצרן מכוון את המכשירים כך שרוב התעלות ייצאו שם. אבל חלק מההתקנים המיוצרים יוצאים עם תעלות ארוכות יותר, או קצרות יותר.

גבוהה אים להתנגדות בהסבר הקודם – נקבל צירוף של SLOW RC בהסבר הקודם – כמו בהסבר הקודם – נקבל צירוף של החבר הפוך ב-FAST RC יותר של קווי המתכת, וקיבולים גבוהים יותר גם של ה

בעת פיתוח תהליך הייצור, ובניית הסיפריה, הייצרן יאפיין את כל השערים על כל תווך המנעד של בעת פיתוח תהליך הייצור, ובניית 3 נקי איפייון – MIN. רוב הייצור בדייכ 3 נקי איפייון

במצב TYP, אבל הפיזור של אורכי התעלה ופרמטרים נוספים, יהיה בדייכ גאוסייני. כך שבנקי ה \mathbf{MIN} יאופיין החומר האיטי יותר ברמה של 3 סיגמה, ובנקי ה \mathbf{MIN} להיפך.

אנו נרצה שהמעגל שלנו ימשיך לתפקד בכל מנעד התחומים האלה. כדי למקסם את הרווחיות שלנו. הסיבה – אנו משלמים מחיר קבוע ליצרן הסיליקון על כל מנה, גם אם היא יוצאת בקצה הטווח.


בקובץ mmmc.view, נוכל להגדיר לסימולטור מספר רב של צירופים של פרמטרים אלה בשם "mmmc.view, נוכל לבחור כל אחד מהם ולבדוק את תפקוד "DELAY CORNER" כך שבזמן הסימולציה נוכל לבחור כל אחד מהם ולבדוק את תפקוד המעגל.


אגב, בתהליכים מודרניים יותר, נוכל לקבל גם איפיונים קיצוניים יותר, זייא מסיגמה גדול יותר. ${\bf P}$ אלה יקראו בדייכ FF, SS, FFF, SSS, וכוי. כמוכן יתכנו גם צירופים שבהם התעלות ב ${\bf N}$ וב אלה יקראו בדייכ הפוכים, אחד מהיר ואחד איטי, ולהיפך.

, (max delay או) SLOW בדייכ נדרוש לראות שהמסלולים הקריטיים, עדיין עוברים במצב HOLD שזה כולל גם את צירוף המתח ושאין בעיות HOLD או מירוצים במצב HOLD והטמפי.

קובץ ה- mmmc.view עושה שימוש בקבצי lib המכילים אפיון של התאים מבחינה לוגית, תזמונים, הספקים, ועיד. בקובץ זה מוגדרות פינות כפי שהוסבר עבור אנליזת הזמנים. הקובץ מכיל את ההגדרה של MMMC Objects ו- Analysis Views

MMMC - כיצד מוגדרים ה- mmmc.view כיצד מוגדרים ה- בדוק באיור מסי 7 שבו מופיע מבנה קובץ ה- Analysis Views - Objects





mmmc.view - איור מסי 7: מבנה קובץ

שילוב זיכרונות RAM

אם משלבים זיכרונות RAM (כפי שנעשה בניסוי זה) גם עבורם יש לספק:

- ו. קובץ lef.
- 2. קבצי lib.

. קבצים אלו מגיעים $\frac{1}{2}$ לקבצי $\frac{1}{2}$ ו- $\frac{1}{2}$ של התאים הסטנדרטיים

בנית ה- layout

השלבים העיקריים בבניית ה- layout הם כדלקמן :

הגדרת ה- Floorplan

הגדרת צורת ה-Floorplan מתבצעת בעזרת לחיצה על Floorplan->Specify. בתפריט זה ניתן להגדיר את המאפיינים של ה-Floorplan:

- א. המרחק בין הליבה (core) ל- I/O pads. במקרה שלנו נקבע מרחק זה כ-20.
- ב. הגדרת גודל השבב: ראשית יש לעבוד עם גודל שבב שנקבע עייי ברירת המחדל. אם Die Size by Width Height יסתבר שהגודל לא מתאים, ניתן לשנותו בעזרת השדות

<u>הגדרת רשתות האספקה של התאים</u>

יש להגדיר לכלי איזה pin של כל תא יחובר לרשתות האספקה. פעולה זאת מבוצעת בעזרת script אנו נבצע זאת באופן אוטומטי בעזרת .Power -> Connect Global Nets מתאים.

מיקום תאי RAM

מבצעים זאת באופן ידני בעזרת ה- icon של פקודת move בצד שמאל למעלה). בדייכ תאי ה-מבצעים זאת באופן ידני בעזרת ה- חשוב להשאיר מקום פנוי מסביב לתאי הזיכרון עבור החיווט. הסבר מפורט בזמן הניסוי.

VSS - י VDD הגדרת רשתות האספקה

ברשתות האספקה אנו נרצה להשתמש במוליכים רחבים ככל שניתן כדי להקטין את התנגדותם. ככל שההתנגדות קטנה יותר כך יהיה פחות מפל מתח, והשערים יקבלו מתח יציב יותר ומדויק יותר. אבל מפאת מגבלות מקום משתמשים בחוטים עבים כאשר הזרם גבוה ובחוטים דקים יותר כאשר הזרם נמוך (ממש ליד התא למשל).

לשם כך בונים שתי טבעות (עבור \mathbf{VDD} ו- \mathbf{VSS}) הממומשים בחוטים עבים (ז"א רחבים, שכן הגובה לא ניתן לשינוי) מסביב לכל היחידה שלנו. בנוסף מוסיפים עוד כמה חוטים עבים שחוצים את התכנון באופן אנכי או אופקי .

החיבור של כל התאים לרשתות האלו יתבצע באמצעות חוטים דקים. הסבר מפורט בזמן הניסוי איך ניתן לממש את רשתות האספקה. אנו נרצה לצמצם עד כמה שניתן את מפלי המתח על קווי האספקה – גם \mathbf{VDD} וגם \mathbf{VSS} . זאת ניתן לעשות עייי עיבוי הקווים האלה. אם יווצר מפל מתח – בין אם ב \mathbf{VDD} או ב \mathbf{VSS} זה יקטין את מתח העבודה של השער, ויגדיל את ההשהיה שלו, בצורה שלא תהיה ממודלת עייי הסימולטור. כמוכן, במצבים של זרם גבוה מדי בקוו צר, יתכן מצב של יפוזיי והקו יישרף.

ניתן לממש את רשתות האספקה בעזרת שתי פקודות:

- Power->Power Planning->Add Rings .N
- Power->Power Planning->Add Stripes ב.

בעזרת Power->Power Planning->Add Rings ניתן להוסיף טבעות אספקה סביב כל בלוק או אספיה סביב כל בלוק או סביב כל הליבה.

בעזרת Power->Power Planning->Add Stripes ניתן להוסיף רצועות נוספות של קווי האספקה.

מיקום התאים הסטנדרטיים

זה השלב שבו ממקמים באופן אוטומטי את התאים בצורה אופטימלית ככל ניתן. על מנת לגרום ל- Innovus למקם תאים תוך כדי אופטימיזציה בתזמון הכללי יש לספק את האילוצים המתאימים.

את מיקום התאים מבצעים בעזרת הפקודה:

Place->Standard Cells

<u>Clock Tree Synthesis (CTS) – עץ שעון מאוזן</u>

תפקיד עץ השעון הוא להבטיח שהשעון מגיע לכל הפליפ׳ פלופים באותו זמן פחות או יותר. להלן דוגמא של רצף הפקודות שמממשות עץ שעון. ראשית מגדירים את סיגנל השעון :

create ccopt clock tree -name top -source clk

לאחר מכן מגדירים אלו תאים יכולים להשתתף בבניית עץ השעון:

set_ccopt_mode -cts_inverter_cells {invbd2 invbd4 invbd7 invbda invbdf invbdk}

set ccopt mode-cts buffer cells {bufbd1 bufbd2 bufbd3 bufbd4 bufbd7}

בשלב הבא מגדירים את זמני עליה וירידה מכסימליים:

set_ccopt_property target_max_trans 220ps

וגם את ה- skew המכסימלי

set_ccopt_property target_skew 0.2

הפקודות שיוצרות את העץ הן

create_route_type -name RT_trunk_leaf -top_preferred_layer M4 - \
bottom_preferred_layer M3 -preferred_routing_layer_effort high
set_ccopt_property route_type RT_trunk_leaf -net_type leaf
set_ccopt_property route_type RT_trunk_leaf -net_type trunk
set_ccopt_mode -integration native
ccopt_design -cts

.Clock->CCopt Clock Tree Debugger : ניתן לראות את העץ בעזרת

מילוי הרווחים

נהוג למלא אזורים באמצעות תאים ריקים או תאי decap. גם כאן קיים script שעושה זאת.

חיווט קווי האספקה

זה השלב שמחברים את רשתות האספקה לכל התאים שבתכנון. זה מתבצע עייי הפקודה sroute.

חיווט התכנון

.Route->Nanoroute->Route ניתן לבצע את החיווט הסופי בעזרת

בדיקת התזמון

בדיקת העמידה ב- setup time וב- hold time יכול להתבצע בכל שלב של התכנון. הרצת אופטימיזציה יכולה לשפר באופן משמעותי את הביצועים מבחינת הזמנים.

במהלך הניסוי נבצע את כל השלבים שתוארו ויתקבל הסבר מפורט על הדרך לבצע כל שלב.

2.4 רקע בסיסי למערכת ההפעלה Linux

[סטודנטים בעלי ניסיון במערכת ההפעלה Linux יכולים לפסוח על חלק זה.]

ממשק המשתמש של Linux

המעבדה מצויידת במחשבי PC עליהם מותקנת מערכת ההפעלה RedHat Linux. זו מערכת בערכת במחשבי (GUI) המאפשר ביצוע של מרבית הפעולות הנדרשות הן מתוך שורת פקודה בעלת ממשק גרפי (Icons) המאפשר נצלמיות (Icons) כמקובל במערכות מסוג זה.

עם הכניסה למערכת, מופיע על המסך שולחן עבודה (Desktop) ובתחתיתו לוח הפעלה. לוח ההפעלה מאפשר הפעלת תוכניות נפוצות רבות, מעבר בין 4 שולחנות עבודה שונים, קבלת מידע בסיסי על מצב המערכת ועוד. אולם, במעבדה זו כמעט אין צורך בו. זאת, כיוון שאת כל הפעולות הבסיסיות הנדרשות לנו, ניתן להפעיל מתפריט מהיר (Workspace Menu), הנפתח בלחיצת עכבר ימני על שטח ריק בשולחן העבודה. כדי להשלים ההכרות עם שולחן העבודה, נוסיף כי על משטח זה נפתחים חלונות כבכל מערכת חלונאית, ומיזעורם (Minimize) מביא להצגתם כצלמיות בעמודה המתחילה בפינה השמאלית העליונה של המסך.

מערכת הקבצים

להלן מספר פקודות בסיסיות לניהול מערכת הקבצים ב-LINUX, דרך שורת פקודה (פעולות דומות ניתן לבצע גם ממנהל הקבצים - File Manager):

פקודה	פירוש
pwd	שם הספריה הנוכחית
cd [שם ספריה]	שינוי הספריה הנוכחית
cd	מעבר לספרית האב של ההנוכחית
cp [קובץ מקור] (ובץ יעד	העתקת קובץ
cp [שם קובץ] אם ספריה	העתקת קובץ לספרית בת של הנוכחית
cp [שם קובץ] 	העתקת קובץ לספרית האב
שם קובץ] mv [שם קובץ]	העברת קובץ לספרית בת של הנוכחית
mv [שם חדש] [שם ישן]	שינוי שם קובץ
mv [שם קובץ]	העברת קובץ לספרית האב
rm [שם קובץ]	מחיקת קובץ
mkdir [שם ספריה]	יצירת ספרית בת לספריה הנוכחית
rmdir [שם ספריה]	מחיקת ספרית בת של הנוכחית
ls	רשימת שמות הקבצים הגלויים בספריה הנוכחית
ls -la	רשימת פרטי כל הקבצים בספריה הנוכחית
(נקודה-	כפי שניתן לראות, שם ספרית האב של הנוכחית הוא תמיד ייי
	נקודה).
שום: [שם ספריה]/	כשברצוננו להתייחס לספריה אחות (הנמצאת תחת אותו אב), ניתן

עורכי טקסט

במהלך הניסויים נדרש להשתמש בעורך טקסט (Text Editor), כדי ליצור הקבצים. קיימים במהלך הניסויים נדרש להשתמש בעורך טקסט (gedit ,nedit ועוד. ניתן להשתמש בכל עורך לפי שיקול המשתתפים gedit ,nedit בניסוי. מומלץ להשתמש בעורכים gedit ,nedit שאר "מכירים" שפת highlight למילות מפתח.

פרק 3 – דוחות הכנה

הנחיות כלליות: עליך לענות על כל השאלות ולהכין את הקבצים בהתאם להנחיות.

הכנה ניסוי מספר 1

1. הכנת סביבת <u>הסינתזה</u>

 $oldsymbol{.db}$ יוקבעי l $oldsymbol{ib}$ יוקבעי מה הם קבעי וקבעי יוקבעי

פתח את כל בקבצים עם סיומת sv שהועלו ב- labadmin. שים לב שכמעט בכל ביחידות יש פתח את כל בקבצים עם סיומת sv חלוקה של הלוגיקה קומבינטורית (always_comb) ולוגיקה ללוגיקה קומבינטורית (always_comb).

: שילוב זיכרונות SRAM במימוש

ניתן לאכסן מידע בפליפ-פלופים או בזיכרונות SRAM. כאשר יש צורך באכסון של כמות גדולה של מידע חייבים להשתמש ב- SRAM כי צפיפות הסיביות ב- SRAM גבוה בהרבה מצפיפות הסיביות ברגיסטרים (פליפ-פלופים). לא ניתן לסנתז SRAM כפי שמסנתזים לוגיקה רגילה. מקבלים את התיאור של היחידה לסימולציות, קובץ שמאפיין את התא, ו"בלוק שחור" שניתן לשלב ישר ב- layout.


שאלה $\frac{2}{2}$: מה שם המודול של הרמה העליונה של היחידה שלנו? רשום את שמות המודולים שהוא פרגל $\frac{2}{2}$

שאלה 3 : מדוע לא מופיע מימוש של הזיכרונות ?

שמופעל עם עלית השעון ואחד שמופעל always_ff קיים pooling - שים לב שביחידת השעון שים עלית עם ירידת השעון. עם ירידת השעון.

1. אנליזה של setup time אנליזה של 2.

סעיף זה יעסוק בהעמקת הבנה בנושא hold time -1 setup time. חשוב להבין שזמני השהיה של שערים נעים בין ערך מינימלי לערך ומקסימלי. חיוני לבצע את האנליזה עם ההשהיות הנכונות (typical : (ולא רק עם זמני ה- typical). נתון המעגל הבא



איור מס׳ 8: מעגל סינכרוני טיפוסי

המעגל מכיל שני FlipFlops ולוגיקה קומבינטורית ביניהם. עבור סעיף זה, נזניח את ההשהיות הפנימיות של ה-FlipFlops וההשהיות של החוטים.

: 4 שאלה

- א. הסבר מה זה setup time ומה זה hold time י
 - ב. מה זה ייהמסלול הקריטייי!
- ג. מהו מחזור השעון המינימלי שעדיין מאפשר למעגל לעבוד בצורה תקינה ? הסבר.
 - ד. מהו הפתרון פשוט למעגל שאינו מקיים את דרישת ה- setup time י
 - ה. האם המעגל באיור 8 מקיים את דרישת ה- "hold" של ה- FlipFlop י הסבר.
 - ו. מהו הפתרון למסלול שאינו מקיים את דרישת ה- hold time יו.

: הכן קובץ מכיל Top.sdc ש : הכן קובץ

- א. מכיל הגדרת השעון בעל מחזור של 8ns
- ב. מגדיר שהכניסות מגיעות בהשהיה של 1ns אחרי עלית השעון
- ג. מגדיר שהיציאות יוצאות בהשהיה של 1ns אחרי עלית השעון

Design For Testability (DFT): שיפור הבדיקתיות.

המטרה בסעיף זה היא להכיר את היכולת של הכלי ה- \mathbf{DFT} לשפר באופן אוטומטי את המטרה בסעיף זה היא להכיר את התרגיל של ה- \mathbf{DFT} יתבצע רק על ידידת ה- $\mathbf{pooling}$.

<u> צאלה 6</u>

- הסבר מה זה scan flipflops. למה מוסיפים scan flipflops וכיצד משתמשים בהם י
 - scan flipflops 4 בעל scan chain צייר תרשים של

Logical Equivalence Checking - LEC .4

כאמור, תוכנה ה- LEC משוואה בין מימוש ה- RTL ומימוש המסונתז. על מנת שניתן יהיה להשוואת את ה- RTL למימוש מסונתז, הכלי ראשית מבצע סינתזה משלו לקוד ה- RTL לפני ההשוואה.

כommand לכלי, יש להזין את המימושים, פקודות לביצוע ההשוואה ועוד מידע. נבצע זאת עם dofile . dofile : dofile בשם file

set log file enter log file name here -replace set compare effort low add notranslate module dpram32x32_cb -both -library

read library -Both -Replace -sensitive -Statetable -Liberty enter all lib files here

read design enter all SV files here -SYS -Golden -continuousassignment Bidirectional -nokeep_unreach -norangeconstraint -NOE

elaborate design

read design enter synthesized file name here -Verilog -Revised -sensitive -continuous assignment Bidirectional -nokeep_unreach -nosupply

//Disregard gated clocks as a reason for non-equivalence set flatten model -gated_clock

//Make each module unique (i.e. hierA/ModuleA != hierB/ModuleA). A must for hierarchical //compare uniquify -all

//Write Hierarchical dofile with wordlevel (reverse engineering algorithm that takes longer)

write hier_compare dofile hier.do -replace -prepend_string "analyze datapath -module -threads 4; analyze datapath -wordlevel -verbose" -usage

set compare effort low

//run hier_compare hier.do run hier_compare hier.do

//close the logfile set log file

: 7 שאלה

רשום את הפקודות הנייל בקובץ בשם dofile. יש לשנות את כל הטקסט שבאדום בשמות של מימוש שבניסוי. בחר שם כלשהו עבור המימוש המסונתז. הקפד להשתמש בשם זה כאשר תשמור את המימוש המסונתז במהלך הניסוי.

צאלה 8

הסבר מה לפי דעתך התפקיד של הפקודות הבאות (אין צורך להסביר את הארגומנטים של הפקודה). אין צורך להסביר את המשמעות של כל הפרמטרים שבפקודה.

set log file enter log file name here -replace

read library -Both -Replace -sensitive -Statetable -Liberty enter all lib files here

read design enter all SV files here -SYS -Golden -continuousassignment Bidirectional -nokeep_unreach -norangeconstraint -NOE

read design enter synthesized file name here -Verilog -Revised -sensitive -continuous assignment Bidirectional -nokeep_unreach -nosupply

הכנה ניסוי מספר 2

script סינתזה בעזרת

בתחילת החלק השני של הניסוי, נסנתז את התכנון מחדש מספר פעמים על מנת לצור תכנון מהיר. נשמור את תוצאת התזמון אחרי כל קומפילציה. להלן מסגרת של קובץ הסינתזה.

: 1 שאלה

רשום את הפקודות הבאות בקובץ בשם compile.tcl. עליך להשלים (מסומן באדום):

- 1. שמות קבצי התכנון
- 2. שמות הקבצים לשמירת המעגל המסונתז
- 3. שמות הקבצים לשמירת תוצאות התזמון

```
set TopModule Top

set link_library " dw_foundation.sldb \
/tools/kits/tower/PDK_TS18SL/FS120_STD_Cells_0_18um_2005_12/DW_TOWER_tsl18fs120/2005.
12/synopsys/2004.12/models/tsl18fs120_typ.db dpram32x32_cb.db"

set target_library \
"/tools/kits/tower/PDK_TS18SL/FS120_STD_Cells_0_18um_2005_12/DW_TOWER_tsl18fs120/200
5.12/synopsys/2004.12/models/tsl18fs120_typ.db dpram32x32_cb.db"
```

חשוב : סימן ה"/" בשורות set link_library ו- set link_library מציין שהמשך הפקודה מופיע בשורה הבא. על השורות בכחול להופיע כשורה אחת ארוכה.ד

```
sh mkdir -p WORK
define_design_lib work -path ./WORK
read file -format sverilog {cneuron file name}
read file -format sverilog {fcneuron.sv file name}
read file -format sverilog {controller file name}
read_file -format sverilog {pooling file name }
read_file -format sverilog {Top level file name }
current design ${TopModule}
# Read SDC
source ./${TopModule}.sdc
current_design ${TopModule}
set compile_delete_unloaded_sequential_cells true
set case_analysis_with_logic_constants true
set case_analysis_with_logic_constants true
set template_separator_style "_"
set_register_merging [ get_designs ${TopModule} ] false
set compile_seqmap_propagate_constants false
set compile_seqmap_propagate_high_effort false
# First compile
compile
# synt with clock gating - optional
```

```
report_timing > ./reports/file name for first timing results
write -format verilog -hierarchy -output file name for first synthesized file ${TopModule}
#Second compile
compile -incremental
# synt with clock gating - optional
report_timing > ./reports/file name for second timing results
write -format verilog -hierarchy -output file name for second synthesized file ${TopModule}
# Third incremental compile
compile -incremental
report_timing > ./reports/file name for third timing results
write -format verilog -hierarchy -output file name for third synthesized file ${TopModule}
top syn second.v ,top syn first.v עבור שמות הקבצים המסונתזים, עליך להשתמש בשמות
                                                                 top_syn_third.v -1
                                                          2. מבנה קובץ ה- LEF
כאמור קבצי ה- lef מכילים (בין היתר) את התיאור גיאומטרי (כולל מיקום מדויק של ה- pins)
            של התאים הסטנדרטיים. להלן הפורמט של חלק מהנתונים שמופיעים בקובץ lef
      LAYER layerName
01.
02.
          TYPE ROUTING ;
03.
          DIRECTION {HORIZONTAL | VERTICAL} ;
          PITCH {distance | xDistance yDistance} ;
04.
05.
          WIDTH defaultWidth;
06.
          OFFSET {distance | xDistance yDistance} ;
07.
      END layerName
01.
      MACRO macroName
02.
          CLASS {PAD | CORE} ;
03.
          ORIGIN point ;
04.
          SIZE width BY height;
05.
          SITE siteName ;
          PIN pinName DIRECTION {INPUT | OUTPUT}
06.
07.
             PORT
08.
             LAYER layerName;
09.
             RECT point point ;
10.
             END
          END pinName
11.
12.
      END macroName
                                                           : רשום לפי דעתד : <u>2 שאלה</u>
                     ישמופיעים לעיל אמופיעים בעיל וו- \mathbf{LAYER} שמופיעים לעיל \mathbf{LAYER}
                     ב. כמה מבנים מסוג LAYER ו- MACRO יופיעו בקובץ המלא ?
                                  כמה משפטי PIN יופיעו בכל מבנה PIN כמה
```

3. קובץ mmmc.view וקובץ אילוצי תזמון

```
<u>שאלה 3</u> :
לפי איור 7 :
```

- א. אלו קבצים דרושים להגדרת ה- library set מסוג אלו קבצים דרושים להגדרת ה- Sin DG
- ב. איזה library set דרוש להגדרת בlibrary set מסוג

- ג. מה זה קובץ ה- Top.sdc. איזה MMMC Object משתמש בו !
- ד. כמה Analysis Views קיימים בהגדרת ה- Analysis Views שלנו ?

layout -ה שלבי מימוש ה- 4

: <u>4 שאלה</u>

- א. אלו קבצי הטכנולוגיה הדרושים למימוש ה- layout י
- ב. אלו פרמטרים עליך להגדיר על מנת לממש עץ שעון י
- ג. רשום את כל השלבים העיקריים במימוש ה- layout. תאר כל שלב במשפט אחד.

פרק 4 – ביצוע הניסויים


: הערות

כתיבת דוח הניסוי תתבצע במהלך הניסוי באופן ממוחשב בעזרת תבנית שברשותכם. כל הגרפים והסכמות ישולבו בדוייח זה ללא הצורך בהדפסות. לעריכת הדוייח רשום :

oowrite name1 name2.odt

קובץ name1_name2.odt - שים לב ש- name1 הם שמות הסטודנטים המme1_name2.odt ריק אלה תבנית עליה מתבסס הדו"ח.

עריכת הדוח הממוחשב תעשה עייי מעבד תמלילים של Open Office. יתכן ויפתח חלון ההערה הבא:



לחץ על Yes בכדי להמשיך. בדוק שנפתח קובץ לפי שמות הסטודנטים שלכם.

צירוף תמונות/סכמות לדו"ח:

- .jpeg ראשית יש צורך לצור קובץ -
- .New Snapshot לחץ על terminal בחלון ksnapshot -
 - Capture mode -עבור ה- Region בחלון שנפתח בחר ב-
- באמצעות הכפתור השמאלי בחר באיזור של המסך שברצונך להוסיף לדו״ח.



- .CNTR V וצרף למסמך עם Copy to Clipboard לחץ על

רצוי להקטין את חלון ה- waveform כדי שהוא יכנס בצורה יפה יותר לדו״ח.

.Ctrl+Shift ושינוי כתיבה עייי Alt+Shift שינוי שפה יעשה עייי

.Ctrl+Shift+D -ו Ctrl+Shift+A שינוי ביוון הטקסט יעשה עייי:

הערה העיף לביצוע מופיע כ- "-", סעיף לשמירת הרף מופיע כ- 'G111' וסעיף תשובה לשאלה מופיע כ- 'O111'. מופיע לשמור את התמונות בהתאם למספר הסעיף , למשל O111'

ביצוע ניסוי מס׳ 1

1. הכנת סביבת הסינתזה

מטרת סעיף זה היא ללמוד כלי הסינתזה והנושא של Logical Equivalence Checking. במהלך הניסוי, נכיר לא רק את הכלים אלא גם קבצי הטכנולוגיה שכל כלי דורש על מנת שיוכל לעבוד. פתח את הקובץ compile1.tcl עם העורך

nedit compile1.tcl

. את תוכן הקובץ. Q11

- .dv בעזרת הפקודה design vision הפעל את ה-
- בעזרת הפקודה File->Execute קרא את הקובץ compile1.tcl בחלון הפקודה שנפתח.


. רשום את ה- Warnings שמתקבלים: Q12

- .Design->Compile Design בצד שמאל. בצע Logical Hierarchy בחר ב- בחר ב-
 - . רשום את ה- warnings/errors ואת הודעת השגיאה שמתקבלים.
- .target library ו link path : מה חסר ? בצע File->Setup ורשום בדו"ח משמופיע בשדות: Q14
- נבצע את התיקון הנדרש. על מנת לבצע את הסנתזה חובה להגדיר את הטכנולוגיה שבה אנו משתמשים.
 - בצע File->Exit מה- cesign vision -
 - פתח את הקובץ libs.tcl. רשום את התוכן שלו בדו"ח.
 - .dv בעזרת הפקודה design vision הפעל את ה-
 - בעזרת הפקודה Gpen קרא את הקובץ libs.tcl קרא את הקובץ File->Execute -
 - .target library -ו link path ושים לב לשינויים בשדות File->Setup לחץ על

 link_path
 [D Cells 0 18um 2005 12/DW TOWER tsl18fs120/2005.12/synopsys/2004.12/models/tsl18fs120 typ.db dpram32x32 cb.db]x

 target_library
 [D Cells 0 18um 2005 12/DW TOWER tsl18fs120/2005.12/synopsys/2004.12/models/tsl18fs120 typ.db dpram32x32 cb.db]x

- בעזרת הפקודה File->Execute קרא את הקובץ Compile1.tcl בחלון הפקודה שנפתח.
 - .O.K. ולחץ על Design->Compile Design בצע -
- האם הפקודה מצליחה לרוץ הפעם? הסבר מדוע הודעות השגיאה מהסעיף הקודם נעלמו? על פאוד בקבצים שהוספנו בסעיף הקודם פאודי יש צורך בקבצים שהוספנו בסעיף הקודם פאודי יש צורך בקבצים שהוספנו בסעיף בסעיף הקודם פאודי יש צורך בקבצים שהוספנו בסעיף הקודים פאודי יש אודי בקבצים שהוספנו בסעיף הקודים פאודים פאודים פאודים בעל החודים בעל בעל החודים בעל החודים בעל החו
 - ננסה למצוא את המסלול הקריטי. בצע Timing->Report Timing Path -
- תחלה, הסיום והחשהיה של המסלול הקריטי שמתקבל. האם זה ביום את נקודת ההתחלה, הסיום וההשהיה של המסלול הקרוש ישליך לקרוא למנחה להסביר לו התיעורית שמתקבלת אחרי המסלול. מה הפרוש ישליך לקרוא למנחה להסביר לו את התשורות את התשורות התשורות
 - 🌯 icon ולחץ על ה Logical Hierarchy בחר ב- Top ולחץ על ה Logical Hierarchy נוסיף הגדרת שעון. כעת בחלון
 - . Attributes->Specify Clock בחר את pin השעון ולחץ על
 - בחלון שנפתח נגדיר את השעון באופן הבא:
 - בצע Timing->Report Timing.
 - רשום את נקודת ההתחלה, הסיום וההשהיה Q17 של המסלול הקריטי שמתקבל. האם התכנון עומד בזמנים ?
 - על Design->Compile Design בצע O.K.
 - רשום את נקודת ההתחלה, הסיום וההשהיה Q18 של המסלול הקריטי שמתקבל. האם התכנון עומד בזמנים ? הסבר מדוע (גם למנחה).
 - ?מדוע הפעם התוצאה שונה מהפעם הקודמת! Q19
 - ו- File->Exit עם design_vision סגור את ה- OK




לסנתז design vision - בסעיף זה נדגים כיצד שימוש של האופציות השונות מאפשרות ל-מפרות לשומות מאפשרות משופרים.

- כתחיל מחדש את dv עם כל קבצי ה- lib ואילוצי התזמון מוגדרים מראש ב
 - enedit עם העורך compile2.tcl פתח את הקובץ

nedit compile2.tcl

. אסבר בקיצור את תוכן הקובץ. Q21

- פתח את ה- dv. בעזרת הפקודה File->Execute קרא את הקובץ dv. פתח את ה- Open בעזרת הפקודה שנפתח.
 - .Design->Compile Design בצע
- 222 : בצע Timing->Report Timing : רשום את ההשהיה של המסלול הקריטי בטבלה שמופיעה בעמוד הבא.
- Q23 : בדוק את שטח וצריכת ההספק (Design->Report Power ו- Design->Report Area). כמה הספק צורך הזיכרון ? רשום את התוצאות של השטח ושל צריכת ההספק בטבלה (עבור ההספק רשום את ההספק ללא צריכת ההספק של הזיכרון).
 - : יפתח החלון הבא . Timing->Timing Status Summary לחץ על



- יש לוודא שתוית ה- Endpoints Summary לחוץ. בחר במסלול הראשון (מלבן כחול) ולחץ Inspect Worst Paths
- בחלון שנפתח, בחר ב- על Path Schematic. פעולה זאת מציגה הסכמה של המסלול הקריטי. Q24 : הוסף את הסכמה לדוייח.
- ה- בחלון אותם בדו"ח את כל השערים שנמצאים על המסלול הקריטי. ניתן לראות אותם בחלון ה- $\mathrm{Q25}$. Report Timing
- 4ns א. $\frac{\mathbf{doch}}{\mathbf{doch}}$ ורשום בדו"ח מדוע הכלי מציין שנקודת הזמן של תחילת המסלול הוא 0ns א. (ולא 0ns כמצופה):
 - ב. מה ההשהיה של המסלול הקריטי (כפי שמדו״ח עלי ידי הכלי) אם מקוזים ממנו 4ns!

- ג. האם יתכנו מסלולים במעגל שההשהיה שלהם גדולה מהזמן שקיבלת בסעיף ב'? <u>הסבר את תשובתד למנחה</u>. רשום את ההסבר בדו"ח.
- בצע שוב Design->Compile Design <u>הפעם עם ungroup דלוק, ולחץ על .O.K.</u> אופצית ה- ungroup יימשטחיי את התכנון ומאפשר אופטימיזציות בין הבלוקים שבתכנון.
- עמסלול הקריטי את התזמון כפי שהוסבר בסעיף הקודם. רשום את ההשהיה של המסלול הקריטי פי בדוק את התזמון כפי שהוסבר בסעיף את שטח והספק (Design->Report Power -ו-Design->Report Area) ורשום את הטבלה. בדוק את שטח ושל צריכת ההספק. האם התכנון עומד בזמנים ?

סגור את ה-design_vision. פתוח אותו מחדש ובעזרת הפקודה -design_vision סגור את ה- הפקודה Open סגור את הקובץ compile2.tcl נחלון שנפתח.

- .O.K. ולחץ על , Design->Compile Ultra בצע -
- 277 : בצע Timing->Report Timing . רשום בטבלה את ההשהיה של המסלול הקריטי . Design->Report Area) שמתקבל. האם התכנון עומד בזמנים ? הסבר. בדוק את שטח והספק (Design->Report Power ורשום את התוצאות בטבלה. שים לב שהפעם הכלי מדווח על ההספק ללא צריכת ההספק של הזיכרון.
 - בתוך הכלי בשורת הפקודות למטה הכנס את הפקודה הבאה :
- report_net_fanout -threshold 10
 - פקודה זו מציגה את כל הרשתות בעלות fanout גדול מ- 10.
 - רשום

- set_max_fanout 10 Top
 - פקודה זו מאלצת את כלי הסינתזה להגביל את ה- fanout ל- 10.
 - .Design->Compile Ultra בצע
- 228 : בצע Timing->Report Timing . רשום בטבלה את ההשהיה של המסלול הקריטי . Design->Report Area) שמתקבל. האם התכנון עומד בזמנים ? הסבר. בדוק את שטח והספק (Design->Report Power) ורשום את התוצאות בטבלה.
- 929 : מה זה fanout של שער ? האם התכנון עומד בדרישות ה- fanout ? האם הכלי תמיד מסוגל לעמוד בכל דרישות המשתמש ? הסבר.
- השעון שמוגדר ב- compile2.tcl הוא בעל מחזור של 8ns. הגדר שעון חדש בעל מחזור של 6ns.
 - וגם בצע: -

- set_max_fanout 20 Top

- Compile-Ultra בצע
- דוming->Report Timing בטבלה את החשהיה של הקריטי. Timing->Report Timing בצע עומד בזמנים יהטבר. בדוק את שטח והספק בזמנים יהטבר. בדוק את שטח והספק בזמנים יהטבר. בדוק את שטח ורשום את התוצאות בטבלה. (Design->Report Power
 - . האם התכנון עומד בזמנים ? האם התכנון עומד בדרישות ה- fanout ? הסבר : Q211

	Critical Path	Area	Power
compile			
With			
ungroup			
Compile			
ultra			
10			
max_fanout			
6ns clk +			
20 fanout			

צא מהכלי.

. סכם את כל התוצאות שהתקבלו בטבלה. Q212

פתוח את ה- design_vision מחדש ובעזרת הפקודה לesign_vision פתוח את ה- Open פתוח את ה- Open ולחץ על מפתח.

.top_syn.v חשוב : הסקריפט יוצר את המעגל המסונתז לחלק שני של הניסוי בקובץ בשם

Design For Testability (DFT): שיפור הבדיקתיות.

המטרה בסעיף זה היא להכיר את היכולת של ה- design_compiler לשפר באופן אוטומטי את הבדיקתיות של התכנון. מקובל לבצע את התהליך הזה על המימוש המלא. מחוסר זמן נבצע את התרגיל על תת הבלוק בשם pooling.

- .pooling.sv המימוש מופיע בקובץ
- .dv בעזרת הפקודה design vision הפעל את
- Open ולחץ על compilePool.tcl קרא את הקובץ File->Execute בעזרת הפקודה בעזרת בצע את הפקודות :
 - create clock -name "clk" -period 6 -waveform {0 3} {clk}
 - set_output_delay -max 0 pooledPixels
 - .Design->Compile Design בצע סינתוה של המעגל עייי בחירת
- 231 בצע Timing-Report Timing. רשום בטבלה את ההשהיה של המסלול הקריטי . Timing-Report Timing שמתקבל. האם התכנון עומד בזמנים ? רשום את התוצאות בטבלה. בדוק את שטח והספק (Design->Report Power ורשום את התוצאות בטבלה.
- Q32 : בחר ביחידה pooling בצד שמאל. לחץ על 🇨 . כדי לראות את הסכמה לחץ שתי לחיצות מהירות על היחידת ה-pooling שמופיעה בחלון.

בצע zoom לפינה הימנית העליונה של הסכמה.

- א. הוסף לדו"ח צילום מסך של הסכמה שמכיל כ- 4 רגיסטרים.
- ב. האם קיים קשר בין היציאה של רגיסטר אחד לכניסה של רגיסטר אחר ! הסבר.
 - חזור לרמה העליונה של הסכמה.
 - בחלון הפקודות רשום -

- source dft.src
 - .scan insertion ב- dft.src רשומות שתי פקודות עם הגדרות עבור
 - בחלון הפקודות רשום:

insert_dft

233 : בצע שוב Timing-Report Timing. רשום בטבלה את ההשהיה של המסלול הקריטי . עמתקבל האם התכנון עומד בזמנים ? רשום את התוצאות בטבלה. בדוק את שטח והספק (Design->Report Power - ורשום את התוצאות בטבלה.

	Area	Critical Path	Power
Before DFT			
After DFT			

השפיע על ערכים שבטבלה. insert_dft כיצד : Q34

Q35 : בחר ביחידה pooling בצד שמאל. לחץ על ● . כדי לראות את הסכמה לחץ שתי לחיצות מהירות על היחידת ה- pooling שמופיעה בחלון.

בצע zoom לחלק השמאלי של הסכמה.

- א. הוסף לדוייח את החלק של הסכמה שמכיל כ- 4 רגיסטרים.
- ב. האם קיים קשר בין היציאה של רגיסטר אחד לכניסה של רגיסטר אחר ? הסבר.
- ג. רשום את כל השינויים שהוכנסו למעגל כתוצאה של הפקודה insert_dft. התייחס גם לכניסות ויציאות החדשות.

: בצע את הפקודה

- write_scan_def -output scandef
- פקודה זאת יוצרת קובץ בשם scandef המכיל את כל הנתונים של ה-scan chains. פתח את הקובץ ובחן את תוכנו ורשום בדו"ח את מספר השרשרות שנבנו, נקודת ההתחלה שלהם ונקודת הסיום.
- כמה scan chains נוספו למעגל! מדוע! איך אתה יודע! הסבר את התפקיד של כל כמה הכניסות והיציאות החדשות במעגל.
 - יש להשתמש בפקודה יש insert_dft אם ברצוננו לשנות את שיטת הפעולה של set_scan_configuration
 - : על ידי רישום configuration_scan_set ניתן לקבל הסבר מפורט על
- man set_scan_configuration

בחלון הפקודות.

chains_scan 3 להכניס dft_insert - בעזרת ההסבר רשום בדו"ח פקודה שיגרום ל

- סגור את ה- dv עם File->Close -

LEC.4

לאחר ביצוע סינתזה חובה לוודא שהמעגל המסונתז זהה מבחינה לוגית לתיאור ה- RTL. זאת המטרה של סעיף זה.

- חזור לחלון הפקודות של ה- LINUX
 - : עבור לתיקיה lec -


- cd lec
- ראשית נבצע שוב את הסינתזה. בצע סינתזה של המעגל עם compileLec.tcl. הסינתזה top_syn_first.v : יוצרת את המעגל מסונתז

: אם לב שבפלט את ה- design vision יש הודעות מסוג

the register 'genblk1[1].I_pooling/pooledReg_reg[0][7]' is removed because it is merged to 'genblk1[1].I_pooling/pooledReg_reg[0][1]


- זה חשוב להמשך!
- lec -CCDXL : בחלון נפרד הפעל את הכלי עם
- בצע File->Do Dofile ובחר בקובץ בשם File->Do Dofile -

י האם שני התכנונים שקולים : Q41



- : דפדף עד שמופיע Conformal Logical Equivalence Checking בחלון
- Non-equivalent

ולחץ עליו. מופיע החלון הבא



ניתן לראות שקיימים flipflops בתכנון המקורי שאינם קיימים במעגל המסונתז.

.design_vision - מדוע לפי דעתך קיימת אי התאמה כזאת? זכור את ההערה שהפיק ה Q42 רשום את התשובה בדו"ח והסבר את התשובה למדריך.

- פתח את הקובץ compileLecNoMerge.tcl. שם לב, שלפני פקודת הסנתזה compile_ultra

set_register_merging * false

. רשום את המשמעות של הפקודה בדוייח והסבר את התשובה למדריך. Q43

- מחדש. dv סגור את חלון ה- dv . פתח את ה
- נסנתו מחדש עם: compileLecNoMerge.tcl
- .File->Reset Design כעת נבצע את ההשוואה מחדש. בחלון של ה- Country -
 - .OK ובחר בקובץ בשם File->Do Dofile בצע שוב

י האם שני התכנונים שקולים י האם לפי דעתך זה פתרון טוב לבעיה י Q44

- eתח את קובץ ה- pooling.sv. ניתן לראות את השורה הבאה
- pooledReg[i] <= (\$signed(convolution[i]) > 2) ? 8'b1 : 8'hff;
- כלומר pooledReg[i] שומר רק 1+ או 1- במשתנה של 8 סיביות. קצת בזבזני. כלי הסנתזה מזהה זאת ומבצע אופטימיזציה.
- המימוש poolingOpt.sv מהווה מימוש משופר שבו poolingOpt.sv המימוש סיבית אחת בלבד. נבצע כעת את כל התהליך מחדש עם המימוש המשופר.
 - סגור את חלון ה- dv . פתח את ה- dv -
- : בצע סינתזה של המעגל עם compileLecOpt.tcl. הסינתזה יוצרת את המעגל מסונתז : top_syn_second.v

: חשוב : שם לב שבפלט את ה- design_vision כבר אין הודעות מסוג

- the register 'genblk1[1].I_pooling/pooledReg_reg[0][7]' is removed because it is merged to 'genblk1[1].I_pooling/pooledReg_reg[0][1]
 - .File->Reset Design כעת נבצע את ההשוואה מחדש. בחלון של ה-
 - .OK ובחר בקובץ בשם File->Do Dofile. בצע שוב -

האם שני התכנונים שקולים ? הסבר בדו"ח וגם למנחה מדוע פתרון זה טוב בהרבה Q45 מהקודם.

.lec -הו design_vision - סגור את

! סיום חלק ראשון

2 ביצוע ניסוי מס׳


בשם Cadence בפגישה זאת אנו נבנה את ה-layout של התכנון בעזרת כלי אוטומטי של חברת בפגישה זאת אנו נבנה את ה-Innovus. כזכור, התכנון שלנו מורכב מתאים סטנדרטיים ומשלש יחידות

כזכור, בחלק הראשון יצרנו קובץ מסונתז בשם top_syn.v.

1. תכנון ה- Floorplan

בשלב ראשון, עלינו לקרוא את נתוני הטכנולוגיה והתכנון (קובץ ה- Verilog שהתקבל כפלט מהסינתזה. על מנת להקל על התהליך נבצע זאת באופן הבא :

- קווי החיווט ב- layout מוסיפות קבלים ונגדים פרזיטיים ולכן יהיה בלתי אפשרי לעמוד במחזור שעון של 8ns כמו בסעיף הקודם.
 - שנה את מחזור השעון ב- Top.sdc ל- 12ns.
 - .innovus בעזרת הפקודה layout הפעל את כלי ה-
 - : בצע File->Import Design. החלון הבא ייפתח



- בשלב ראשון, כל השדות ריקים. לחץ על Load בחר בקובץ
- השמות הקן העליון. תקן את שם המודול (Files בשדה Verilog בדוק את שם קובץ ה- אם את שם את את אם יש בזה צורך. לחץ על \mathbf{OK}
 - כאמור קובץ ה- mmmc.view קורא לקובץ כאמור קובץ התזמון)
- קבצי ה- lef מכילים את התיאור גיאומטרי (כולל מיקום מדויק של ה- pins) של התאים הסטנדרטיים.
- . אם אין שגיאות הכלי יעלה את התכנון ואת כל קבצי הטכנולוגיה הדרושים. \mathbf{OK}
- לחץ על כל אחת מהאפשריות מבאות (בצד ימין) : ¹¹ אות מהאפשריות מבאות (בצד ימין) ייצוגים שונים של המעגל.
- במרכז ניתן לראות את האזור שיכיל את התאים הסטנדרטיים ובצד שמאל את הבלוקים השונים.

- קרא למדריך על מנת לקבל הסבר על מה שחסר.
 - .File->Exit צא מהכלי עם
- הפעל את הכלי מחדש. קרא את התכנון, אבל הפעם יש להשתמש ב- Top2.globals -

י Top1.globals מה שונה לעומת: Q13


השלב הראשון של התהליך הוא לבנות את ה- Floorplan ולמקם את הבלוקים המוכנים (הזיכרונות במקרה שלנו).

י OK השלם את הטופס באופן הבא, ולחץ על Floorplan->Specify בצע



. הסבר את המשמעות את השינויים שעשית בטופס. Q14

: לחץ על בצד שמאל ומקם את יחידות ה- RAM כפי שמופיע באיור הבא - -



- ליחידות הזיכרון מתחברים חוטים רבים. על מנת לאפשר לכלי החיווט גישה נוחה, נגדיר שטח מסבב לזיכרונות שבו לא ניתן למקם תאים סטנדרטיים.
 - .Floorplan->Edit Floorplan->Edit Halo פעולה זאת מתבצעת עם
 - All Macros ולחץ על הכפתור Top ,Bottom ,Left ,Right רשום 20
 - לחץ על 💷 כדי לראות את התוצאה.

תוסף את הסכמה לדוייח: Q15 :

2. מיקום הפינים והגדרת רשתות האספקה

: pins -קביעת מיקום ה

בדייכ נרצה למקם את הפינים בצלע שהכי קרובה לבלוק הסמוך שאו - שולח את המידע או – מקבל אותו. וזאת כדי לשמור על קווי חיבור קצרים ככל שניתן. נוכל להשתמש בכל אחת משכבות המתכת הקימות. למשל כאן יש לנו 6 שכבות.

אבל בניסוי היום, נפזר את הפינים בכל הצלעות בלי להתייחס לאן הם מתחברים.

כעת יש לחלק את ה- pins בצורה שווה פחות או יותר בין הצלעות. יש לשים לב שמדובר pins כעת יש לחלק את ה- pins ב- pins של בב שתפקידם לחבר את השבב לעלום pins ב- bus של 32 סיביות, שלנו כולל 5 של 5 סיביות ועוד כמה החיצוני. התכנון שלנו כולל 7

פינים. הרעיון כאן הוא לחלק את ה- pins באופן שווה בין הצלעות ולהרחיק אותם אחד מהשני בצורה אחידה.

לשם כך נשתמש בכלי שנקרא Pin Editor , שמאפשר לבצע את בל הפעולות ולהגדיר את כל הפרטים.

- Edit->Pin Editor לחץ על
- classify, clk, learn, pixels, result, rst בחר ב- ctrl בעזרת -
- Along Entire Edge ובחר ב- Spread לחץ על הכפתור שליד
 - .Top -בחר ב- Side/Edge -
 - את על OK. ראה את מיקום הפינים על ה- OK. -
 - : חזור על הפעולה עבור יתר הצלעות לפי בסידור הבא
 - KIDATA1. KIDATA2 : שמאל
 - W1DATA1, W1DATA2 : ימין
 - W2DATA1, W2DATA2 : למטה
 - Pin Editor -- סגור את החלון של ה-

? כיצד ניתן לבחור באיזה שכבה ימוקמו הפינים? על איזה layer מופיעים ה- pins שמוקמו?

. תוסף את הסכמה לדו"ח. Q22

הגדרת רשתות האספקה

בשלב זה נדרש להשתמש בחוטים עבים כאשר הזרם גבוה ובחוטים דקים יותר כאשר הזרם נמוך. לשם כך נבנה שתי טבעות (עבור \mathbf{VSS} ו- \mathbf{VDD}) של חוטים עבים מסביב לבלוק שלנו. בנוסף נוסיף עוד כמה חוטים עבים שחוצים את התכנון באופן אנכי. החיבור של כל התאים לרשתות האלו יתבצע באמצעות חוטים דקים.

את הטבעות ואת החוטים האנכיים ניתן לממש בעזרת שתי פקודות:

- Power->Power Planning->Add Ring .N
- Power->Power Planning->Add Stripes .2

בעזרת Power->Power Planning->Add Rings נוסיף טבעות אספקה סביב לבלוק. בחלון שנפתח, הגדר איזה טבעות רצויות ובחר:

- ברבד. VSS בחר VDD בלבד.
 - : Ring Configuration -ב
 - M5 : left ,right הצלעות
 - TOP M: top ,bottom הצלעות
 - רוחב הפס: 6
 - מרחק בין הפסים: 1.8
- .Centre of Channel ליד offset לחץ על

.VSS -ו VDD בסוף לחץ על

בעזרת Power->Power Planning->Add Stripe ניתן להוסיף רצועות נוספות של קווי האספקה. השלם את הטופס באופן שתואם את הטופס של הטבעות:

- בחר SS בחר ב- Nets בלבד. אבר.
 - M5 : הצלעות האנכיות
- בדרך כלל נגדיר רק צלעות אנכיות או צלעות אופקיות
 - 6 : רוחב הפס
 - מרחק בין הפסים: 1.8
 - עבור Set to set distance עבור
- ב- Stop רשום 80 ועבור Start אבור לחץ על First/Last Strip ב- Absolute לחץ על
 - Q23 : הסבר את המשמעות של המספרים בסעיף הקודם.
 - .VSS ו- VDD בדוק שנוספו קוים אנכיים עבור OK לחץ על
 - . הוסף את הסכמה לדוייח: O24

 ${f N}$ כלי ה- innovus.cmd יוצר קובץ ב- directory שבו הינכם עובדים בשם innovus.cmd כלי ה- הוא מספר. פתח את הקובץ עם ה ${f N}$ הגבוה ביותר. קובץ זה מכיל את רשימת כל הפקודות שבוצעו עד כה באמצעות הממשק הגרפי. עבור לסוף הקובץ.

225 : העתק והוסף לדו"ח את הפקודה שהוסיפה את הטבעות של רשתות האספקה. סגור את הקובץ. שים לב שבעזרת קובץ זה ניתן לבנות script files בקלות רבה!

(Clock Tree Synthesis CTS) מיקום התאים הסטנדרטיים ובנית עץ השעון.

שים לב שעדיין לא מיקמנו את התאים הסטנדרטיים. בשלב זה, נמקם את כל התאים שים לב שעדיין לא מיקמנו את המעגל. על מנת למנוע מיקום של תאים מתחת לקווי \mathbf{VDD} ו- \mathbf{NMC} בחר ב- \mathbf{MMC} בחר ב- \mathbf{MMC} בחר ב- \mathbf{MCC}

מרא נרצה לחץ על Place ->Place Standard Cell. בחלון שנפתח, לחץ על Place ->Place Standard Cell. כעת לחץ על 50% על מנת להשאיר מספיק מקום לחיווט. בשדה של Specify Maximum Density רשום 0.5



לחץ על OK ושוב על

(SRAM - לחץ על שנאד ימין אל מנת לראות את תוצאת המיקום. בחר בתא (לא ה- Status), לחץ על הכפתור הימני ובחר ב- Attribute Editor . מה ה- status ימה המשמעות של יובחר ב- יצוא יובחר ב- יצוא או יובחר ב- יצוא יובחר ב- יצ

זה י status י מה המשמעות של י wire status י מה הפעולה עבור חוט. מה ה- ${
m wire}$ אליך להסביר למנחה את התשובה שלך!

מכאן ניתן להסיק שהחיווט שמוצג אינו חיווט אמיתי/סופי אלה רק חיווט אפשרי. הכלי INNOVUS מאפשר לנו לבחור איזה שכבות נרצה להציג על המסך כדי שנוכל להתרכז רק בשכבות מסוימות. בצד ימין למטה ישנה רשימה של כל השכבות ומשבצת בחירה. נכבה את הצגת החוטים לחיצה על 1,2,3,4,5,6. בצע zoom והכנס לדו״ח תמונה של חלק קטן של ה- layout. שים לב שהיחס בין השטח הריק והמלא בתאים הוא בערך 1:1 בהתאם למה שביקשנו בשלב המיקום. החזר את כל חוטים שוב ע״י לחיצה על 1,2,3,4,5,6.

. Q33 הוסף את הסכמה לדוייח ללא המתכות.

בצע Pre-CTS) Timing->Report Timing). מה ההשהיה של המסלול הקריטי ! בצע את הבדיקה פעם עבור Setup ופעם נוספת עבור רשום את כל תוצאות ה- timing לסעיף זה וליתר הסעיפים בטבלה.

: בצע

optDesign -preCTS

יש לרשום את הפקודה בחלון ה- console כלומר החלון שממנו הופעל Innovus. <u>הערה:</u> חשוב ביותר להפעיל את פקודות האופטימיזציה ובדיקות התזמון עם האופציות הנכונות אחרת תתקבלנה תוצאות לא נכונות!

> פקודה זאת מבצעת אופטימיזציה של התכנון. שים לב שזה לוקח קצת זמן ®. מה ההשהיה של המסלול הקריטי עכשיו? האם יש שיפור ?

מכאן החשיבות להריץ את פקודת אופטימיזציה! רשום את התוצאות בטבלה:

Clk = 12n	Setup WNS	Setup TNS	Hold WNS	Hold TNS
Pre-CTS before OptDesign				
Pre-CTS after OptDesign				
Post-CTS before OptDesign				
Post-CTS after OptDesign				
Post-Route before OptDesign				
Post-Route (hold) after OptDesign				

הערה : כעת ניתן למלא רק שתי שורות. את יתר השורות נמלא בהמשך.

הגדרת עץ השעון

תפקיד עץ השעון הוא להבטיח שהשעון מגיע לכל הפליפ׳ פלופים באותו זמן פחות או יותר. עליך להריץ את הפקודות הבאות ב- terminal שבו הפעלת את innovus. ראשית נגדיר את סיגנל השעון :

create_ccopt_clock_tree -name top -source clk

בעת נגדיר אלו תאים יכולים להשתתף בבניית עץ השעון

set_ccopt_mode -cts_inverter_cells {invbd2 invbd4 invbd7 invbda invbdf
invbdk}

set_ccopt_mode -cts_buffer_cells {bufbd1 bufbd2 bufbd3 bufbd4 bufbd7}

בשלב זה מגדירים את זמני עליה וירידה מכסימליים:

set_ccopt_property target_max_trans 220ps

וגם את ה- skew המכסימלי

set_ccopt_property target_skew 0.2

: כעת בנה את עץ השעון עם

source IITccopt.src

- Clock->CCOpt Clock Tree Debugger בדוק את מבנה השעון עם
- כלומר skew מה ההשהיה, כלומר הזמן בין שורש השעון ל- \mathbf{FF} הראשון (בערך) מה ה- \mathbf{c} כלומר פרש הזמן המכסימלי בין זמן ההגעת השעון ל- \mathbf{FF} אחד כלשהו לאחרים (בערך)!
 - הוסף את הציור לדו"ח: Q35
- בצע את Post-CTS לחץ על האופציה. Timing->Report Timing בצע את הבדיקה גם עבור Post-CTS וגם עבור Hold וגם עבור
 - יש שיפור (ביחס ל- Pre-CTS after OptDesign): רשום את התוצאות בטבלה. האם יש שיפור (ביחס ל- Pre-CTS after OptDesign):

בצע -

optDesign -postCTS

.(Post-CTS) Timing->Report Timing בצע -

יש שיפור י C37 את התוצאות בטבלה. האם יש שיפור י

(Total Negative TNS - (Worst Negative Slack) WNS הסבר את המושגים: Q38 (Slack)

4. חיווט: קווי האספקה והתכנון כולו

מדוע חשוב לדעת את שני מספרים ! קרא למנחה על מנת להסביר לו את התשובה!

- כעת נבצע חיווט של רשתות האספקה. בצע Route->Special Route. בשדה nets. בשדה Route->Special Route. בשדה VDD VSS. בשדה OK. לחץ על VDD VSS.
- מה, מה Route->Special Route הפקודה. פעולה מבצעת הפלומר, כלומר, כלומר, מה \mathbf{X} -ים הסבר במילים של ה- \mathbf{X} -ים האספקהיי שמופעים על ה- \mathbf{A} -ים הלבנים שמופעים על ה- \mathbf{A} -ים המשמעות של יי חיווט של רשתות האספקהיי מה הם ה- \mathbf{X} -ים הלבנים שמופעים על ה- \mathbf{A} -ים הלבנים שמופעים על ה- \mathbf{A} -ים במילים שמופעים על ה- \mathbf{A} -ים הלבנים על ה- \mathbf{A} -ים הלבנים שמופעים על ה- $\mathbf{A$
 - שים לב שהחיווט ניסיוני נעלם.
 - Route->Nanoroute->Route על מנת להשלים את כל החיבורים בצע -
 - סבלנות (©)... פעולה זאת לוקחת קצת זמן.
 - .Route->Nanoroute->Route הסבר במילים שלך איזו פעולה מבצעת הפקודה: Q43
- הפעם הי מדוע הפטטוס שלו יובדוק עבורו ה- Attribute Editor. בחר חוט כלשהו ובדוק עבורו היובדוק עבורו הי ${\it c}$ status
- אנו שמים לב שמופעים X-ים לבנים שמצביעים על שגיאות. ננסה להבין אלו שגיאות Tools->Violation Browser קיימות בתכנון. פתח את החלון
 - . פרא למנחה והסבר לו מהן כל סוגי השגיאות בתכנון ? רשום את התשובה בדו״ח. Q45
 - . לאחר התייעצות עם המנחה, רשום בדו"ח כיצד מתקנים את השגיאות. Q46
 - לדו״ח: Q47 הוסף את ה- layout לדו״ח:

5. אנליזת תיזמון PostRoute והספק

כל האנליזות של התיזמונים שעשינו עד כה, היו מבוססות על אלגוריתם שמעריך את הקיבולים וההתנגדויות של קווי המתכת. לאחר שסיימנו את כל מיקום התאים וקווי הסיגנלים, הכלי יכול לעשות חישוב מדויק של הפרמטרים האלה, ולחשב את התיזמונים בצורה הרבה יותר מדויקת. [עדיין יש לזכור, שזו סימולציה, וביצועי המעגלים בפועל עלולים להיות קצת שונים, אבל זה הדיוק הטוב ביותר שהמתכנן יכול להשיג בשלב הזה]

: ראשית בצע

- source preSO.src


קובץ ה- preSO.src מכיל פקודה שגורמת לכלי לזהות את כל המתכות בצורה נכונה.

- : בצע את הפקודה
- setAnalysisMode -analysisType onChipVariation
 - שדרוש להרצת האנליזה.
- בצע Post Route לחץ על האופציה setup ל- Post Route בטופס. רבע הפעם זה לוקח יותר זמן כי הכלי מחלץ את הערכים של הקבלים והנגדים הפרזיטיים של החוטים שכרגע הוספנו.
 - . רשום את התוצאות בטבלה: O51
 - לעתים, קיימים חריגות timing גם עבור hold וגם עבור
 - : ראשית נבקש מהכלי לנסות לפתור את בעיות ה- hold עם
 - setDelayCalMode -reset -siMode

- : אם קיימת בעיית setup אם קיימת בעיית
- optDesign -setup -postRoute
- : אם קיימת בעיית hold בצע
- optDesign -hold -postRoute
 - . רשום את תוצאות ה- timing שהתקבלו בטבלה. Q52
 - י Setup אריין קיימת בעיית Hold: האם עדיין קיימת בעיית: Q53
 - שים לב שהחריגות קטנו מאד. אנו נסתפק בתוצאות אלה עבור הניסוי.

<u>אנליזה הספק:</u>

- ראשית נגדיר את סוג האנליזה.
- .Power->Power Analysis->Setup בצע -
- עבור ב- Analysis Method נבחר ב- Static, כלומר, כל טרנזיסטור מיוצג צרכן זרם קבוע. OK נבחר ב- COR בחר ב- COR
- פתח את החלון : Power-> Power Analysis->Run. הכנס ערכים לכל השדות כפי שמופיע באיור הבא :



תוצאות האנליזה מופיעות בקובץ $\mathbf{SPA/Top.rpt}$. היחידות הן פתח את הקובץ ורשום בטבלה את הערכים שהתקבלו עבור:

Dpram Total Power, Total Internal Power, Total Switching Power, Total Leakage Power, Total Power

ה- Dpram Total Power מופיע בתחילת הקובץ. חפש את השורות הבאות:

Cell	Internal Power	Switching Power	Total Power	Leakage Power	Cell Name
 √1		0.04741		0.001494	dpram32x32 cb
12		0.03453		0.001494	dpram32x32_cb
(1		0.09819		0.001395	dpram32x32 cl
CTS ccl a buf 00029	0.03868	0.0615	0.1002	8.163e-08	bufbda
CTS ccl a buf 00025	0.03897	0.05919	0.09816	8.163e-08	bufbda
CTS_ccl_a_buf_00023	0.03898	0.05889	0.09786	8.163e-08	bufbda

כל יתר הנתונים מופעים בסוף הקובץ.

. רשום את התוצאות בטבלה: Q64

. רשום את התוצאות בטבלה. Corner - חזור על הבדיקה כאשר - 265 : חזור על

Corner/Freq/FA	Dpram Power (SRAM)	Total Internal Power	Total Switching Power	Total Leakage Power	Total Power
Max/100Mhz/0.1					
Min/100Mhz/0.1					
Max/200Mhz/0.1					
Min/200Mhz/0.1					
Max/100Mhz/0.2					
Min/100Mhz/0.2	_			_	

חוזר על שתי הבדיקות.

- Dominant Frequency = 200Mhz פעם עבור Flop Activity = 0.2 פעם עבור

.(max,min) הסבר את סיבה להבדל בין שתי הפינות :Q56

. הסבר את סיבה להבדל עבור התדרים השונים. Q67

. השונים: Flop Activities - השונים: Q58

י חוץ מהזיכרונות אלו תאים הם צרכני הספק יחסית גדולים ! Q59

יום חלק שני!