

به نام خدا

پروژه معماری کامپیوتر

غزل آشفته دل 40031004

1. سوابق دایرکتوری های فوق چه کاری را انجام می دهند و چه کاربردی دارند ؟ به طور خلاصه توضیح دهید .

Src:

اصلی ترین دایرکتوری پروژه ، دایرکتوری src است . در این دایرکتوری ، cache پیاده سازی شده است (در فایل cache.cc) و تعریف بلوک ها و نحوه خواندن و نوشتن داده ها در بلوک های cache و سیاست cache هنگام رخداد miss در این قسمت پیاده سازی شده است . همچنین کدهای مربوط به اجرای instruction ها و محاسبه hit rate و miss rate در این قسمت وجود دارد .

Prefetcher:

در اینجا instruction ها خوانده می شود و fetch می شوند . سپس داده ها در cache نوشته و یا از آن خوانده می شوند .

Replacement:

در اینجا سیاست های جایگذاری قرار دارند . برای مثال در دایرکتوری lru سیاست lru پیاده سازی شده است . به این صورت که هر خانه از حافظه یک سن دارد و هر چه بیشتر hit شود ، سن آن به عدد صفر نزدیک تر خواهد شد .

Tracer :

در این دایرکتوری فایل های لازم برای نمایش خروجی و trace های champsim با دانستن تعداد دستورات عمل ها وجود دارد.

2. فایل champsim_config.json چه مواردی را مقداردهی می کند و در کدام بخش از تنظیمات می

توان سیاست جایگزینی را مشخص کرد ؟

در این فایل حافظه های پنهان مختلف به همراه ویژگی هایی مثل فرکانس ، تعداد set ها ، تعداد way ها ، سیاست جایگذاری ، میزان تاخیر و ... مشخص شده اند.

عملکرد حافظه نهان با سیاست پیش فرض LRU در شبیه ساز :

```
ChampSim completed all CPUs

Region of Interest Statistics

CPU 0 cumulative IPC: 1.32551 instructions: 500000000 cycles: 377213409
cpu0_DTLB TOTAL ACCESS: 95714885 HIT: 94728832 MISS: 986053
cpu0_DTLB LOAD ACCESS: 54698723 HIT: 53802700 MISS: 896023
cpu0_DTLB RFO ACCESS: 41016162 HIT: 40926132 MISS: 90030
cpu0_DTLB PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_DTLB AVERAGE MISS LATENCY: 10.2622 cycles
cpu0_ITLB TOTAL ACCESS: 36853414 HIT: 36736055 MISS: 117359
cpu0_ITLB LOAD ACCESS: 36853414 HIT: 36736055 MISS: 117359
cpu0_ITLB RFO ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_ITLB AVERAGE MISS LATENCY: 9.42476 cycles
cpu0_L1I TOTAL ACCESS: 32686466 HIT: 31131873 MISS: 1554593
cpu0_L1I LOAD ACCESS: 32686466 HIT: 31131873 MISS: 1554593
cpu0_L1I RFO ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
```

```

cpu0_ITLB PREFETCH ACCESS:      0 HIT:      0 MISS:      0
cpu0_ITLB WRITEBACK ACCESS:     0 HIT:      0 MISS:      0
cpu0_ITLB TRANSLATION ACCESS:    0 HIT:      0 MISS:      0
cpu0_ITLB PREFETCH REQUESTED:    0 ISSUED:    0 USEFUL:      0 USELESS:      0
cpu0_ITLB AVERAGE MISS LATENCY: 9.42476 cycles
cpu0_L1I TOTAL ACCESS: 32686466 HIT: 31131873 MISS: 1554593
cpu0_L1I LOAD ACCESS: 32686466 HIT: 31131873 MISS: 1554593
cpu0_L1I RFO ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L1I AVERAGE MISS LATENCY: 13.5641 cycles
cpu0_STLB TOTAL ACCESS: 1103412 HIT: 1071525 MISS: 31887
cpu0_STLB LOAD ACCESS: 1013382 HIT: 985034 MISS: 28348
cpu0_STLB RFO ACCESS: 90030 HIT: 86491 MISS: 3539
cpu0_STLB PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_STLB AVERAGE MISS LATENCY: 40.0094 cycles
cpu0_L1D TOTAL ACCESS: 163871470 HIT: 162832797 MISS: 1038673
cpu0_L1D LOAD ACCESS: 63868110 HIT: 62912628 MISS: 955482
cpu0_L1D RFO ACCESS: 99971625 HIT: 99891744 MISS: 79881
cpu0_L1D PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D TRANSLATION ACCESS: 31735 HIT: 28425 MISS: 3310
cpu0_L1D PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L1D AVERAGE MISS LATENCY: 62.5671 cycles
cpu0_L2C TOTAL ACCESS: 2852252 HIT: 2430652 MISS: 421600

```

```

cpu0_STLB WRITEBACK ACCESS:      0 HIT:      0 MISS:      0
cpu0_STLB TRANSLATION ACCESS:    0 HIT:      0 MISS:      0
cpu0_STLB PREFETCH REQUESTED:    0 ISSUED:    0 USEFUL:      0 USELESS:      0
cpu0_STLB AVERAGE MISS LATENCY: 40.0094 cycles
cpu0_L1D TOTAL ACCESS: 163871470 HIT: 162832797 MISS: 1038673
cpu0_L1D LOAD ACCESS: 63868110 HIT: 62912628 MISS: 955482
cpu0_L1D RFO ACCESS: 99971625 HIT: 99891744 MISS: 79881
cpu0_L1D PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D TRANSLATION ACCESS: 31735 HIT: 28425 MISS: 3310
cpu0_L1D PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L1D AVERAGE MISS LATENCY: 62.5671 cycles
cpu0_L2C TOTAL ACCESS: 2852252 HIT: 2430652 MISS: 421600
cpu0_L2C LOAD ACCESS: 2509998 HIT: 2117263 MISS: 392735
cpu0_L2C RFO ACCESS: 79877 HIT: 52339 MISS: 27538
cpu0_L2C PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L2C WRITEBACK ACCESS: 259067 HIT: 258000 MISS: 1067
cpu0_L2C TRANSLATION ACCESS: 3310 HIT: 3050 MISS: 260
cpu0_L2C PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L2C AVERAGE MISS LATENCY: 136.404 cycles
LLC TOTAL ACCESS: 507965 HIT: 195987 MISS: 311978
LLC LOAD ACCESS: 392735 HIT: 101434 MISS: 291301
LLC RFO ACCESS: 27538 HIT: 7671 MISS: 19867
LLC PREFETCH ACCESS: 0 HIT: 0 MISS: 0
LLC WRITEBACK ACCESS: 87432 HIT: 86675 MISS: 757
LLC TRANSLATION ACCESS: 260 HIT: 207 MISS: 53
LLC PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
LLC AVERAGE MISS LATENCY: 156.025 cycles

```

```

LLC AVERAGE MISS LATENCY: 156.025 cycles

DRAM Statistics
CHANNEL 0
RQ ROW_BUFFER_HIT:      35205  ROW_BUFFER_MISS:      276016
DBUS AVG_CONGESTED_CYCLE:  3.86061
WQ ROW_BUFFER_HIT:      32838  ROW_BUFFER_MISS:      22598  FULL:          0

CPU 0 Branch Prediction Accuracy: 96.0702% MPKI: 6.21366 Average ROB Occupancy at Mispredict: 83.0076
Branch type MPKI
BRANCH_DIRECT_JUMP: 0.00335
BRANCH_INDIRECT: 0.38644
BRANCH_CONDITIONAL: 5.54084
BRANCH_DIRECT_CALL: 0.003588
BRANCH_INDIRECT_CALL: 0.267536
BRANCH_RETURN: 0.011904

```

در مجموع تعداد instruction ها برابر 500000000 و تعداد cycle های طی شده برای اجرا آنها برابر 377213409 است.

- در حافظه DTLB ، مجموع تعداد access ها به حافظه برابر 95714885 و تعداد hit های رخ داده برابر 94728832 است . پس hit rate تقریبا برابر 98.96 درصد خواهد بود.
- در حافظه ITLB ، مجموع تعداد access ها به حافظه برابر 36853414 و تعداد hit های رخ داده برابر 36736055 است. پس hit rate تقریبا برابر 99.68 درصد خواهد بود.
- در حافظه L1I ، مجموع تعداد access ها به حافظه برابر 32686466 و تعداد hit های رخ داده برابر 31131873 است. پس hit rate تقریبا برابر 95.24 درصد خواهد بود.
- در حافظه STLB ، مجموع تعداد access ها به حافظه برابر 1103412 و تعداد hit های رخ داده برابر 1071525 است. پس hit rate تقریبا برابر 97.11 درصد خواهد بود.
- در حافظه L1D ، مجموع تعداد access ها به حافظه برابر 163871470 و تعداد hit های رخ داده برابر 162832797 است. پس hit rate تقریبا برابر 99.36 درصد خواهد بود.
- در حافظه L2C ، مجموع تعداد access ها به حافظه برابر 2852252 و تعداد hit های رخ داده برابر 2430652 است. پس hit rate تقریبا برابر 85.21 درصد خواهد بود.

- در حافظه LLC ، مجموع تعداد access ها به حافظه برابر 507965 و تعداد hit های رخ داده برابر 195987 است. پس hit rate تقریبا برابر 38.58 درصد خواهد بود.

مشاهده می کنیم که در اکثر حافظه ها hit rate درصد بالایی دارد که این نشان دهنده این است که سیاست lru سیاست مناسبی می باشد . هر چه hit rate بالاتر باشد ، سرعت دریافت داده ها بالاتر می رود . در این حافظه ها داده هایی که در cache قرار می گیرند ، داده هایی هستند که زیاد مورد استفاده cpu قرار می گیرند . برعکس در حافظه های با hit rate پایین تر ، داده های موجود در cache کمتر مورد استفاده پردازنده قرار می گیرند و cpu مجبور می شود داده ها را از مموری بخواند که این باعث کاهش سرعت آن می شود.

پیاده سازی سیاست MRU :

در این سیاست ، زمان ورود داده جدید به cache اگر خانه خالی وجود داشته باشید ، در آنجا قرار می گیرد و اگر خانه خالی وجود نداشته باشد ، در خانه ای که بیشترین تعداد access تا به الان را داشته ، قرار می گیرد.

در این سیاست باید از سن داده هایی که سنشان بیشتر از سن داده hit شده است ، یک واحد کم کنیم و سن داده ای که hit شده را برابر ماکسیمم سن ممکن قرار دهیم . با این کار داده ای که از cache بیرون می رود و بیشترین سن را دارد ، همان داده ای است که اخیرا مورد استفاده قرار گرفته است .(سیاست MRU دقیقا برعکس سیاست LRU است . در سیاست LRU داده با سن بیشتر دور انداخته می شود ولی در آنجا هر چه داده ای بیشتر مورد استفاده قرار گیرد ، سن آن به صفر نزدیکتر است .(سن آن کمتر است.)

به نظر می رسد که سیاست LRU از سیاست MRU بهینه تر باشد چرا که طبق Temporal Locality داده ای که قبلا استفاده شده احتمال بیشتری برای آن وجود دارد که در آینده ای نزدیک دوباره مورد استفاده قرار گیرد .

```
auto begin = std::next(block.begin(), set * NUM_WAY);
auto end = std::next(begin, NUM_WAY);
uint32_t hit_lru = std::next(begin, way)->lru;
std::for_each(begin, end, [hit_lru](BLOCK& x) {
    if (x.lru >= hit_lru)
        x.lru--;
});
std::next(begin, way)->lru = NUM_WAY-1; // promote to the MRU position
```

خروجی شبیه ساز :

```
CPU 0 cumulative IPC: 0.673064 instructions: 500000001 cycles: 742871072
cpu0_DTLB TOTAL      ACCESS: 93188082 HIT: 76102251 MISS: 17085831
cpu0_DTLB LOAD        ACCESS: 54291779 HIT: 41355116 MISS: 12936663
cpu0_DTLB RFO         ACCESS: 38896303 HIT: 34747135 MISS: 4149168
cpu0_DTLB PREFETCH    ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB WRITEBACK   ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_DTLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_DTLB AVERAGE MISS LATENCY: 10.6804 cycles
cpu0_ITLB TOTAL      ACCESS: 35521252 HIT: 34120413 MISS: 1400839
cpu0_ITLB LOAD        ACCESS: 35521252 HIT: 34120413 MISS: 1400839
cpu0_ITLB RFO         ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB PREFETCH    ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB WRITEBACK   ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_ITLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_ITLB AVERAGE MISS LATENCY: 11.1435 cycles
cpu0_L1I TOTAL      ACCESS: 34463267 HIT: 22720154 MISS: 11743113
cpu0_L1I LOAD        ACCESS: 34463267 HIT: 22720154 MISS: 11743113
cpu0_L1I RFO         ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I PREFETCH    ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I WRITEBACK   ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1I PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L1I AVERAGE MISS LATENCY: 44.1528 cycles
```

```

cpu0_STLB TOTAL ACCESS: 18486670 HIT: 16577184 MISS: 1909486
cpu0_STLB LOAD ACCESS: 14337502 HIT: 12693188 MISS: 1644314
cpu0_STLB RFO ACCESS: 4149168 HIT: 3883996 MISS: 265172
cpu0_STLB PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB TRANSLATION ACCESS: 0 HIT: 0 MISS: 0
cpu0_STLB PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_STLB AVERAGE MISS LATENCY: 16.3294 cycles
cpu0_L1D TOTAL ACCESS: 160602460 HIT: 135363608 MISS: 25238852
cpu0_L1D LOAD ACCESS: 63312329 HIT: 45940089 MISS: 17372240
cpu0_L1D RFO ACCESS: 95408291 HIT: 88362011 MISS: 7046280
cpu0_L1D PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D WRITEBACK ACCESS: 0 HIT: 0 MISS: 0
cpu0_L1D TRANSLATION ACCESS: 1881840 HIT: 1061508 MISS: 820332
cpu0_L1D PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L1D AVERAGE MISS LATENCY: 19.5962 cycles
cpu0_L2C TOTAL ACCESS: 46002628 HIT: 39632364 MISS: 6370264
cpu0_L2C LOAD ACCESS: 28704468 HIT: 22978513 MISS: 5725955
cpu0_L2C RFO ACCESS: 6453298 HIT: 6226288 MISS: 227010
cpu0_L2C PREFETCH ACCESS: 0 HIT: 0 MISS: 0
cpu0_L2C WRITEBACK ACCESS: 10024530 HIT: 9688927 MISS: 335603
cpu0_L2C TRANSLATION ACCESS: 820332 HIT: 738636 MISS: 81696
cpu0_L2C PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
cpu0_L2C AVERAGE MISS LATENCY: 96.4605 cycles

```

```

LLC TOTAL ACCESS: 6875812 HIT: 3786165 MISS: 3089647
LLC LOAD ACCESS: 5723313 HIT: 2982311 MISS: 2741002
LLC RFO ACCESS: 224776 HIT: 171499 MISS: 53277
LLC PREFETCH ACCESS: 0 HIT: 0 MISS: 0
LLC WRITEBACK ACCESS: 846027 HIT: 573649 MISS: 272378
LLC TRANSLATION ACCESS: 81696 HIT: 58706 MISS: 22990
LLC PREFETCH REQUESTED: 0 ISSUED: 0 USEFUL: 0 USELESS: 0
LLC AVERAGE MISS LATENCY: 157.897 cycles

```

DRAM Statistics

CHANNEL 0

```

RQ ROW_BUFFER_HIT: 157830 ROW_BUFFER_MISS: 2656016
DBUS_AVG_CONGESTED_CYCLE: 3.7897
WQ ROW_BUFFER_HIT: 166463 ROW_BUFFER_MISS: 175047 FULL: 36

```

CPU 0 Branch Prediction Accuracy: 96.0702% MPKI: 6.21366 Average ROB Occupancy at Mispredict: 82.761

Branch type MPKI

```

BRANCH_DIRECT_JUMP: 0.00335
BRANCH_INDIRECT: 0.38644
BRANCH_CONDITIONAL: 5.54084
BRANCH_DIRECT_CALL: 0.003588
BRANCH_INDIRECT_CALL: 0.267536
BRANCH_RETURN: 0.011904

```

- در حافظه DTLB ، مجموع تعداد access ها به حافظه برابر 93188082 و تعداد hit های رخ

داده برابر 76102251 است . پس hit rate تقریبا برابر 81.66 درصد خواهد بود.(با سیاست

LRU ، hit rate برابر 98.96 درصد بود.)

- در حافظه ITLB ، مجموع تعداد access ها به حافظه برابر 35521252 و تعداد hit های رخ داده برابر 34120413 است . پس hit rate تقریبا برابر 96.05 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 99.68 درصد بود.)
- در حافظه L1I ، مجموع تعداد access ها به حافظه برابر 34463267 و تعداد hit های رخ داده برابر 22720154 است . پس hit rate تقریبا برابر 65.92 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 95.24 درصد بود.)
- در حافظه STLB ، مجموع تعداد access ها به حافظه برابر 18486670 و تعداد hit های رخ داده برابر 16577184 است . پس hit rate تقریبا برابر 89.67 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 97.11 درصد بود.)
- در حافظه L1D ، مجموع تعداد access ها به حافظه برابر 160602460 و تعداد hit های رخ داده برابر 135363608 است . پس hit rate تقریبا برابر 84.28 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 99.36 درصد بود.)
- در حافظه L2C ، مجموع تعداد access ها به حافظه برابر 46002628 و تعداد hit های رخ داده برابر 39632364 است . پس hit rate تقریبا برابر 86.15 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 85.21 درصد بود.)
- در حافظه LLC ، مجموع تعداد access ها به حافظه برابر 6875812 و تعداد hit های رخ داده برابر 3786165 است . پس hit rate تقریبا برابر 55.06 درصد خواهد بود.(با سیاست LRU ، hit rate برابر 38.58 درصد بود.)

همان طور که پیش بینی کرده بودیم در اکثر حافظه ها نرخ برخورد با سیاست MRU کمتر از نرخ برخورد با سیاست LRU است . در دو حافظه آخر بر عکس است . در سیاست MRU ، داده هایی که اخیرا بیشترین access را داشتند ، در بالای cache نگه می دارد و اگر آن داده دوباره access شود ، hit رخ می دهد. اگر در زمان کوتاه داده های مشابه مکررا access شوند ، MRU در مقایسه با LRU نرخ برخورد بالاتری را فراهم می کند.