

数字电子技术实习指导书

（试行）

LHY 修订

2025. 5

第一部分 Multisim 软件仿真

课题一 单稳态触发器和多谐振荡器

一、实验目的

1. 研究 555 单稳态触发器的功能。
2. 研究由 555 构成的多谐振荡器的功能。

二、实验器材

5V 直流电源	1 个
逻辑探头	1 个
555 定时器	1 台
信号发生器	1 台
双踪示波器	1 台
电容器 1 μ F、100 μ F、0.02 μ F	各 1 个
0.01 μ F	2 个
电阻 200 k Ω 、100 k Ω 、72 k Ω 、48 k Ω 、10 k Ω 、5 k Ω 、1 k Ω	各 1 个

三、实验原理

单稳态触发器具有三个特点：第一，有一个稳态和一个暂稳态；第二，在外来触发脉冲的作用下，能够从稳态翻转为暂稳态；第三，暂稳态维持一段时间以后将自动返回稳态，暂稳态的维持时间与触发脉冲无关，仅决定于电路本身的参数。




图 1-1 555 单稳态触发器

图 1-1 可用来验证 555 单稳态触发器的逻辑功能。图中 TRI 为下沿触发脉冲入端，

由时钟逻辑开关 CLOCK 提供下沿触发脉冲。逻辑探头 Output 可显示单稳电路的输出状态，稳态时 Out=0，暂稳态时 Out=1。暂稳态的维持时间 t_w 由 RC 电路的时间常数来决定，其计算公式为 $t_w \approx 1.1R_2C_2$ 。

图 1-2 为测试 555 单稳态触发器时间波形的电路。信号发生器将连续方波脉冲加到单稳态电路的触发输入端 TRI，下降沿到来时电路触发进入暂稳态，用示波器可以观察触发输入端 TRI、电容电压及输出端 Out 波形。




图 1-2 555 单稳电路的时间波形

图 1-3 是一个用 555 定时器连成的多谐振荡器电路。电路的振荡频率 f 和输出矩形波的占空比由外接元件 R_1 、 R_2 和 C_2 决定。 C_1 为控制输入端 CON 的旁路电容，对振荡频率没有什么影响。振荡频率 f 可由输出脉冲的周期求出，即

$$f = \frac{1}{T} \quad (1-1)$$

占空比 q 为用百分数表示的多谐振荡器输出高电平的时间 t_2 与周期 T 之比，即

$$q = \frac{t_2}{T} \times 100\% \quad (1-2)$$

对于图 1-3 所示的多谐振荡电路，在一周内输出低电平的时间 t_1 、输出高电平的时间 t_2 、振荡周期 T 、振荡频率 f 及占空比 q 的近似值可由下列公式求出

$$t_1 = 0.7R_2C_2 \quad (1-3)$$

$$t_2 = 0.7(R_1 + R_2)C_2 \quad (1-4)$$

$$T = t_1 + t_2 = 0.7(R_1 + 2R_2)C_2 \quad (1-5)$$

$$f = \frac{1}{T} = \frac{1.43}{(R_1 + 2R_2)C_2} \quad (1-6)$$

$$q = \frac{t_2}{t_1 + t_2} = \frac{R_1 + R_2}{R_1 + 2R_2} \quad (1-7)$$




图 1-3 555 多谐振荡器

四、实验步骤

1. 在 Multisim 平台上建立如图 1-1 所示的实验电路，这是一个验证单稳态触发器逻辑功能的虚拟实验电路。逻辑探头 Output 检测单稳电路输出 Out 的高低电平。当 Out 输出高电平时，输出连接的 Probe-Red 将被点亮。逻辑开关 J1 为单稳电路触发输入端 TRI 提供下降沿触发信号，开始时这个逻辑开关应该接高电平。单击仿真开关进行动态分析，接着按空格键 Space，给单稳电路触发端加上一个下降沿触发脉冲，测量并记录单稳电路输出高电平（Out=1，逻辑探头 Output 发红光）的持续时间 t_w ， t_w 可由仿真界面右下角的运行时间读取。

2. 根据电阻值 R_2 和电容值 C_2 ，计算 555 单稳电路输出高电平的持续时间 t_w 。

3. 单击开关停止仿真。将电阻 R_2 值改为 $200k\Omega$ ，这时逻辑开关 J1 应当接高电平。单击仿真开关进行动态分析，接着按空格键 Space，给单稳电路的触发端加上一个下降沿触发信号，测量并记录单稳电路输出高电平的持续时间 t'_w 。

4. 单击开关停止仿真。在 Multisim 平台上建立如图 1-2 所示的实验电路，这是一个用信号发生器和示波器测量 555 单稳触发器时间波形的电路。信号发生器和示波器按图

设置。

5. 单击仿真开关进行动态分析。信号发生器在单稳电路的下沿触发端 TRI 加上方波信号，记录示波器显示的输入波形、输出波形及电容 C_2 上电压信号的波形。

6. 在 Multisim 平台上建立如图 1-3 所示的多谐振荡器电路。

7. 测量并记录输出低电平的时间 t_1 、输出高电平的时间 t_2 及振荡周期 T 。

8. 测量并记录触发电压的最大值 V_H 及最小值 V_L 。

9. 根据步骤 7 测出的振荡周期 T ，计算脉冲频率 f ，单位为 Hz 。

10. 根据步骤 7 测出的 t_1 、 t_2 及 T ，计算占空比 q 。

11. 根据图 1-3 所示的电路中的电阻值 R_1 、 R_2 及电容值 C_2 ，计算 t_1 、 t_2 及 T 。

12. 单击开关停止仿真。将电阻值 R_1 、 R_2 改为 $48\text{ k}\Omega$ ，将电容值 C_2 改为 $0.02\mu\text{F}$ 。单击仿真开关进行动态分析。等振荡稳定后暂停仿真。

13. 测量并记录输出低电平的时间 t_1 、输出高电平的时间 t_2 及周期 T 。

14. 根据步骤 13 测出的周期 T ，计算频率 f 。

15. 根据步骤 13 测出的 t_1 、 t_2 及 T ，计算占空比 q 。

16. 根据新的电阻值 R_1 、 R_2 及新的电容值 C_2 ，计算 t_1 、 t_2 及 T 。

五、思考与分析

1. 说明 555 时基电路各个引脚的功能。

2. 步骤 1 单稳电路输出脉冲宽度 t_w 的测量值与步骤 2 的计算值比较，情况如何？

3. 图 1-2 所示的单稳电路是由输入脉冲信号的上沿触发还是下沿触发？

4. 改变输入脉冲信号的频率，图 1-2 所示的单稳电路输出脉冲宽度会改变吗？

5. 多谐振荡器 t_1 、 t_2 及 T 的测量值与计算值比较，情况如何？

6. 多谐振荡器输出波形占空比的测量值与计算值比较，情况如何？

课题二 异步计数器

一、实验目的

1. 研究 JK 触发器在异步计数器中的应用。
2. 研究触发器的传播延迟对异步计数器的影响。
3. 测试普通递减异步计数器的功能。
4. 测试 7493 递减异步计数器的功能。
5. 研究异步计数器的分频功能。
6. 研究怎样改变异步计数器的分频数。

二、实验器材

5V 直流电源	1 个	逻辑开关	4 个
下沿 JK 触发器 74112	4 个	异步计数器 7493	2 个
数字信号发生器	1 台	逻辑分析仪	1 台
信号发生器	1 台	示波器	1 台

三、实验原理

当 JK 触发器的 J、K 输入端均为高电平时可连成二进制计数器。二进制计数器分为同步计数器和异步计数器。异步计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其它各级触发器则由相邻的低位触发器来触发。因为计数进位信号像波浪一样推进，所以又称为纹波计数器。

一个触发器的传播延迟时间 t_p 为触发器从接收边沿触发输入信号到发生输出状态变化所需要的时间。因为在异步计数器中，后级触发器在前级触发器的输出状态发生变化以前是没有时钟信号输入的，所有的输出不能同时响应计数时钟脉冲的输入，所以从计数脉冲输入到最后一个触发器改变输出之间的延迟时间由触发器的个数 N 来决定。如果时钟频率过高，则在下一个输入时钟脉冲到达时，最后一个触发器还来不及改变输出状态，就会造成计数错误。基于这个原因，异步计数器的最大时钟频率 $f_{\max}$ 将低于同步计数器的最大时钟频率。对于异步计数器，最大时钟频率可用下式计算：

$$f_{\max} = \frac{1}{Nt_p} \quad (2-1)$$

异步计数器常用于分频电路。因为 JK 触发器的 J、K 端均为高电平时，仅在时钟脉冲的下降沿（或上升沿）到达时才改变输出状态，所以在异步计数器中每个触发器输出波形的频率为时钟输入波形频率的一半。

在图 2-1 所示的电路中，用 4 个下降沿触发的 JK 触发器组成一个 4 位二进制异步计数器。每个触发器的 J、K 输入端都接 5V 电源，即 $J=K=1$ 。第一个触发器 Q_0 由计数时钟脉冲 CLK 触发。每个高位触发器的 CLK 输入端接到相邻低位触发器的 Q 输出端。当低位触发器的输出由 1 降为 0 时，相邻高位触发器被触发。每个触发器的直接复位端




图 2-1 异步计数器

都接到计数器的清零端 CLR' ，当 $\text{CLR}'=0$ 时，计数器清零。每次清零后， CLR' 应当接回高电平，否则计数器无法正常工作。

图 2-2 电路是由 4 个下降沿触发的 JK 触发器构成的 4 位异步二进制递减计数器。在计数器中每个高位触发器的 CLK 输入端接到相邻低位触发器的 Q' 输出端。

芯片 7493 计数器具有二分频和八分频功能。INA 为二分频时钟输入端，INB 为八分频时钟输入端， $Q_A \sim Q_D$ 为 4 个输出端，R01、R02 作为 2 个复位端，低电平时计数，高电平时各个输出端均被置为 0。




图 2-2 4 位异步递减计数器

图 2-3 为 7493 构成的异步二进制计数器。其中开关 J1 控制计数器处于计数状态还是置零状态；开关 J2 产生的下降沿作用于 INA 输入端，使 Q_A 实现一位计数，分频数为 2，即输出信号频率为 INA 输入信号频率除以 2；开关 J3 产生的下降沿作用于 INB 输入端，使输出端 Q_B 、 Q_C 和 Q_D 实现模 8 计数，分频数为 8；开关 J4 控制 INB 输入端是否

和 Q_A 输出端相连，当 J4 作用使 Q_A 输出端作为 INB 的输入信号时，通过控制开关 J2，




图 2-3 7493 异步计数器

可实现一个 16 分频的 4 位二进制计数器。以上特性使得 7493 用起来非常方便，可接成 1 位、3 位或 4 位计数器。7493 还有两个高电平复位输入端 $RO(1)$ 和 $RO(2)$ 。这两个输入端可用来对计数器清 0，为了改变计数器的分频还可用它来中止计数。用不同的方式连接计数器，可改变它的分频数，范围是 2 分频至 16 分频。

在图 2-4 中 7493 接成 12 进制计数器。电路中 Q_A 与 INB 连接使 7493 构成 4 位计数器，而且输出端 Q_C 和 Q_D 接到复位端 $RO(1)$ 和 $RO(2)$ 。这种连接方式使计数器只在 0 到 12 之间进行计数，当第 12 个时钟脉冲到达时计数器复位，这样就构成了十二进制计数器，分频数为 12。




图 2-4 7493 接成十二进制计数器

在图 2-5、图 2-6、图 2-7 和图 2-8 中，7493 计数器接成不同模值的分频电路。示波器用来显示时钟输入波形和计数输出波形。仔细观察 Q_A 、 INB 、 $RO(1)$ 和 $RO(2)$ 的连接方式，可确定计数器的分频数。计数器的分频数 n 还可通过实验来测定，方法是先用示波器测出时钟周期 T_c 和计数周期 T_o 。因为频率为周期的倒数，所以时钟频率 f_c 和计数频率 f_o 分别为

$$f_c = \frac{1}{T_c} \quad (2-2)$$

$$f_o = \frac{1}{T_o} \quad (2-3)$$

最后由 f_c 和 f_o 可求出计数器的分频数 n ，即

$$n = \frac{f_c}{f_o} \quad (2-4)$$




图 2-5 7493 分频电路（一）




图 2-6 7493 分频电路（二）




图 2-7 7493 分频电路（三）

在图 2-8 电路中，用两个 7493 级联组成异步计数器，以增大计数器的分频数。信号发生器提供 1KHZ 的方波信号作为计数器的时钟脉冲输入。示波器则显示级联计数器的输出波形。级联计数器的分频数 n 可通过实验来测定。用上面所介绍的方法，先测定第一级计数器的分频数 n_1 ，再测定第二级计数器的分频数 n_2 ，则级联计数器的分频数 n 等于 n_1 和 n_2 的乘积，即

$$n = n_1 n_2 \quad (2-5)$$




图 2-8 7493 分频电路（四）

四、实验步骤

1. 在 Multisim 平台上建立如图 2-1 所示的实验电路，这是一个由 4 个下降沿触发的 JK 触发器组成的 4 位异步二进制计数器。单击仿真开关进行动态分析，首先对计数器清零，然后将清零信号输入端接回“1”的位置。
2. 按键盘上的空格键使 CLK 的输入产生一个时钟信号的下降沿。对每个时钟脉冲输

入，在表 2-1 中记录相应的二进制计数输出。

表 2-1 计数输出（一）

输 入 时钟脉冲	输 出 $Q_3Q_2Q_1Q_0$	输 入 时钟脉冲	输 出 $Q_3Q_2Q_1Q_0$
1		9	
2		10	
3		11	
4		12	
5		13	
6		14	
7		15	
8		16	

3.单击开关停止仿真。在 Multisim 平台上建立如图 2-2 所示的实验电路，这是一个用 4 个下降沿触发的 JK 触发器组成的 4 位异步递减计数器，开始时逻辑开关 J1 和 J2 应该置 1。单击仿真开关进行动态分析。首先对计数器清 0，然后将清零信号输入端接回“1”的位置。。

4. 按键盘上的空格键使 CLK 的输入产生一个时钟信号的下降沿。对每个时钟脉冲输入，在表 2-2 中记录相应的二进制计数输出。

表 2-2 计数输出（二）

输 入 时钟脉冲	输 出 $Q_3Q_2Q_1Q_0$	输 入 时钟脉冲	输 出 $Q_3Q_2Q_1Q_0$
1		9	
2		10	
3		11	
4		12	
5		13	
6		14	
7		15	
8		16	

5. 单击开关停止仿真。在 Multisim 平台上建立如图 2-3 所示的实验电路，这是一个 7493 4 位二进制异步计数器。这种计数器具有两个高电平输入有效的复位端 $RO(1)$ 、 $RO(2)$ 及两个下降沿触发时钟脉冲输入端 INA、INB。INA 用来触发 Q_A 对应的内部触发器来实现 1 位二进制计数器，INB 用来触发 Q_B 、 Q_C 、 Q_D 对应的内部触发器来实现 3 位二进制计数器。通过外部连线将 Q_A 输出端接到 INB 时钟输入端，并将 INA 作为计数时钟脉冲输入端，就可连成 4 位二进制计数器。当开关 J2 提供下降沿时，7493 用 INA 作为时钟输入可构成 1 位计数器，分频数 $n=2$ ；当开关 J3 提供下降沿时，用 INB 作为时钟输入可构成 3 位计数器，分频数 $n=8$ ；当 Q_A 作为 INB 的输入信号时，用 INA 作为时钟输入，7493

可构成 4 位计数器，分频数 $n=16$ 。

6. 开关 J2 动作产生下降沿，观察计数器 Q_A 输出端的状态变化。

7. 开关 J3 动作产生下降沿，观察计数器 Q_B 、 Q_C 、 Q_D 输出端的状态变化。

8. 开关 J4 动作使 Q_A 作为 INB 的输入信号，通过开关 J2 动作产生下降沿，观察计数器 Q_A 、 Q_B 、 Q_C 、 Q_D 输出端的状态变化。

9. 单击开关停止仿真。在 Multisim 平台上建立如图 2-4 所示的实验电路，这是一个用 7493 连成的十二进制计数器，分频数 $n=12$ 。电路中 Q_A 输出端接到 INB 输入端， Q_D 输出端接到 $RO(1)$ 复位输入端，并且 Q_C 输出端接到 $RO(2)$ 复位输入端。单击仿真开关进行动态分析。给 INA 输入端加上触发时钟脉冲，观察 $Q_D \sim Q_A$ 的输出变化，并将观察结果记录到表 2-3 中。

表 2—3 计数输出（三）

输 入 时钟脉冲	输 出 $Q_D Q_C Q_B Q_A$	输 入 时钟脉冲	输 出 $Q_D Q_C Q_B Q_A$
1		9	
2		10	
3		11	
4		12	
5		13	
6		14	
7		15	
8		16	

10. 单击开关停止仿真。在 Multisim 平台上建立如图 2-5 所示的实验电路，信号发生器产生的方波频率为 1KHz，幅度为 5V。单击仿真开关进行动态分析。利用示波器测定并记录时钟输入波形的周期 T_c 及频率 f_c 、计数输出波形的周期 T_o 及频率 f_o 。

时钟输入 $T_c =$ _____ $f_c =$ _____

计数输出 $T_o =$ _____ $f_o =$ _____

计数器的分频数 $n =$ _____

11. 单击开关停止仿真。在 Multisim 上建立如图 2-6 所示的实验电路，信号发生器产生的方波频率为 1KHz，幅度为 5V。单击仿真开关进行动态分析。利用示波器测定并记录时钟输入波形的周期 T_c 及频率 f_c 、计数输出波形的周期 T_o 及频率 f_o 。

时钟输入 $T_c =$ _____ $f_c =$ _____

计数输出 $T_o =$ _____ $f_o =$ _____

计数器的分频数 $n =$ _____

12. 单击开关停止仿真。在 Multisim 平台上建立如图 2-7 所示的实验电路，信号发生器产生的方波频率为 1KHz，幅度为 5V。单击仿真开关进行动态分析。利用示波器测定

并记录时钟输入波形的周期 T_c 及频率 f_c 、计数输出波形的周期 T_o 及频率 f_o 。

时钟输入 $T_c =$ _____ $f_c =$ _____

计数输出 $T_o =$ _____ $f_o =$ _____

计数器的分频数 $n =$ _____

13. 单击开关停止仿真。在 Multisim 平台上建立如图 2-8 所示的实验电路，信号发生器产生的方波频率为 1KHz，幅度为 5V。单击仿真开关进行动态分析。利用示波器测定并记录时钟输入波形的周期 T_c 及频率 f_c 、计数输出波形的周期 T_o 及频率 f_o 。

时钟输入 $T_c =$ _____ $f_c =$ _____

计数输出 $T_o =$ _____ $f_o =$ _____

计数器的分频数 $n =$ _____

五、思考与分析

1. 图 2-1 所示的计数器是用时钟脉冲的上升沿触发还是下降沿触发？
2. 在表 2-1 中，时钟脉冲输入的顺序数与计数输出的二进制数之间有何关系？
3. 在图 2-2 所示的异步计数器电路中，每个触发器的输出脉冲频率与输入时钟频率之间有何关系？JK 触发器的传播延迟时间 t_p 大约等于多少？
4. 图 2-3 所示的电路有什么计数功能？
5. 怎样改变 7493 外部电路的连接，才能构成 1 位、3 位或 4 位计数器？
6. 在表 2-3 中，时钟脉冲输入的顺序数与计数输出的二进制数之间有何关系？
7. 在步骤 10 中，计数器分频数 n 的测量值与计算值比较，情况如何？
8. 在步骤 11 中，计数器分频数 n 的测量值与计算值比较，情况如何？
9. 在步骤 12 中，计数器分频数 n 的测量值与计算值比较，情况如何？
10. 在步骤 13 中，计数器输出频率 f_o 的测量值与计算值比较，情况如何？

课题三 D/A 转换器

一、实验目的

1. 研究 D/A 转换器数字输入与模拟输出之间的关系。
2. 研究怎样设置 D/A 转换器的输出范围。
3. 研究怎样测量 D/A 转换器的输出偏移电压。
4. 研究怎样提高 D/A 转换器的分辨率。
5. 研究怎样测试 D/A 转换器的分辨率。

二、实验器材

5V、10V 直流电源	各 1 个	逻辑开关	8 个
逻辑探头	8 个	D/A 转换器	1 个
异步计数器 7493	1 个	74191	2 个
2K Ω 电位器	1 个	10V 电压表	1 个
信号发生器	1 台	示波器	1 台

三、实验原理

把从数字信号到模拟信号的转换称为数/模转换或 D/A 转换，把实现 D/A 转换的电路称为 D/A 转换器，简称 DAC。D/A 转换的过程是，先把输入数字量的每一位代码按其权的大小转换成相应的模拟量，然后将代表各位的模拟量相加，即可得到与该数字量成正比的模拟量，从而实现数字/模拟转换。DAC 通常由译码网络、模拟开关、求和运算放大器和基准电压源等部分组成。

DAC 的满度输出电压，为全部有效数码 1 加到输入端时 DAC 的输出电压值。满度输出电压决定了 DAC 的输出范围。

DAC 的输出偏移电压，为全部有效数码 0 加到输入端时 DAC 的输出电压值。在理想的 DAC 中，输出偏移电压为 0。在实际的 DAC 中，输出偏移电压不为 0。许多 DAC 产品设有外部偏移电压调整端，可将输出偏移电压调为 0。

DAC 的转换精度与它的分辨率有关。分辨率是指 DAC 对最小输出电压的分辨能力，可定义为输入数码只有最低有效位 1 时的输出电压 U_{LSB} 与输入数码为全 1 时的满度输出电压 U_m 之比，即分辨率：

$$\frac{U_{LSB}}{U_m} = \frac{1}{2^n - 1} \quad (3-1)$$

当 U_m 一定时，输入数字代码的位数 n 越多，则分辨率越小，分辨能力就越高。图 3-1 为 8 位电压输出型 DAC 电路，这个电路可加深对 DAC 数字输入与模拟输出关系的理解。DAC 满度输出电压的设定方法为：首先在 DAC 数码输入端加全 1（即 11111111），

然后调整2K Ω 电位器使满度电压值达到输出电压的要求。




图 3-1 D/A 转换电路

在图 3-2 电路中，一个 8 位电压输出型 DAC 与 7493 4 位二进制计数器相连，计数器的输入时钟脉冲由 1kHz 信号发生器提供。电路中只有 DAC 低 4 位输入端接到计数器的输出端，高 4 位输入端接地。这就意味着这个 DAC 最多只有 15 级模拟电压输出，而不是通常 8 位 DAC 的 255 级。计数器在计到最后一个二进制数 1111 时，将复位到 0000，并开始新一轮计数。因此在示波器的屏幕上，所看到的 DAC 模拟电压输出曲线像是一个 15 级楼梯。通过测量示波器曲线图上第 15 级的最大电压值，可确定 DAC 的满度输出电压。这个电压将小于全 8 位数码输入时 255 级 DAC 的满输出电压。




图 3-2 DAC 输出波形的测定

在图 3-3 电路中，一个 8 位电压输出型 DAC 与两个级联的 74191N 4 位二进制计数

器连接，两个 74191 接成 8 位计数器。这种连接方式使 8 位 DAC 能够覆盖 0-5V 整个输出范围，并完成 255 级 8 位计算。值得注意的是，与 15 级计数的曲线图相比，255 级计数的输出电压特性曲线更像一条直线。在任何指定的电压范围内，计数的级数越多，则 DAC 的输出越接近真实模拟信号，数/模转换的分辨率也越高。




图 3-3 DAC 输出分辨率的测定

四、实验步骤

1. 在 Multisim 平台上建立如图 3-1 所示的实验电路，这是一个 8 位电压输出型 DAC 电路，通过这个电路实验，可以使我们进一步了解数/模转换器数字输入模拟输出之间的关系。 $2K\Omega$ 电位器用来设置满度输出电压（即输出电压范围）。开始时所有输入逻辑开关应该置 1。
2. 单击仿真开关进行动态分析。调整 $2K\Omega$ 电位器，使 DAC 输出电压尽量接近 5V，这时 DAC 的满度输出电压设置为 5V。
3. 按计算机键盘上的数键 0-7，分别将 DAC 的数码输入按表 3-1 中左边一列所示，记录数/模转换器相应的输出电压。

表 3-1 DAC 的输出电压

二进制输入	输出电压/V
0000 0000	
0000 0001	
0000 0010	
0000 0100	
0000 1000	
1111 1111	

4. 根据 DAC 的满度输出电压和 8 位输入的级数, 计算图 3-1 所示的 DAC 电路的分辨率的理论值为_____。

5. 根据表 3-1 的数据, 计算这个 DAC 的分辨率的实际值为_____。

6. 单击开关停止仿真。在 Multisim 平台上建立如图 3-2 所示的实验电路, 这是一个 8 位电压输出型 DAC 与 4 位二进制计数器连接的电路, 信号发生器为计数器提供 1KHz 输入时钟脉冲。DAC 的低 4 位输入端与计数器的输出端相连, 而高 4 位输入端接地。因此 D/A 转换器的模拟输出只有 15 级, 而不是通常 8 位 DAC 的 255 级。

7. 单击仿真开关进行动态分析。在示波器屏幕上将显示 DAC 模拟输出的阶梯波。观察 AB 两个通道波形的区别并分析其原因。测量并记录 DAC 的分辨率和满度输出电压 V_{OFS} 。

分辨率= _____ V_{OFS} = _____

8. 单击开关停止仿真。在 Multisim 平台上建立如图 3-3 所示的实验电路, 这是一个 8 位电压输出型 DAC 与 8 位计数器连接的电路, 8 位计数器由两个级联的 74191 4 位二进制计数器构成。8 位 DAC 可覆盖 0~5V 的电压输出范围, 并可完成 255 级 8 位计数。电路中信号发生器产生的方波频率为 1kHz, 幅度为 5V。单击仿真开关进行动态分析。观察并记录示波器显示的输出特性曲线, 这种输出波形更接近直线, 而不像“楼梯”。

五、思考与分析

1. 根据表 3-1 的实验数据, 对图 3-1 所示的电路回答下列问题

(1) DAC 的输出偏移电压有多大?

(2) DAC 的满度输出电压是几伏?

(3) DAC 的分辨率是多少?

(4) DAC 的输出电压与输入数码的大小成比例吗?

2. 步骤 5 中分辨率的计算值与步骤 4 的理论值比较, 情况如何?

3. 步骤 7 中分辨率的测量值与步骤 4 的理论值比较, 情况如何?

4. 步骤 7 中满度输出电压的测量值与步骤 2 的设定值有何差别?

5. 步骤 8 中, DAC 的输出波形像直线而不像“楼梯”的主要原因是什么? 由示波器显示的曲线图所测定的 DAC 满度输出电压是多少?

课题四 A/D 转换器

一、实验目的

1. 研究 A/D 转换器（ADC）模拟输入与数字输出之间的关系。
2. 研究怎样设置 A/D 转换器的输入电压范围。
3. 进一步理解 A/D 转换器量化误差（即分辨率）的概念。
4. 观察 ADC—DAC 转换电路的工作情况。

二、实验器材

5V、10V 直流电源	各 1 个	5V/200Hz 正弦波信号源	1 个
逻辑开关	1 个	逻辑探头	8 个
A/D 转换器	1 个	D/A 转换器	1 个
2K Ω 电位器	2 个	5K Ω 电阻	3 个
10V 电压表	2 个		

三、实验原理

A/D 转换器用来把模拟电压信号转换成一组相应二进制数码输出。由于 A/D 转换器的输入量是随时间连续变化的模拟信号，而输出是不随时间连续变化的离散数字信号，因此在转换过程中，首先要对模拟信号进行采样、保持，再进行量化、编码。

所谓采样，就是在一个微小时间内对模拟信号进行取样，把一个时间上是连续的信号变换为对时间离散的信号。采样结束后，再将此取样的模拟信号保持一段时间，使 A/D 转换器有充分时间进行 A/D 转换。这就是采样、保持电路的基本作用。

任何一个数字量的大小都是以某个最小数量单位的整数倍来表示的。因此，在用数字量表示采样电压时也必须把它化成这个最小数量单位的整数倍，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用 Δ 表示。显然，数字信号最低有效位中的“1”所表示的数量大小，就等于 Δ 。一般被转化的模拟电压不可能被 Δ 整除，这种因素引起的误差称为量化误差。

量化误差又称为分辨率。ADC 输出二进制位数越多，则分辨率越高，转换精度也越高。分辨率常以数字信号最低有效位中的“1”所对应的电压值表示。

例如 10 位 ADC，当满度输入模拟电压为 5V，则最低有效位“1”所对应的输入电压为 $\frac{1}{2^{10}} \times 5V = 4.88mV$ ；8 位 ADC 为 $\frac{1}{2^8} \times 5V = 19.35mV$ 。显然，10 位 ADC 的分辨率比

8 位 ADC 高。因此，分辨率有时也可用 A/D 转换器的输出位数 n 表示。

把量化的数值用一组相应的二进制代码表示出来，称为编码。这些代码就是 A/D 转换的输出数字量，而量化及编码电路即为 A/D 转换器电路。




图 4-1 A/D 转换电路

图 4-1 为 8 位 ADC 电路, 可用来研究模/数转换器模拟输入与数字输出之间的关系。调整 $2K\Omega$ 电位器 R1, 可设置 ADC 满度输入电压。为了设置模拟输入电压 V_{in} , 则须调整另一个 $2K\Omega$ 电位器 R2, 电压变化范围为 $0\sim 5V$ 。如果在 SOC 输入端加上大小为“1”的窄脉冲, 则 ADC 开始转换。

四、实验步骤

1. 在 Multisim 平台上建立如图 14-1 所示的实验电路, 这是一个 8 位 A/D 转换器。 $2K\Omega$ 电位器 R1 用来设置 ADC 满度输入电压 (即输入电压范围); 另一个 $2K\Omega$ 电位器 R2 用来改变模拟输入电压, 范围是 $0\sim 5V$ 。

2. 调整 $2K\Omega$ 电位器 R1, 使输入电压范围尽可能接近 $5V$, 也就是将 ADC 的满度输入电压设置为 $5V$ 。

3. 调整 $2K\Omega$ 电位器 R2, 使模拟输入电压 V_{in} 按照表格 4-1 内的数值变化, 如果在 SOC 输入端加上大小为“1”的窄脉冲, 则 ADC 开始转换, 转换结束时 EOC 端输出“1”。单击仿真开关进行动态分析。记录与模拟输入电压对应的 ADC 数字输出, 填入表格 4-1。

表 4-1 ADC 二进制输出

$v_{in}(v)$	输出二进制数	等效十进制度
0		
1.0		
2.0		
3.0		
4.0		
5.0		

4. 根据表 4-1 中的数据, 计算图 4-1 中 ADC 的量化误差为_____。




图 4-2 ADC 与 DAC 转换

5. 单击开关停止仿真。在平台上建立图 4-2 所示电路。这个电路先用一个 A/D 转换器将模拟输入电压转换为数字输出，然后用一个 D/A 转换器再将数字信号转换为模拟信号输出。由数字转换为模拟的输出信号用示波器显示。单击仿真开关进行动态分析，观察并记录示波器波形的变化。

五、思考与分析

1. 根据表 4-1 的实验数据，说明图 4-1 所示的 ADC 电路的满度输入电压等于多少？ADC 数字输出的大小与模拟输入电压的大小成比例吗？
2. 在图 4-2 所示的电路中，当方波的频率改为 1KHZ 时，示波器所显示的输出波形有什么变化？
3. 在图 4-2 所示的电路中，当方波的频率改为 4KHZ 时，示波器所显示的输出波形有什么变化？

第二部分 Proteus 软件仿真

课题一 数字时钟的仿真实现

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常显著的意义。

一、设计目的

- (1) 掌握识字钟的设计、组装与调试方法。
- (2) 熟悉集成电路的使用方法。

二、设计要求

- (1) 设计一个有“时”、“分”（23 小时 59 分 59 秒）显示的电子钟。
- (2) 画出仿真电路图和引脚图。

三、数字电子钟基本原理

数字电子钟由计数器、数据选择器、译码器、显示器组成，秒脉冲信号送入计数器计数，计数结果通过“时”、“分”译码器显示时间。

1、计数器

秒脉冲信号经过 4 级计数器，分别得到“分钟”个位、十位以及“小时”个位、十位的计时。“分”计数器为 60 进制，小时为 24 进制。

(1) 60 进制计数：“分钟”计数器电路是 60 进制，它由一级 10 进制计数器和一级 6 进制计数器连接构成。

(2) 24 进制计数：小时计数电路是由 24 进制计数电路。

2、显示译码器

译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。

CD4511 驱动器是与 8421BCD 编码计数器配合用的七段译码驱动器。CD4511 配有灯测试、灭灯输入、锁存等功能。

CD4511 的输入端和数据选择器的输出端，CD4511 的输出端和七段显示器的对应段相连。

3、显示器

本系统用四位七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。CD4511 译码器对应的显示器是共阴（接地）显示器。

四、调试要点

在面包板上组装电子钟，注意，器件管脚的连接一定要准确，“悬空端”、“清 0

端”、“置 1 端”要正确处理，调试步骤和方法如下：

- (1) 将秒信号分别送入“时”、“分”计数器，检查各级计数器的工作情况。
- (2) 当计数器调试正常后，观察电子钟是否准确正常地工作。

五、供选择的元器件

- | | |
|------------------|-----|
| (1) 四位七段显示器（共阴极） | 1 片 |
| (2) 74HC00 | 若干片 |
| (3) CD4511 | 1 片 |
| (4) 74LS151 | 4 片 |
| (5) 74HC161 | 5 片 |
| (6) 74HC138 | 1 片 |
| (7) 电阻、导线等 | |

第三部分 硬件设计与实现

课题一 数字时钟的硬件实现

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常显著的意义。

一、设计目的

- (1) 掌握识字钟的设计、组装与调试方法。
- (2) 熟悉集成电路的使用方法。

二、设计要求

- (1) 设计一个有“时”、“分”（23 小时 59 分）显示的电子钟。
- (2) 画出仿真电路图和引脚图。

三、数字电子钟基本原理

数字电子钟由计数器、数据选择器、译码器、显示器组成，秒脉冲信号送入计数器计数，计数结果通过“时”、“分”译码器显示时间。

1、计数器

秒脉冲信号经过 4 级计数器，分别得到“分钟”个位、十位以及“小时”个位、十位的计时。“分”计数器为 60 进制，小时为 24 进制。

(1) 60 进制计数：“分钟”计数器电路是 60 进制，它由一级 10 进制计数器和一级 6 进制计数器连接构成。

(2) 24 进制计数：小时计数电路是由 24 进制计数电路。

2、显示译码器

译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。

CD4511 驱动器是与 8421BCD 编码计数器配合用的七段译码驱动器。CD4511 配有灯测试、灭灯输入、锁存等功能。

CD4511 的输入端和数据选择器的输出端，CD4511 的输出端和七段显示器的对应段相连。

3、显示器

本系统用四位七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。CD4511 译码器对应的显示器是共阴（接地）显示器。

四、调试要点

在面包板上组装电子钟，注意，器件管脚的连接一定要准确，“悬空端”、“清 0 端”、“置 1 端”要正确处理，调试步骤和方法如下：

- (1) 将秒信号分别送入“时”、“分”计数器，检查各级计数器的工作情况。
- (2) 当计数器调试正常后，观察电子钟是否准确正常地工作。

五、供选择的元器件

- | | |
|------------------|-----|
| (1) 四位七段显示器（共阴极） | 1 片 |
| (2) 74HC00 | 若干片 |
| (3) CD4511 | 1 片 |
| (4) 74LS151 | 4 片 |
| (5) 74HC161 | 5 片 |
| (6) 74HC138 | 1 片 |
| (7) 电阻、导线等 | |