

**ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**Project: ASIC Design Flow Implementation
for an 8-bit Counter Module**

**Sinh viên thực hiện:
23520654 - Võ Gia Huy**

TP. Hồ Chí Minh, ngày 30 tháng 5 năm 2026

Mục lục

Phần 1: Front-end (Thiết kế và mô phỏng)	4
1. Cấu trúc phân cấp (Hierarchy):	4
2. Kết quả Coverage:	4
3. Phân tích vùng Code mã nguồn:	4
4. Bảng chỉ số đo lường:	5
5. Phân tích bảng Toggle Coverage:	5
6. Tìm nguyên nhân cụ thể (Bảng Variable):	6
7. Kết quả mô phỏng Waveform:	6
8. Kết quả Leda:	6
Phần 2: Synthesis (Tổng hợp thiết kế)	8
1. Các phân bố file:	8
2. Phân tích Script cho Trường hợp 1:	8
2.1. Khai báo các đường dẫn biến môi trường (Variables)	9
2.2. Thiết lập thư viện công nghệ (Technology Libraries)	9
2.3. Đọc dữ liệu và kiểm tra thiết kế (Read & Check)	10
2.4. Thiết lập môi trường và điều kiện hoạt động (Operating Conditions)	10
2.5. Áp đặt Ràng buộc Thời gian (Timing Constraints)	10
2.6. Tiến hành Tổng hợp mạch (Compilation)	11
2.7. Xuất báo cáo và lưu kết quả (Report & Export Netlist)	11
3. Phân tích các kết quả Report của thiết kế trong Trường hợp 1:	12
3.1. Báo cáo Diện tích (counter_synth_area.rpt):	12
3.2. Báo cáo Linh kiện sử dụng (counter_synth_cells.rpt):	13
3.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt)	14
3.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt)	15
3.5. Báo cáo kiểm tra lỗi cấu trúc (synth_check_design.rpt)	16
4. Phân tích các kết quả Report của thiết kế trong Trường hợp 2:	16
4.1. Báo cáo Diện tích (counter_synth_area.rpt):	16
4.2. Báo cáo linh kiện sử dụng (counter_synth_cells.rpt)	17
4.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt)	18
4.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt):	20
4.5. synth_check_design.rpt (Báo cáo Kiểm tra Lỗi Cấu trúc)	20
5. Phân tích các kết quả Report của thiết kế trong Trường hợp 3:	21
5.1. Báo cáo Diện tích (counter_synth_area.rpt):	21

5.2. Báo cáo Linh kiện sử dụng (counter_synth_cells.rpt):	22
5.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt):.....	23
5.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt):	25
5.5. Báo cáo Kiểm tra Lỗi Cấu trúc (synth_check_design.rpt).....	26
6. So sánh kết quả của cả 3 trường hợp:	26
6.1. So sánh về Timing.....	26
6.2. So sánh về tài nguyên và diện tích.....	27
6.3. Nhận xét tổng quan	27
7. Tổng hợp thiết kế từ file SDC ngoài:	27
7.1. Khai báo đơn vị (Units Definition)	28
7.2. Ràng buộc Xung nhịp (Clock Constraints) - <i>Quan trọng nhất</i>	28
7.3. Ràng buộc lỗi vào/lỗi ra (Input/Output Delays).....	28
7.4. Mô hình hóa đặc tính phần cứng (Environment Attributes).....	29
7.5. Ràng buộc đặc biệt (Exceptions)	29
Phần 3: Formal check (Kiểm tra quy cách).....	30
1. Phân tích Kết quả Chứng thực Logic (Formality Report).....	30
1.1. Trạng thái Đạt (Status Verification)	30
1.2. Danh sách các điểm vượt qua kiểm tra (Passing Compare Points).....	30
1.3. Bảng tổng kết đối chiếu toán học (Matched Compare Points).....	31
2. Phân tích kết quả của các report:	31
2.1. Report_pass.txt:	31
2.2. Report_fail.txt:	34
Phần 4: Timing Analysis (Phân tích định thời)	35
1. Script TCL	35
2. Phân tích các report timing của thiết kế:.....	36
2.1. floptoflop.rpt:	36
2.2. floptoputputs.rpt:.....	40
2.3. holdtiming.rpt:	42
2.4. inputstoflop.rpt;.....	43
2.5. inputstooutputs.rpt	45
2.6. setuptiming.rpt:	46
2.7. tran_captiming.rpt:	48
3. Đánh giá chất lượng mạch từ báo cáo.....	51
Phần 5: Physical Design (Thiết kế vật lý)	52


1. ICC Script TCL.....	52
2. Kết quả:	54
2.1. mw_Counter_route.....	54
2.2. mw_cunter_floorplan.....	54
2.3. mw_Counter_cts	54
3. Kiểm tra chức năng thiết kế vật lý (check_design):.....	56
4. Kiểm tra quy cách thiết kế vật lý (check_legality):	56
5. Phân tích thời gian thiết kế vật lý.....	58
5.1. Kiểm tra Setup Time:	58
5.2. Kiểm tra Hold Time:	59
5.3. So sánh Setup và Hold	61

Phần 1: Front-end (Thiết kế và mô phỏng)


1. Cấu trúc phân cấp (Hierarchy):

- count_tb: Module cao nhất (Top-level Testbench) của. Dấu + ở đầu tên module cho biết có thể nhấn vào để mở rộng, xem chi tiết độ bao phủ của module mạch thiết kế con bên trong (chính là mạch counter được gọi (instance) từ testbench).

2. Kết quả Coverage:



- Score (**97.32%**): Điểm số trung bình tổng thể (Total Coverage Score) được tính dựa trên các loại coverage thành phần đang được kích hoạt. Tỷ lệ này chứng tỏ testbench đã kích hoạt và kiểm tra hầu hết các ngóc ngách của thiết kế.
- Line (**100.00%**): Độ bao phủ dòng lệnh đạt mức tối đa. Tất cả các dòng lệnh thực thi được trong file code đều đã được chạy qua ít nhất một lần trong suốt quá trình mô phỏng.
- Toggle (**94.64%**): Độ bao phủ lật trạng thái tín hiệu. Thiết kế đạt **94.64%** nghĩa là còn một vài chân tín hiệu hoặc bit nào đó chưa lật đủ cả 2 chiều.



3. Phân tích vùng Code mã nguồn:

- if(iRst) oCount <= 8'b0: Điều kiện Reset mạch (if (iRst)) đã được kích hoạt thành công, mạch đã từng quay về trạng thái 8'b0.
- oCount <= NextCount: Nhánh else đã chạy thành công, tức là mạch đã thực hiện việc cộng tiến logic (oCount <= NextCount) khi không có reset.

- Các line khác: Là các khai báo cổng (input, output), biến (wire, reg), hoặc phép gán liên tục (assign). Các dòng này thuộc về khai báo cấu trúc phần cứng, không phải lệnh điều hướng thực thi nên công cụ không tính điểm Line Coverage vào đó.

4. Bảng chỉ số đo lường:


Kết quả đo đạt được:

- Block Coverage (**100.00%**): Độ bao phủ khối lệnh đạt tuyệt đối. Khối lệnh ở đây được hiểu là các tập hợp lệnh đi liền nhau không bị phân nhánh. Mạch đạt 100% nghĩa là mọi nhánh rẽ trong cấu trúc logic đều được testbench đưa dữ liệu đi qua.
- Statement Coverage (**100.00%**): Độ bao phủ câu lệnh đạt tuyệt đối. Toàn bộ các câu lệnh gán bên trong các nhánh if-else đã được thực thi đầy đủ.

Đánh giá tổng quan:

- Đối với riêng phần Line Coverage của module counter.v, testbench đã đạt độ phủ (**100%**). Mạch thiết kế tuy đơn giản nhưng đã được chạy qua mọi trường hợp rẽ nhánh logic dòng lệnh.

5. Phân tích bảng Toggle Coverage:




- iClk và iRst (**100.00%**): Hai chân này đạt độ phủ tuyệt đối vì trong quá trình mô phỏng, chúng đều đã lật đầy đủ từ 0 -> 1 và từ 1 -> 0.
- NextCount[7:0] và oCount[7:0] (**93.75%**): Cả bus tín hiệu nội vi lẫn bus ngõ ra 8-bit này đều không đạt 100%. Ở cột Display, biểu diễn chuỗi ký hiệu hình thoi màu xanh đại diện cho bit đã toggle đủ, còn màu đỏ ở cuối chính là bit đang bị thiếu trạng thái (chính xác là bit MSB - bit thứ 7).

6. Tìm nguyên nhân cụ thể (Bảng Variable)

- oCount[6:0]: Từ bit 0 đến bit 6 đã chuyển đổi đầy đủ hai chiều: lật từ 0 -> 1 (cột 0->1) và lật từ 1 -> 0 (cột 1->0).
- oCount[7]: Cột 0->1 có dấu: Nghĩa là bit thứ 7 (MSB) đã từng lật từ 0 lên 1 thành công. Cột 1->0: Nghĩa là trong suốt quá trình mô phỏng, bit thứ 7 này chưa bao giờ được lật từ 1 quay trở về 0.

→ **Nguyên nhân:** Mạch là một bộ đếm 8-bit ([7:0] oCount). Để bit cao nhất oCount[7] có thể tự lật từ 1 -> 0 (đếm lên), bộ đếm cần phải đếm chạm đỉnh 8'hFF (255) rồi tràn (overflow) về 8'h00. Nhìn lại log chạy mô phỏng, testbench dừng lại (\$finish) tại thời điểm **2106000 ps**. Thời gian này chưa đủ dài để mạch đếm hết một chu kỳ từ 0 đến 255 rồi quay vòng về, dẫn đến việc bit 7 bị kẹt ở trạng thái logic 1 cho đến khi kết thúc mô phỏng.

7. Kết quả mô phỏng Waveform:



→ Waveform hiển thị kết quả đúng chức năng của bộ đếm 8-bit

8. Kết quả Leda:

```
ltk@virtualpc:~/ASIC_TRAINING/LAB1_VCS/vcs$ leda +v2k ../src/counter.v -top counter
```

Leda (TM) Design Checker
Version D-2010.03 for linux -- January 1, 2015
Copyright (c) 2000-2010 by Synopsys, Inc.
ALL RIGHTS RESERVED

This software and the associated documentation are confidential and proprietary to Synopsys, Inc. Your use or disclosure of this software is subject to the terms and conditions of a written license agreement between you, or your company, and Synopsys, Inc.

Reading file ../src/counter.v
Compiling Module Declaration counter
Post-processing module counter

*** Compilation Complete without error ***

* Top Level Modules are :
counter

--- Executing elaboration of top unit [counter]...

--- Elaboration of top unit [counter] completed.

--- Executing Block-level checks on Unit counter ---

8: assign NextCount = oCount+1;
 ^

counter.v:8: DESIGN> [WARNING] B 1001: Reading from output port oCount

→ Leda chạy thành công không phát hiện lỗi, elaborate được top module, chỉ phát hiện 1 warning ở dòng 8 do đọc trực tiếp output port oCount.

Phần 2: Synthesis (Tổng hợp thiết kế)

1. Các phân bố file:

Trong thư mục TH1 (và tương tự với TH2, TH3), cấu trúc thấy là cấu trúc chuẩn trong thiết kế công nghiệp:

- src/ (Source): Chứa mã nguồn RTL (file .v hoặc .sv).
- tb/ (Testbench): Chứa file mô phỏng.
- dc/ (Design Compiler): Chứa các script chạy (.tcl), các file ràng buộc (.sdc) và là nơi thực thi lệnh synthesis.
- netlist/: Nơi chứa kết quả đầu ra sau khi tổng hợp. File ở đây là mã Verilog đã được chuyển thành các cổng logic (AND, OR, DFF...) của nhà sản xuất.

2. Phân tích Script cho Trường hợp 1:

```
set LinkProject "/home/ltk/ASIC_TRAINING/LAB3_DC/"
set LinkLibrary_db "/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/"
set LinkSource "${LinkProject}/src"
set LinkReport "${LinkProject}/dc/dc_report"
set LinkNetlist "${LinkProject}/netlist"
#Thiet lap thu vien cong nghe
define_design_lib WORK -path "work"
set target_library [list ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]
set link_library [list * ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]
# Doc cac file verilog
read_verilog -rtl ${LinkSource}/counter.v
# kiem tra neu thiet ke phu hop
uniquify
check_design > ${LinkReport}/synth_check_design.rpt
# set environment
set_min_library "${LinkLibrary_db}/saed90nm_max.db" -min_version
"${LinkLibrary_db}/saed90nm_min.db"
set_operating_conditions -min BEST -max WORST
# Constrain cua Counter
current_design counter
set design "counter"
set time_scale 20
set tran [expr (0.05*$time_scale)]
set delay_in [expr (0.7*$time_scale)]
set delay_out [expr (0.7*$time_scale)]
```

```

create_clock -period 20 -waveform {0 10} {iClk}
#Define design constraints
set_clock_uncertainty $tran iClk
set_clock_latency $tran iClk
set_clock_transition $tran iClk
set_input_delay $delay_in [all_inputs] -clock iClk
set_output_delay $delay_out [all_outputs] -clock iClk
# Compilation
compile -area_effort medium -map_effort medium
# Report
report_area > ${LinkReport}/${design}_synth_area.rpt
report_cell > ${LinkReport}/${design}_synth_cells.rpt
report_qor > ${LinkReport}/${design}_synth_qor.rpt
report_resources > ${LinkReport}/${design}_synth_resources.rpt
write_sdc ${LinkNetlist}/${design}_SDC.sdc
## dump out the synthesis
#write -f ddc -hierarchy -output ${LinkNetlist}/${design} NL.ddc
write -hierarchy -format verilog -output ${LinkNetlist}/${design} NL.v

```

2.1. Khai báo các đường dẫn biến môi trường (Variables)

```

set LinkProject "/home/ltk/ASIC_TRAINING/LAB3_DC/"
set LinkLibrary_db "/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/"
set LinkSource "${LinkProject}/src"
set LinkReport "${LinkProject}/dc/dc_report"
set LinkNetlist "${LinkProject}/netlist"

```

- Chức năng: Định nghĩa các biến lưu đường dẫn thư mục để mã nguồn Tcl ngắn hơn. Bao gồm thư mục dự án (LinkProject), thư mục chứa file thiết kế (LinkSource), thư mục xuất báo cáo (LinkReport), và thư mục lưu file mạch sau tổng hợp (LinkNetlist).

2.2. Thiết lập thư viện công nghệ (Technology Libraries)

```

define_design_lib WORK -path "work"
set target_library [list ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]
set link_library [list * ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]

```

- define_design_lib WORK: Tạo một thư mục làm việc tạm thời tên là work để lưu các file trung gian trong quá trình phân tích.

- **target_library:** Thư viện đích chứa các cổng logic thực tế (AND, OR, XOR, Flip-Flop...) của công nghệ SAED 90nm. Design Compiler sẽ dùng các cổng trong này để ánh xạ (map) từ code Verilog ra mạch logic. Nạp cả 3 file tương ứng với 3 điều kiện hoạt động: tốt nhất (min), bình thường (typ), và xấu nhất (max).
- **link_library:** Thư viện liên kết, giúp công cụ hiểu được các linh kiện có sẵn hoặc các IP cứng (nếu có). Dấu * là ưu tiên tìm các linh kiện trong chính bộ nhớ RAM hiện tại của công cụ trước.

2.3. Đọc dữ liệu và kiểm tra thiết kế (Read & Check)

```
read_verilog -rtl ${LinkSource}/counter.v
uniquify
check_design > ${LinkReport}/synth_check_design.rpt
```

- **read_verilog -rtl:** Nạp và phân tích file cấu trúc RTL counter.v.
- **uniquify:** Nếu module được gọi lại nhiều lần trong thiết kế lớn, lệnh này sẽ tạo ra các bản sao độc lập duy nhất cho từng bản thực thi (instance) để Design Compiler tối ưu hóa riêng biệt cho từng vị trí.
- **check_design:** Kiểm tra xem mạch có bị lỗi phân cứng nào nghiêm trọng không. Kết quả được ghi vào file báo cáo synth_check_design.rpt.

2.4. Thiết lập môi trường và điều kiện hoạt động (Operating Conditions)

```
set_min_library "${LinkLibrary_db}/saed90nm_max.db" -min_version
"${LinkLibrary_db}/saed90nm_min.db"
set_operating_conditions -min BEST -max WORST
```

- **Chức năng:** Phân tích mạch ở cả 2 trường hợp cực đoan (PVT Corners): Trường hợp xấu nhất (WORST - nhiệt độ cao, điện áp thấp để check lỗi Timing chân setup) và trường hợp tốt nhất (BEST - nhiệt độ thấp, điện áp cao để check lỗi chân hold).

2.5. Áp đặt Ràng buộc Thời gian (Timing Constraints)

```
current_design counter
set_design "counter"
set_time_scale 20
set_tran [expr (0.05*$time_scale)] ;# 0.05 * 20 = 1ns
set_delay_in [expr (0.7*$time_scale)] ;# 0.7 * 20 = 14ns
set_delay_out [expr (0.7*$time_scale)] ;# 0.7 * 20 = 14ns

create_clock -period 20 -waveform {0 10} {iClk}
```

- `create_clock`: Tạo một xung nhịp ảo cho chân `iClk` với chu kỳ (Period) là 20ns (tương đương tần số 50 MHz), độ rộng xung ở mức cao chiếm 50% (waveform {0 10}).

```
set_clock_uncertainty $tran iClk
set_clock_latency $tran iClk
set_clock_transition $tran iClk
set_input_delay $delay_in [all_inputs] -clock iClk
set_output_delay $delay_out [all_outputs] -clock iClk
```

- `set_clock_uncertainty`: Độ lệch pha của clock (Clock Jitter) được giả định là 1ns.
- `set_clock_latency`: Độ trễ mạng clock từ nguồn đến các chân Flip-Flop là 1ns.
- `set_clock_transition`: Thời gian sườn dốc (thời gian lật trạng thái từ 0 lên 1 hoặc 1 về 0 của dây clock) là 1ns.
- `set_input_delay` / `set_output_delay`: Giả định các tín hiệu đi vào mạch (`all_inputs`) hoặc đi ra khỏi mạch (`all_outputs`) đã bị mất 14ns ở các khối mạch bên ngoài, Design Compiler chỉ còn lại khoảng thời gian trống rất ngắn để tối ưu logic bên trong.

2.6. Tiến hành Tổng hợp mạch (Compilation)

```
compile -area_effort medium -map_effort medium
```

- Chức năng: Design Compiler chính thức chạy thuật toán tối ưu logic để vừa thỏa mãn yêu cầu thời gian (Timing), vừa cố gắng thu nhỏ diện tích vi mạch (`-area_effort`) ở mức độ trung bình (medium).

2.7. Xuất báo cáo và lưu kết quả (Report & Export Netlist)

```
report_area > ${LinkReport}/${design}_synth_area.rpt
report_cell > ${LinkReport}/${design}_synth_cells.rpt
report_qor > ${LinkReport}/${design}_synth_qor.rpt
report_resources > ${LinkReport}/${design}_synth_resources.rpt
```

- Chức năng: Xuất ra các file text báo cáo cực kỳ chi tiết về: Diện tích mạch (area), các loại cổng logic cụ thể đã dùng (cell), chất lượng tổng thể vi mạch (qor - Quality of Results) và tài nguyên phần cứng sử dụng (resources).

```
write_sdc ${LinkNetlist}/${design}_SDC.sdc
write -hierarchy -format verilog -output ${LinkNetlist}/${design}_NL.v
```

- `write_sdc`: Xuất toàn bộ các ràng buộc clock/delay đã tạo ra một file `.sdc` (Synopsys Design Constraints) để phục vụ cho công đoạn Layout (PnR) phía sau.
- `write -hierarchy -format verilog`: Xuất ra sản phẩm cuối cùng: File Gate-level Netlist (`_NL.v`). File này không còn là các câu lệnh if-else hay always nữa, mà

hoàn toàn là các cổng AND, OR, Flip-Flop cụ thể được nối với nhau bằng các đường dây wire.

3. Phân tích các kết quả Report của thiết kế trong Trường hợp 1:

3.1. Báo cáo Diện tích (counter_synth_area.rpt):

```
Information: Updating graph... (UID-83)
*****
Report : area
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan 1 10:11:19 2015
*****
Information: Updating design information... (UID-85)
Library(s) Used:
  saed90nm_min (File: /home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_min.db)
Number of ports:      10
Number of nets:       27
Number of cells:      10
Number of references:  3
Combinational area:   118.886401
Noncombinational area: 265.420807
Net Interconnect area: 8.262756
Total cell area:      384.307208
Total area:           392.569964
1
```

3.1.1. Thông tin chung về cấu trúc mạch (Design Statistics):

- Number of ports: 10
 - Mạch có tổng cộng 10 chân IO (chân ngõ vào/ngõ ra vật lý). Bao gồm: 1 chân iClk, 1 chân iRst và 8 chân của bus ngõ ra oCount[7:0].
- Number of nets: 27
 - Có tổng cộng 27 đường dây dẫn (dây nối nội vi và dây port) được hình thành để liên kết các cổng logic lại với nhau bên trong mạch.
- Number of cells: 10
 - Design Compiler đã bóc ra chính xác 10 phần tử logic từ thư viện 90nm để cấu thành nên mạch này.
- Number of references: 3
 - Mạch sử dụng 3 loại thực thể (chủng loại linh kiện) khác nhau từ thư viện gốc.

3.1.2. Phân tích diện tích chi tiết (Area Breakdown):

Đơn vị diện tích ở đây thường được tính bằng μm^2 theo đặc tả của thư viện công nghệ SAED 90nm.

- Combinational area: 118.886401
 - Diện tích của phần logic tổ hợp (các cổng AND, OR, XOR... dùng để tính toán giá trị tiếp theo $\text{NextCount} = \text{oCount} + 1$) chiếm khoảng $118.89 \mu\text{m}^2$
- Noncombinational area: 265.420807
 - Diện tích của phần logic tuần tự/lưu trữ (chính là 8 Flip-Flop D tạo nên thanh ghi lưu giá trị bộ đếm oCount_reg) chiếm $265.42 \mu\text{m}^2$. Phần này chiếm tỷ trọng lớn nhất vì cấu trúc phần cứng của một Flip-Flop phức tạp hơn nhiều so với một cổng logic cơ bản.
- Net Interconnect area: 8.262756

- Là phần diện tích được công cụ tổng hợp ước tính dành cho các kết nối (net) trong thiết kế.

3.1.3. Tổng diện tích (Total Area):

- Total cell area: 384.307208
 - Tổng diện tích thuần túy của tất cả các cell linh kiện cộng lại (Combinational + Noncombinational).
- Total area: 392.569964
 - Diện tích toàn mạch cuối cùng của module counter sau khi cộng thêm cả phần diện tích ước lượng cho đường dây nối vật lý (Total cell area + Net Interconnect area = 392.57 μm^2).

→ **Đánh giá tổng quan:** Mạch thiết kế rất nhỏ gọn, kết cấu hợp lý, các thông số logic ánh xạ hoàn toàn khớp với đoạn code RTL ban đầu (8-bit counter tương ứng với 8-bit sequential cell logic).

3.2. Báo cáo Linh kiện sử dụng (counter_synth_cells.rpt):

```

*****
Report : cell
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan 1 10:11:19 2015
*****
Attributes:
BO - reference allows boundary optimization
b - black box (unknown)
h - hierarchical
n - noncombinational
r - removable
u - contains unmapped logic

```

Cell	Reference	Library	Area	Attributes
U12	INVX0	saed90nm_min	5.529600	
add_8	counter_DW01_inc_0		113.356801	BO, h
oCount_reg[0]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[1]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[2]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[3]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[4]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[5]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[6]	DFF5SRX1	saed90nm_min	33.177601	n
oCount_reg[7]	DFF5SRX1	saed90nm_min	33.177601	n
Total 10 cells			384.307208	

3.2.1. Ý nghĩa các cột trong bảng báo cáo:

- **Cell:** Tên của thực thể (instance) linh kiện cụ thể trong mạch Netlist sau tổng hợp.
- **Reference:** Tên mẫu cổng logic gốc lấy từ thư viện của nhà sản xuất (Synopsys SAED 90nm).
- **Library:** Tên thư viện công nghệ đang dùng (saed90nm_min).
- **Area:** Diện tích vật lý của riêng cổng logic đó (đơn vị: μm^2).
- **Attributes:** Các thuộc tính đặc biệt của cell (ví dụ: n nghĩa là *noncombinational* - mạch tuần tự/lưu trữ; h là *hierarchical* - phân tầng; BO là *boundary optimization*).

3.2.2. Chi tiết các linh kiện cấu thành mạch đếm:

Mạch được tổng hợp thành công từ tổng cộng 10 cells với 3 nhóm linh kiện rõ rệt:

- Nhóm 1: Cổng đảo (Inverter)

- Cell U12 (Reference: INVX0): Một cổng Inverter cơ bản mức kích thước nhỏ nhất (X0).
- Diện tích: $5.529600 \mu\text{m}^2$
- Chức năng: Cổng này thường được công cụ tự động thêm vào để đảo trạng thái một tín hiệu điều khiển nội vi hoặc làm đệm tín hiệu cho đồng bộ.
- Nhóm 2: Khối logic tính toán bộ đếm (Incrementer)
 - Cell add_8 (Reference: counter_DW01_inc_0): Bộ tự động tăng giá trị lên 1 đơn vị (Incrementer) kích thước 8-bit, được sinh ra từ câu lệnh oCount + 1 trong code RTL. Ký hiệu DW01 cho thấy Design Compiler đã lấy khối này từ thư viện tối ưu toán học DesignWare của Synopsys.
 - Diện tích: $113.356801 \mu\text{m}^2$ (khối tổ hợp lớn nhất trong mạch).
- Nhóm 3: Các phần tử lưu trữ (8-bit Register)
 - Cell oCount_reg[0] đến oCount_reg[7] (Reference: DFFSSRX1): Đây là 8 D Flip-Flop để lưu giá trị bộ đếm 8-bit.
 - DFFSSRX1: D Flip-Flop có chân thiết lập đồng bộ (Synchronous Set) và chân xóa đồng bộ (Synchronous Reset), kích thước driver dòng là X1.
 - Diện tích: Mỗi con Flip-Flop chiếm đúng $33.177601 \mu\text{m}^2$. Tổng diện tích của 8 con là: $8 \times 33.177601 = 265.420808 \mu\text{m}^2$

→ Hoàn toàn trùng khớp với thông số Noncombinational area trong file area.rpt trước đó.

Tổng kết tài nguyên mạch

- **Total 10 cells:** Gồm 1 INV + 1 DW Incrementer + 8 Flip-Flops = 10 cells.
- **Total Area:** $384.307208 \mu\text{m}^2$.

3.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt)

Timing Path Group: 'tclk'	
Levels of Logic:	0.00
Critical Path Length:	0.13
Critical Path Slack:	4.87
Critical Path Ck Period:	20.00
Total Negative Slack:	0.00
No. of Violating Paths:	0.00
Worst Hold Violation:	-0.88
Total Hold Violation:	-6.92
No. of Hold Violations:	0.00
Cell Count	
Hierarchical Cell Count:	1
Hierarchical Port Count:	16
Leaf Cell Count:	17
Buf/Inv Cell Count:	2
CT Buf/Inv Cell Count:	0
Area	
Combinational Area:	118.886401
Noncombinational Area:	265.420807
Net Area:	8.262756
Cell Area:	384.307208
Design Area:	392.569964
Design Rules	
Total Number of Nets:	33
Nets With Violations:	0
Hostname: virtualpc	
Compile CPU Statistics	
Resource Sharing:	0.01
Logic Optimization:	0.02
Mapping Optimization:	0.06
Overall Compile Time:	0.91

3.3.1. Nhóm thông số Thời gian (Timing Path Group 'iClk')

- Critical Path Length: Cho thấy đường truyền dữ liệu tới hạn có độ trễ tổ hợp khoảng 0.13 ns.
- Critical Path Slack **4.87**: là giá trị dương, cho thấy các đường truyền được kiểm tra không vi phạm yêu cầu timing đối với tiêu chí setup. Mạch đạt trạng thái Timing MET với biên độ slack dương.
- Total Negative Slack: **0.00** và No. of Violating Paths: **0.00**: Cho thấy không có đường truyền vi phạm yêu cầu setup timing. Tuy nhiên, báo cáo vẫn ghi nhận các vi phạm hold timing, do đó thiết kế chưa hoàn toàn sạch về timing.
- Worst Hold Violation = **-0.88ns** và No. of Hold Violations = **8ns** cho thấy hiện tại thiết kế còn tồn tại vi phạm hold timing. Các vi phạm hold thường được xử lý ở giai đoạn Physical Design/Place & Route thông qua các kỹ thuật như chèn buffer hoặc điều chỉnh độ trễ đường truyền. Do đó cần tiếp tục kiểm tra và tối ưu ở các bước CTS và Place & Route.

3.3.2. Nhóm thông số Cell & Diện tích (Cell Count & Area)

- Leaf Cell Count: **17**: Tổng số cell ở mức lá cơ bản sau khi đã bung các khối phân tầng là 17 cells (bao gồm các cổng đệm, cổng logic lẻ và các Flip-Flop).
- Design Area: **392.569964**: là diện tích thiết kế được công cụ tổng hợp ước tính dựa trên các cell và thông tin net hiện tại. Trong đó Cell Area = **384.31**, gồm Combinational Area = **116.89** và Noncombinational Area = **265.42**.

3.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt)

```
*****
Report : resources
Design : counter
Version : D-2010.03-SP4
Date   : Thu Jan 1 10:11:19 2015
*****

Resource Sharing Report for design counter in file
/home/ltk/ASIC_TRAINING/LAB2_DC/TH1/src/counter.v

=====
| Resource | Module   | Parameters | Contained | Contained |
|          |          |            | Resources | Operations|
| r49      | DW01_inc | width=8    |           | add 8     |
|          |          |            |           |           |
=====

Implementation Report
=====
| Cell      | Module   | Current   | Set      |
|           |          | Implementation | Implementation |
| add_8     | DW01_inc | rpl       |          |
|           |          |           |         |
=====

No multiplexors to report
1
```

→ Báo cáo Resource Sharing cho thiết kế counter cho thấy công cụ tổng hợp đã nhận diện một tài nguyên cộng 8-bit (add_8) được thực hiện bởi module DW01_inc. Tham số **width=8** cho biết phép toán tăng được thực hiện trên dữ liệu 8 bit. Trong phần Implementation Report, tài nguyên add_8 được ánh xạ tới implementation DW01_inc. Báo cáo cũng cho biết không có multiplexor nào được công cụ xác định để đưa vào Resource Sharing Report.

3.5. Báo cáo kiểm tra lỗi cấu trúc (synth_check_design.rpt)



- Chức năng: File synth_check_design.rpt trống rỗng (chỉ có số 1) chứng thị lệnh check_design thực thi hoàn hảo. Mạch RTL không có bất kỳ lỗi cảnh báo nghiêm trọng nào về mặt phân cứng (không có cổng bị lúng lờ, không bị lặp vòng logic có hại, không bị chập ngõ ra). Mạch hoàn toàn đủ điều kiện tối ưu hóa.

4. Phân tích các kết quả Report của thiết kế trong Trường hợp 2:

4.1. Báo cáo Diện tích (counter_synth_area.rpt):

```
Information: Updating graph... (UID-83)
*****
Report : area
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan 1 10:34:33 2015
*****
Information: Updating design information... (UID-85)
Library(s) Used:
    saed90nm_min (File: /home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_min.db)

Number of ports:      10
Number of nets:       27
Number of cells:      10
Number of references:  3

Combinational area:   118.886401
Noncombinational area: 265.426887
Net Interconnect area: 8.262756

Total cell area:      384.307208
Total area:           392.569964
1
```

4.1.1. Thông tin chung về cấu trúc mạch (Design Statistics):

- Number of ports: **10**
 - Mạch có tổng cộng 10 chân IO (chân ngõ vào/ngõ ra vật lý). Bao gồm: 1 chân iClk, 1 chân iRst và 8 chân của bus ngõ ra oCount[7:0].
- Number of nets: **27**
 - Sau quá trình tổng hợp, thiết kế được ánh xạ thành tổng cộng 10 cell từ thư viện công nghệ SAED 90 nm.
- Number of cells: **10**
 - Design Compiler đã bóc ra chính xác 10 phần tử logic từ thư viện 90nm để cấu thành nên mạch này.
- Number of references: **3**
 - Mạch sử dụng 3 loại thực thể (chúng loại linh kiện) khác nhau từ thư viện gốc.

4.1.2. Phân tích diện tích chi tiết (Area Breakdown):

Đơn vị diện tích ở đây thường được tính bằng μm^2 theo đặc tả của thư viện công nghệ SAED 90nm.

- Combinational area: 118.886401
 - Diện tích của phần logic tổ hợp (các cổng AND, OR, XOR... dùng để tính toán giá trị tiếp theo $\text{NextCount} = \text{oCount} + 1$) chiếm khoảng $118.89 \mu\text{m}^2$

- Noncombinational area: **265.420807**
 - Diện tích của các phần tử logic tuần tự trong thiết kế, chủ yếu liên quan đến các Flip-Flop dùng để lưu trạng thái của bộ đếm.
- Net Interconnect area: **8.262756**
 - Là phần diện tích được công cụ tổng hợp ước tính dành cho các kết nối (net) trong thiết kế.

4.1.3. Tổng diện tích (Total Area):

- Total cell area: **384.307208**
 - Tổng diện tích thuần túy của tất cả các cell linh kiện cộng lại (Combinational + Noncombinational).
- Total area: **392.569964**
 - Diện tích toàn mạch cuối cùng của module counter sau khi cộng thêm cả phần diện tích ước lượng cho đường dây nối vật lý (Total cell area + Net Interconnect area = **392.57 μm^2**).

4.1.4 Đánh giá tổng quan:

Kết quả tổng hợp cho thấy thiết kế counter được ánh xạ thành **10 cell**, sử dụng **10 ports** và **27 nets**. Tổng diện tích cell là **384.307208 μm^2** , trong đó diện tích logic tổ hợp là **118.886401 μm^2** và diện tích logic tuần tự là **265.420807 μm^2** . Phần diện tích kết nối được công cụ ước tính là **8.262756 μm^2** , đưa tổng diện tích thiết kế lên **392.569964 μm^2** . Các kết quả này phản ánh cấu trúc phần cứng sau tổng hợp của bộ đếm 8-bit và có thể được sử dụng làm cơ sở để đánh giá diện tích ở các bước thiết kế tiếp theo.

4.2. Báo cáo linh kiện sử dụng (counter_synth_cells.rpt)

```
*****
Report : cell
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan 1 10:34:33 2015
*****
```

Attributes:
 B0 - reference allows boundary optimization
 b - black box (unknown)
 h - hierarchical
 n - noncombinational
 r - removable
 u - contains unmapped logic

Cell	Reference	Library	Area	Attributes
U12	INVX0	saed90nm_min	5.529609	
add_8	counter_DW01_inc_0		113.356801	B0, h
oCount_reg[0]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[1]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[2]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[3]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[4]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[5]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[6]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[7]	DFFSRX1	saed90nm_min	33.177601	n
Total 10 cells			384.307208	

→ **Đánh giá tổng quan:** Tương tự như Trường hợp 1, báo cáo counter_synth_cells.rpt cho thấy thiết kế counter sau quá trình tổng hợp được ánh xạ thành **10 cell**, bao gồm **8 Flip-Flop DFSRX1** dùng để lưu trữ trạng thái của bộ đếm 8-bit, **1 cell DW01_inc** thực hiện phép tăng giá trị 8-bit và **1 cell INVX0** thực hiện phép đảo tín hiệu. Tổng diện tích của các cell là **384.307208 μm^2** , phù hợp với giá trị Total cell area trong báo cáo diện tích. Kết quả này cũng

cho thấy cấu trúc phần cứng sau tổng hợp phù hợp với chức năng của bộ đếm 8-bit được mô tả trong RTL

4.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt)

Timing Path Group 'iClk'	
Levels of Logic:	1.00
Critical Path Length:	0.05
Critical Path Slack:	0.01
Critical Path Clk Period:	1.00
Total Negative Slack:	0.00
No. of Violating Paths:	0.00
Worst Hold Violation:	0.00
Total Hold Violation:	0.00
No. of Hold Violations:	0.00
Cell Count	
Hierarchical Cell Count:	1
Hierarchical Port Count:	16
Leaf Cell Count:	17
Buf/Inv Cell Count:	2
CT Buf/Inv Cell Count:	0
Area	
Combinational Area:	118.886401
Noncombinational Area:	265.420807
Net Area:	8.262756
Cell Area:	384.307208
Design Area:	392.569964
Design Rules	
Total Number of Nets:	33
Nets With Violations:	0
Hostname: virtualpc	
Compile CPU Statistics	
Resource Sharing:	0.01
Logic Optimization:	0.02
Mapping Optimization:	0.06
Overall Compile Time:	0.96

4.3.1. Nhóm thông số Thời gian (Timing Path Group 'iClk'):

- Critical Path Length: **0.05 ns**: Cho thấy đường truyền dữ liệu tới hạn trong thiết kế có độ trễ khoảng **0.05 ns**. Đây là độ trễ của đường truyền tới hạn được công cụ tổng hợp xác định trong điều kiện timing hiện tại.
- Critical Path Slack: **0.01 ns**: Giá trị slack dương, cho thấy thiết kế **đáp ứng yêu cầu timing** với constraint hiện tại. Tuy nhiên, biên độ slack chỉ **0.01 ns**, tương đối nhỏ, cho thấy đường truyền tới hạn đang hoạt động khá sát giới hạn timing.
- Critical Path Clock Period: **1.00 ns**: Thiết kế được đánh giá với chu kỳ clock **1 ns**, tương ứng với tần số mục tiêu:

$$f=1/T=1/1\text{ ns}=1\text{ GHz}$$

Do đó, thiết kế đang được kiểm tra với yêu cầu timing tương đối nghiêm ngặt.

- Total Negative Slack: **0.00 ns** và No. of Violating Paths: **0**: Cho thấy không có đường truyền nào vi phạm yêu cầu **setup timing** trong điều kiện constraint hiện tại. Thiết kế đạt trạng thái **Timing MET**.
- Worst Hold Violation: **0.00 ns** và No. of Hold Violations: **0**: Báo cáo không ghi nhận vi phạm **hold timing**. Do đó, với các constraint hiện tại, thiết kế không có đường truyền bị vi phạm yêu cầu hold.

4.3.2. Nhóm thông số Cell Count & Diện tích (Cell Count & Area):

- **Leaf Cell Count: 17:** Thiết kế có tổng cộng **17 leaf cells** theo thống kê của Design Compiler. Các cell này bao gồm các phần tử logic tổ hợp, phần tử logic tuần tự và các cell đệm/đảo được sử dụng trong quá trình tổng hợp.
- **Buf/Inv Cell Count: 2:** Có **2 cell buffer/inverter** trong thiết kế. Đây là các cell được sử dụng để thực hiện hoặc hỗ trợ các chức năng logic và điều khiển tín hiệu.
- **Combinational Area: 118.886401 μm^2 :** Là diện tích của các phần tử logic tổ hợp trong thiết kế, chủ yếu phục vụ việc tính toán giá trị tiếp theo của bộ đếm.
- **Noncombinational Area: 265.420807 μm^2 :** Là diện tích của các phần tử logic tuần tự dùng để lưu trữ trạng thái của bộ đếm. Theo counter_synth_cells.rpt, phần này tương ứng với **8 Flip-Flop DFFSSRX1**.
- **Net Area: 8.262756 μm^2 :** Là phần diện tích kết nối được công cụ tổng hợp ước tính cho các net trong thiết kế. Giá trị này chưa đại diện cho diện tích routing vật lý thực tế sau Place & Route.
- **Cell Area: 384.307208 μm^2 :** Là tổng diện tích của các cell trong thiết kế:

$$118.886401 + 265.420807 = 384.307208 \mu\text{m}^2$$

- **Design Area: 392.569964 μm^2 :** Là tổng diện tích ước tính của thiết kế, bao gồm diện tích cell và phần diện tích kết nối:

$$384.307208 + 8.262756 = 392.569964 \mu\text{m}^2$$

4.3.3. Nhóm thông số Design Rules:

- **Total Number of Nets: 33:** Thiết kế có tổng cộng **33 nets** được thống kê trong báo cáo QoR.
- **Nets With Violations: 0:** Không có net nào được báo cáo là vi phạm các design rules trong điều kiện tổng hợp hiện tại.

4.3.4. Đánh giá tổng quan:

Kết quả QoR của trường hợp 2 cho thấy thiết kế đáp ứng yêu cầu timing với **Critical Path Slack = 0.01 ns**, **Total Negative Slack = 0** và không có đường truyền vi phạm setup timing. Đồng thời, **Worst Hold Violation = 0.00 ns** và **No. of Hold Violations = 0**, cho thấy không ghi nhận vi phạm hold timing với các constraint hiện tại. Thiết kế có **17 leaf cells**, tổng diện tích cell là **384.307208 μm^2** và tổng diện tích ước tính là **392.569964 μm^2** . Đáng chú ý, thiết kế đang được đánh giá với **clock period = 1 ns**, tương ứng tần số mục tiêu **1 GHz**, trong khi slack chỉ còn **0.01 ns**. Vì vậy, đường truyền tới hạn đang khá sát giới hạn timing và cần được xem xét nếu tiếp tục tối ưu cho tần số cao hơn.

4.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt):

```
*****
Report : resources
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan  1 10:34:33 2015
*****

Resource Sharing Report for design counter in file
/home/ltk/ASIC_TRAINING/LAB2_DC/TH2/src/counter.v

=====
| Resource | Module | Parameters | Contained Resources | Contained Operations |
=====
| r49      | DW01_inc | width=8    |                      | add_8                 |
=====


Implementation Report

=====
| Cell      | Module | Current Implementation | Set Implementation |
=====
| add_8     | DW01_inc | rpl                    |                    |
=====

No multiplexors to report
1
```

Đánh giá tổng quan: Báo cáo tài nguyên đặc biệt cho thấy thiết kế counter sử dụng một tài nguyên DW01_inc với độ rộng **8-bit** để thực hiện phép tăng giá trị của bộ đếm. Tài nguyên add_8 được ánh xạ tới implementation DW01_inc trong quá trình tổng hợp. Đồng thời, báo cáo không phát hiện multiplexor cần xử lý trong quá trình Resource Sharing. Kết quả này phù hợp với cấu trúc RTL của bộ đếm 8-bit, trong đó phép toán chính là tăng giá trị thanh ghi lên 1.

4.5. synth_check_design.rpt (Báo cáo Kiểm tra Lỗi Cấu trúc)



- Chức năng: File synth_check_design.rpt trống rỗng (chỉ có số 1) chứng thị lệnh check_design thực thi hoàn hảo. Mạch RTL không có bất kỳ lỗi cảnh báo nghiêm trọng nào về mặt phần cứng (không có cổng bị lửng lơ, không bị lặp vòng logic có hại, không bị chập ngõ ra). Mạch hoàn toàn đủ điều kiện tối ưu hóa.

5. Phân tích các kết quả Report của thiết kế trong Trường hợp 3:

5.1. Báo cáo Diện tích (counter_synth_area.rpt):

```
Information: Updating graph... (UID-83)
*****
Report : area
Design : counter
Version: D-2010.03-SP4
Date   : Thu Jan 1 10:39:39 2015
*****
Information: Updating design information... (UID-85)
Library(s) Used:
    saed90nm_min (File: /home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_min.db)

Number of ports:      10
Number of nets:       42
Number of cells:      23
Number of references: 10

Combinational area:   337.305602
Noncombinational area: 238.694403
Net Interconnect area: 16.832973

Total cell area:      576.000004
Total area:           592.832977
1
```

5.1.1. Thông tin chung về thiết kế

- **Number of ports: 10:** Thiết kế có tổng cộng **10 cổng vào/ra**, gồm iClk, iRst và bus oCount[7:0].
- **Number of nets: 42:** Có tổng cộng **42 net** được sử dụng để kết nối các cổng và cell trong thiết kế.
- **Number of cells: 23:** Sau quá trình tổng hợp, thiết kế được ánh xạ thành **23 cell** từ thư viện công nghệ saed90nm_min.
- **Number of references: 10:** Thiết kế sử dụng **10 loại reference cell khác nhau** từ thư viện công nghệ.

5.1.2. Phân tích diện tích

- **Combinational area: 337.305602 μm^2 :** Đây là diện tích của các phần tử logic tổ hợp trong thiết kế. Giá trị này phản ánh phần diện tích được sử dụng để thực hiện các phép tính và logic tổ hợp.
- **Noncombinational area: 238.694403 μm^2 :** Đây là diện tích của các phần tử logic tuần tự, chủ yếu liên quan đến các Flip-Flop dùng để lưu trữ trạng thái của bộ đếm.
- **Net Interconnect area: 16.832973 μm^2 :** Đây là phần diện tích kết nối được công cụ tổng hợp ước tính cho các net trong thiết kế. Giá trị này chưa phải diện tích routing vật lý thực tế sau Place & Route.

5.1.3. Tổng diện tích

- **Total cell area: 576.000004 μm^2 :** Tổng diện tích của toàn bộ các cell:

$$337.305602 + 238.694403 \approx 576.000004 \mu\text{m}^2$$

Sai khác rất nhỏ do cách làm tròn số liệu của công cụ.

- **Total area: 592.832977 μm^2 :** Tổng diện tích ước tính của thiết kế sau khi cộng thêm phần diện tích kết nối:

$$576.000004 + 16.832973 = 592.832977 \mu\text{m}^2$$

5.1.4. Đánh giá tổng quan

Kết quả báo cáo diện tích cho thấy thiết kế counter sau quá trình tổng hợp sử dụng **23 cell**, **42 nets** và **10 loại reference cell** khác nhau. Tổng diện tích cell là **576.000004 μm^2** , trong đó diện tích logic tổ hợp là **337.305602 μm^2** và diện tích logic tuần tự là **238.694403 μm^2** . Phần diện tích kết nối được ước tính là **16.832973 μm^2** , đưa tổng diện tích thiết kế lên **592.832977 μm^2** . Kết quả này phản ánh tài nguyên phần cứng được sử dụng trong lần tổng hợp hiện tại và có thể được sử dụng để đánh giá sự thay đổi về diện tích giữa các cấu hình hoặc các lần tối ưu hóa khác nhau.

5.2. Báo cáo Linh kiện sử dụng (counter_synth_cells.rpt):

***** Report : cell Design : counter Version : D-2010.03-SP4 Date : Thu Jan 1 10:39:39 2015 *****				
Attributes: B0 - reference allows boundary optimization b - black box (unknown) h - hierarchical n - noncombinational r - removable u - contains unmapped logic				
Cell	Reference	Library	Area	Attributes
U12	INVX1	saed90nm_min	6.451200	
U13	NAND2X1	saed90nm_min	5.529600	
U14	INVX1	saed90nm_min	6.451200	
U16	NAND2X2	saed90nm_min	9.216000	
U17	INVX1	saed90nm_min	6.451200	
U18	NAND2X2	saed90nm_min	9.216000	
U19	INVX1	saed90nm_min	6.451200	
U20	INVX16	saed90nm_min	25.804800	
U21	INVX2	saed90nm_min	6.451200	
U22	INVX2	saed90nm_min	6.451200	
U23	AND2X1	saed90nm_min	7.372800	
U24	INVX2	saed90nm_min	6.451200	
U25	INVX2	saed90nm_min	6.451200	
U26	INVX2	saed90nm_min	6.451200	
add_8	counter_DW01_inc_1		222.105602	B0, h
oCount_reg[0]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[1]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[2]	DFFX1	saed90nm_min	24.883200	n
oCount_reg[3]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[4]	DFFX2	saed90nm_min	31.334400	n
oCount_reg[5]	DFFSRX1	saed90nm_min	33.177601	n
oCount_reg[6]	DFFX1	saed90nm_min	24.883200	n
oCount_reg[7]	DFFX1	saed90nm_min	24.883200	n
Total 23 cells			576.000004	
1				

5.2.1. Các cell được sử dụng

Báo cáo cho thấy thiết kế counter sau tổng hợp sử dụng tổng cộng **23 cells**, với tổng diện tích cell là **576.000004 μm^2**

Các cell được chia thành hai nhóm chính:

- Các cell logic tổ hợp
 - INVX1, INVX2: các cổng đảo.
 - NAND2X1, NAND2X2: các cổng NAND 2 ngõ vào.
 - AND2X1: cổng AND 2 ngõ vào.
 - XOR2X1, XOR2X2: các cổng XOR 2 ngõ vào.
 - counter_DW01_inc_1: tài nguyên increment 8-bit.
- Các cell logic tuần tự
 - 8 bit của thanh ghi oCount_reg được triển khai bằng các Flip-Flop

→ Thiết kế vẫn sử dụng **8 Flip-Flop để lưu trữ bộ đếm 8-bit**, nhưng các Flip-Flop không hoàn toàn cùng loại. Một số bit được ánh xạ thành DFFSRX1, trong khi một số bit sử dụng DFFX1.

5.2.2. Phân tích sự phân bố cell

- Có thể nhận thấy lần tổng hợp này sử dụng nhiều cell logic tổ hợp hơn so với trường hợp trước. Các cổng INV, NAND, AND, XOR được sử dụng để triển khai logic của bộ cộng/incrementer.
- Cell counter_DW01_inc_1 có diện tích **222.105602 μm^2** , là một trong những thành phần chiếm diện tích lớn nhất trong thiết kế. Điều này phù hợp với việc implementation của tài nguyên add_8 trong counter_synth_resources.rpt được lựa chọn là **cla**, tức cấu trúc bộ cộng được triển khai với nhiều logic tổ hợp hơn để đáp ứng yêu cầu timing.

5.2.3. Đánh giá tổng quan

Báo cáo counter_synth_cells.rpt cho thấy thiết kế counter được tổng hợp thành **23 cell**, bao gồm các cổng logic tổ hợp như INV, NAND, AND, XOR, một tài nguyên increment 8-bit counter_DW01_inc_1 và 8 Flip-Flop dùng để lưu trữ trạng thái của bộ đếm. Đáng chú ý, tài nguyên add_8 được triển khai thành counter_DW01_inc_1 với diện tích **222.105602 μm^2** . Việc sử dụng nhiều cell logic tổ hợp giúp thực hiện cấu trúc incrementer đáp ứng yêu cầu timing, nhưng đồng thời làm tăng diện tích phần logic tổ hợp. Tổng diện tích cell đạt **576.000004 μm^2** , phù hợp với kết quả trong báo cáo diện tích.

5.3. Báo cáo Chất lượng Thiết kế (counter_synth_qor.rpt):

Timing Path Group "iclk"	

Levels of Logic:	6.00
Critical Path Length:	0.22
Critical Path Slack:	-0.15
Critical Path Clk Period:	0.10
Total Negative Slack:	-1.01
No. of Violating Paths:	20.00
Worst Hold Violation:	0.00
Total Hold Violation:	0.00
No. of Hold Violations:	0.00

Cell Count	

Hierarchical Cell Count:	1
Hierarchical Port Count:	16
Leaf Cell Count:	46
Buf/Inv Cell Count:	16
CT Buf/Inv Cell Count:	0

Area	

Combinational Area:	337.305602
Noncombinational Area:	238.694403
Net Area:	16.832973

Cell Area:	576.000004
Design Area:	592.832977

Design Rules	

Total Number of Nets:	58
Nets With Violations:	0

Hostname: virtualpc	

Compile CPU Statistics	

Resource Sharing:	0.02
Logic Optimization:	0.10
Mapping Optimization:	0.28

Overall Compile Time:	1.21

5.3.1. Nhóm thông số Timing

- **Critical Path Length = 0.22 ns**: Đường truyền tới hạn của thiết kế có độ trễ khoảng **0.22 ns**.

- **Critical Path Clock Period = 0.10 ns:** Thiết kế đang được đánh giá với chu kỳ clock **0.10 ns**, tương ứng với tần số mục tiêu:

$$f = 1/0.1\text{ns} = 10\text{GHz}$$

- **Critical Path Slack = -0.15 ns:** Giá trị slack âm, cho thấy thiết kế **không đáp ứng yêu cầu setup timing** với clock period 0.10 ns. Đường truyền tới hạn vượt quá thời gian cho phép.
- **Total Negative Slack = -1.81 ns:** Tổng độ trễ vượt quá yêu cầu timing của các đường truyền bị vi phạm là **1.81 ns** theo tổng hợp của công cụ. Giá trị âm cho thấy thiết kế đang tồn tại setup timing violations.
- **No. of Violating Paths = 20:** Có **20 đường truyền** được báo cáo là vi phạm yêu cầu timing.

→ Với constraint **0.10 ns**, thiết kế **không đạt Timing** do Critical Path Slack và Total Negative Slack đều âm.

5.3.2. Hold Timing

- Worst Hold Violation = 0.00 ns
- Total Hold Violation = 0.00 ns
- No. of Hold Violations = 0

Các thông số trên cho thấy:

- Không ghi nhận vi phạm **hold timing** trong điều kiện constraint hiện tại. Vấn đề timing chính của trường hợp này nằm ở **setup timing**, không phải hold timing.

5.3.3. Nhóm thông số Cell Count

- **Leaf Cell Count = 46:** Thiết kế sử dụng tổng cộng **46 leaf cells**, tăng đáng kể so với trường hợp trước.
- **Buf/Inv Cell Count = 16:** Có **16 buffer/inverter cells** trong thiết kế. Đây là số lượng tương đối lớn và góp phần làm tăng tổng số cell cũng như diện tích thiết kế.
- **CT Buf/Inv Cell Count = 0:** Không có cell buffer/inverter thuộc nhóm Clock Tree được ghi nhận trong báo cáo tổng hợp này.

5.3.4. Nhóm thông số Diện tích

- **Combinational Area = 337.305602 μm^2 :** Diện tích của phần logic tổ hợp.
- **Noncombinational Area = 238.694403 μm^2 :** Diện tích của phần logic tuần tự.
- **Net Area = 16.832973 μm^2 :** Phần diện tích kết nối được công cụ tổng hợp ước tính.
- **Cell Area = 576.000004 μm^2 :** Tổng diện tích của các cell trong thiết kế.
- **Design Area = 592.832977 μm^2 :** Tổng diện tích thiết kế được ước tính, bao gồm cell area và net area:

$$576.000004 + 16.832973 = 592.832977 \mu\text{m}^2$$

5.3.5. Design Rules

- **Total Number of Nets = 58:** Thiết kế có tổng cộng **58 nets** được thống kê.
- **Nets With Violations = 0:** Không có net nào vi phạm các design rules được báo cáo trong quá trình tổng hợp.

5.3.6. Đánh giá tổng quan

- Kết quả QoR của trường hợp 3 cho thấy thiết kế được tổng hợp với **46 leaf cells** và tổng diện tích **592.832977 μm^2** . So với các trường hợp trước, số lượng cell và diện tích thiết kế tăng đáng kể, chủ yếu do cấu trúc logic tổ hợp được triển khai phức tạp hơn.
- Về timing, thiết kế được kiểm tra với **clock period = 0.10 ns**, tương ứng tần số mục tiêu **10 GHz**. Với **Critical Path Length = 0.22 ns** và **Critical Path Slack = -0.15 ns**, thiết kế không đáp ứng được yêu cầu setup timing.
- Báo cáo ghi nhận **20 violating paths** và **Total Negative Slack = -1.81 ns**. Tuy nhiên, không có vi phạm hold timing. Do đó, trong trường hợp này cần ưu tiên tối ưu hóa đường truyền tới hạn và giảm delay tổ hợp nếu muốn đáp ứng constraint 0.10 ns.

5.4. Báo cáo Tài nguyên đặc biệt (counter_synth_resources.rpt):

```
*****
Report : resources
Design : counter
Version: 0-2010.03-SP4
Date   : Thu Jan 1 10:39:39 2015
*****

Resource Sharing Report for design counter in file
/home/ltk/ASIC_TRAINING/LAB2_DC/TH3/src/counter.v

=====
| Resource | Module | Parameters | Contained | Contained |
|          |        |            | Resources | Operations|
|          |        |            |          |           |
| r49      | DW01_inc | width=8    |           | add 8     |
|          |          |            |          |           |
=====

Implementation Report

=====
| Cell | Module | Current | Set |
|      |        | Implementation | Implementation |
|      |        |            |           |
| add 8 | DW01_inc | cla     |          |
|      |          |         |         |
=====

No multiplexors to report
1
```

5.4.1. Resource Sharing Report

Báo cáo cho thấy Design Compiler nhận diện một tài nguyên:

- **Resource r49:** Được thực hiện bởi module **DW01_inc** với tham số **width = 8**.
- **Contained Operation: add_8:** Tài nguyên này thực hiện phép toán tăng 8-bit, tương ứng với phép tính tăng giá trị của bộ đếm.

→ Báo cáo Resource Sharing cho thấy phép toán tăng giá trị của bộ đếm 8-bit được nhận diện thành tài nguyên DW01_inc với độ rộng dữ liệu 8 bit. Tài nguyên này thực hiện phép toán add_8, phù hợp với chức năng của bộ đếm trong thiết kế RTL.

5.4.2. Implementation Report

- Tài nguyên add_8 được triển khai bởi module DW01_inc với implementation **cla (Carry Lookahead Adder)**. Cấu trúc CLA sử dụng cơ chế tính toán carry song song nhằm giảm

độ trễ lan truyền của carry so với các cấu trúc cộng tuần tự như Ripple Carry Adder. Việc lựa chọn implementation cla cho phép công cụ tổng hợp sử dụng một kiến trúc bộ cộng phù hợp với yêu cầu timing của thiết kế.


5.4.3. Multiplexer

- Báo cáo không ghi nhận multiplexor nào trong Resource Sharing Report. Điều này phù hợp với cấu trúc đơn giản của bộ đếm, trong đó chỉ có một phép toán tăng giá trị chính và không có nhiều nguồn dữ liệu cần được lựa chọn thông qua multiplexor.

5.4.5. Đánh giá tổng quan

- Báo cáo tài nguyên đặc biệt cho thấy thiết kế counter sử dụng tài nguyên DW01_inc với độ rộng **8 bit** để thực hiện phép tăng giá trị của bộ đếm. Đáng chú ý, tài nguyên add_8 được Design Compiler triển khai với implementation **cla**, cho thấy công cụ đã lựa chọn một cấu trúc bộ cộng phù hợp trong quá trình ánh xạ. Đồng thời, không có multiplexor nào được ghi nhận trong báo cáo Resource Sharing.

5.5. Báo cáo Kiểm tra Lỗi Cấu trúc (synth_check_design.rpt)



- Chức năng: File synth_check_design.rpt trống rỗng (chỉ có số 1) chứng thị lệnh check_design thực thi hoàn hảo. Mạch RTL không có bất kỳ lỗi cảnh báo nghiêm trọng nào về mặt phân cứng (không có cổng bị lúng lờ, không bị lặp vòng logic có hại, không bị chập ngõ ra). Mạch hoàn toàn đủ điều kiện tối ưu hóa.

6. So sánh kết quả của cả 3 trường hợp:

	Trường hợp 1	Trường hợp 2	Trường hợp 3
Clock Period	20 ns	1 ns	0.10 ns
Critical Path	0.13 ns	0.05 ns	0.22 ns
Slack	+4.87 ns	+0.01 ns	-0.15 ns
Violating Paths	0	0	20
Hold Violations	8	0	0
Leaf Cells	17	17	46
Cell Area	384.31	384.31	576.00
Design Area	392.57	392.57	592.83

6.1. So sánh về Timing

- Trường hợp 1** sử dụng Clock Period **20 ns**, Critical Path **0.13 ns** và Slack **+4.87 ns**. Thiết kế không có setup violation nhưng vẫn ghi nhận **8 hold violations** với Worst Hold Violation = **-0.88 ns**.
- Trường hợp 2** sử dụng Clock Period **1 ns**. Critical Path giảm xuống **0.05 ns**, Slack vẫn dương **+0.01 ns** và không có setup hoặc hold violation. Như vậy, thiết kế vẫn đáp ứng được yêu cầu timing ở constraint 1 ns, nhưng biên độ timing rất nhỏ.

- **Trường hợp 3** sử dụng Clock Period **0.10 ns**, tương ứng tần số mục tiêu **10 GHz**. Critical Path tăng lên **0.22 ns**, lớn hơn nhiều so với Clock Period 0.10 ns. Do đó Slack giảm xuống **-0.15 ns**, xuất hiện **20 violating paths** và **Total Negative Slack = -1.81 ns**. Thiết kế không đáp ứng yêu cầu setup timing ở constraint này.

6.2. So sánh về tài nguyên và diện tích

Hai trường hợp đầu có cùng:

- **17 Leaf Cells**
- **Cell Area = 384.31 μm^2**
- **Design Area = 392.57 μm^2**

Trong khi trường hợp 3 tăng lên:

- **46 Leaf Cells**
- **Cell Area = 576.00 μm^2**
- **Design Area = 592.83 μm^2**

→ Sự gia tăng này liên quan đến việc Design Compiler sử dụng cấu trúc logic tổ hợp phức tạp hơn để triển khai tài nguyên DW01_inc. Ở trường hợp 3, implementation của add_8 được lựa chọn là **cla**, dẫn đến việc sử dụng thêm nhiều cổng logic INV, NAND, AND, XOR như thể hiện trong counter_synth_cells.rpt.

6.3. Nhận xét tổng quan

- Qua ba trường hợp, có thể thấy sự thay đổi của **Clock Period** ảnh hưởng rõ rệt đến quá trình tổng hợp và chất lượng thiết kế. Khi Clock Period giảm từ **20 ns** → **1 ns** → **0.10 ns**, yêu cầu timing ngày càng khắt khe. Trường hợp 1 và trường hợp 2 vẫn đáp ứng setup timing, trong khi trường hợp 3 xuất hiện setup timing violation với **20 violating paths**.
- Để đáp ứng các constraint timing chặt hơn, công cụ tổng hợp có xu hướng sử dụng cấu trúc logic phức tạp hơn, làm số lượng cell tăng từ **17 lên 46** và Design Area tăng từ **392.57 lên 592.83 μm^2** . Tuy nhiên, việc tăng tài nguyên phần cứng trong trường hợp 3 vẫn chưa đủ để đáp ứng constraint **0.10 ns**, thể hiện qua Slack âm **-0.15 ns**.

7. Tổng hợp thiết kế từ file SDC ngoài:

- **SDC (Synopsys Design Constraints)** là file chứa toàn bộ các ràng buộc về tần số, clock, delay đầu vào/đầu ra của mạch. Thay vì viết cứng các lệnh gán constraint (create_clock, set_input_delay...) vào trong file dc_script.tcl, người ta tách riêng ra một file .sdc độc lập để dễ quản lý và tái sử dụng cho các công cụ khác (như IC Compiler hay PrimeTime).

```

define_design_lib WORK -path "work"
set target_library [list ...]
set link_library [list ...]
read_verilog -rtl ${LinkSource}/counter.v
current_design counter
uniquify
check_design
read_sdc "${LinkProject}/constraints/counter.sdc"
compile -area_effort medium
write -hierarchy -format verilog -output ${LinkNetlist}/${design}_NL.v
write_sdc ${LinkNetlist}/${design}_output.sdc

```

Nội dung của file counter.sdc:

```

set_units -time ns -capacitance ff
create_clock -name iClk -period 20 [get_ports iClk]
set_clock_uncertainty 1.0 [get_clocks iClk]
set_clock_transition 1.0 [get_clocks iClk]
set_input_delay 14.0 -clock iClk [all_inputs]
set_output_delay 14.0 -clock iClk [all_outputs]

```

7.1. Khai báo đơn vị (Units Definition)

Trước khi đặt các giá trị số, cần định nghĩa rõ đơn vị để công cụ tính toán chính xác (thường mặc định theo thư viện công nghệ).

```
set_units -time ns -capacitance ff -resistance kOhm -voltage V -current mA
```

7.2. Ràng buộc Xung nhịp (Clock Constraints) - *Quan trọng nhất*

Xung nhịp là gốc rễ để tính toán thời gian (Setup/Hold). Cần định nghĩa xung nhịp chính, độ bất định (uncertainty) do jitter, và độ dốc (transition).

```

create_clock -name sys_clk -period 10 [get_ports iClk]
set_clock_uncertainty 0.5 [get_clocks sys_clk]
set_clock_transition 0.2 [get_clocks sys_clk]

```

7.3. Ràng buộc lỗi vào/lỗi ra (Input/Output Delays)

Mạch không đứng cô lập mà kết nối với các chip khác. phải giả lập thời gian trễ bên ngoài chip truyền tới chân Input, và thời gian trễ từ chân Output ra ngoài.

```
set_input_delay 3.0 -clock sys_clk [all_inputs]
```

```
remove_input_delay [get_ports {iClk iRst}]  
set_output_delay 2.5 -clock sys_clk [all_outputs]
```

7.4. Mô hình hóa đặc tính phần cứng (Environment Attributes)

Để công cụ tính toán độ trễ (Delay) của cổng logic chính xác, cần cho nó biết dòng kích thích đầu vào mạnh hay yếu (set_driving_cell) và tải đầu ra nặng hay nhẹ (set_load).

```
set_driving_cell -lib_cell INVX1 [all_inputs]  
set_load 10.0 [all_outputs]
```

7.5. Ràng buộc đặc biệt (Exceptions)


Nếu có những đường truyền không cần kiểm tra timing (như chân Reset, các đường truyền bất đồng bộ), phải ẩn nó đi để Design Compiler không tốn thời gian tối ưu vô ích.

```
set_false_path -from [get_ports iRst]
```

Phần 3: Formal check (Kiểm tra quy cách)


1. Phân tích Kết quả Chứng thực Logic (Formality Report)

1.1. Trạng thái Đạt (Status Verification)



- **Verification SUCCEEDED:** Trạng thái này xác nhận rằng mô hình toán học của file RTL gốc (Reference: r:/WORK/counter) và cấu trúc cổng logic của file Netlist sau tổng hợp (Implementation: i:/WORK/counter) hoàn toàn **tương đương logic (Equivalent)** với nhau.

1.2. Danh sách các điểm vượt qua kiểm tra (Passing Compare Points)




Bảng thống kê hiển thị chi tiết **16 điểm đối chiếu thành công** (Number of Passing Points: 16), được chia thành 2 nhóm rõ rệt:

- **Nhóm 1 (Chân ngõ ra - Ports):** Từ oCount[0] đến oCount[7] (gồm 8 chân).

- **Nhóm 2 (Thanh ghi - DFF):** Từ oCount_reg[0] đến oCount_reg[7] (gồm 8 con D Flip-Flop lưu trữ dữ liệu).

1.3. Bảng tổng kết đối chiếu toán học (Matched Compare Points)



Khung báo cáo dạng văn bản ở phía dưới chia nhỏ cấu trúc mạch ra để kiểm tra:

- **Passing (equivalent):** Ghi nhận có 8 Ports và 8 DFF tương đương hoàn toàn, tổng cộng là 16 điểm đạt.
- **Failing (not equivalent):** Bằng 0. Không có bất kỳ điểm chốt chặn logic nào bị sai khác hay lệch hàm toán học.

2. Phân tích kết quả của các report:

2.1. Report_pass.txt:

16 Passing compare points:

Ref DFF	r:/WORK/counter/oCount_reg[0]
Impl DFF	i:/WORK/counter/oCount_reg[0]
Ref DFF	r:/WORK/counter/oCount_reg[1]
Impl DFF	i:/WORK/counter/oCount_reg[1]
Ref DFF	r:/WORK/counter/oCount_reg[2]
Impl DFF	i:/WORK/counter/oCount_reg[2]
Ref DFF	r:/WORK/counter/oCount_reg[3]
Impl DFF	i:/WORK/counter/oCount_reg[3]

Ref DFF	r:/WORK/counter/oCount_reg[4]
Impl DFF	i:/WORK/counter/oCount_reg[4]
Ref DFF	r:/WORK/counter/oCount_reg[5]
Impl DFF	i:/WORK/counter/oCount_reg[5]
Ref DFF	r:/WORK/counter/oCount_reg[6]
Impl DFF	i:/WORK/counter/oCount_reg[6]
Ref DFF	r:/WORK/counter/oCount_reg[7]
Impl DFF	i:/WORK/counter/oCount_reg[7]
Ref Port	r:/WORK/counter/oCount[0]
Impl Port	i:/WORK/counter/oCount[0]
Ref Port	r:/WORK/counter/oCount[1]
Impl Port	i:/WORK/counter/oCount[1]
Ref Port	r:/WORK/counter/oCount[2]
Impl Port	i:/WORK/counter/oCount[2]
Ref Port	r:/WORK/counter/oCount[3]
Impl Port	i:/WORK/counter/oCount[3]
Ref Port	r:/WORK/counter/oCount[4]
Impl Port	i:/WORK/counter/oCount[4]
Ref Port	r:/WORK/counter/oCount[5]
Impl Port	i:/WORK/counter/oCount[5]
Ref Port	r:/WORK/counter/oCount[6]
Impl Port	i:/WORK/counter/oCount[6]
Ref Port	r:/WORK/counter/oCount[7]
Impl Port	i:/WORK/counter/oCount[7]

[BBNet: multiply-driven net

BBPin: black-box pin

Cut: cut-point

DFF: non-constant DFF register

DFF0: constant 0 DFF register

DFF1: constant 1 DFF register

DFFX: constant X DFF register
 DFF0X: constrained 0X DFF register
 DFF1X: constrained 1X DFF register
 LAT: non-constant latch register
 LAT0: constant 0 latch register
 LAT1: constant 1 latch register
 LATX: constant X latch register
 LAT0X: constrained 0X latch register
 LAT1X: constrained 1X latch register
 LATCG: clock-gating latch register
 TLA: transparent latch register
 TLA0X: transparent constrained 0X latch register
 TLA1X: transparent constrained 1X latch register
 Loop: cycle break point
 Port: primary (top-level) port
 Und: undriven signal cut-point
 Unk: unknown signal cut-point]

1

2.1.1. Ý nghĩa của 16 điểm đối chiếu (Passing compare points)

Trong kiểm tra tương đương (Equivalence Checking), Formality không dò từng dòng code mà nó chia mạch điện thành các **khối logic tổ hợp (Combinational Cones)** được giới hạn bởi các điểm chốt chặn đầu vào/đầu ra. Các điểm chốt chặn này gọi là **Compare Points**.

Mạch đếm counter 8-bit có đúng 16 điểm chốt chặn lý tưởng và tất cả đều đã **Đạt (Passing)**:

- **8 điểm loại DFF (oCount_reg[7:0]):**
 - Ref (Reference - file RTL gốc) và Impl (Implementation - file Netlist sau tổng hợp) đều có 8 con D Flip-Flop tương ứng. Formality đã kiểm tra hàm logic nạp vào cổng \$\$ của từng con Flip-Flop ở mạch Netlist và đối chiếu với phương trình logic trong khối always của mã RTL. Kết quả cho thấy chúng phản ứng hoàn toàn giống nhau với mọi tổ hợp ngõ vào.
- **8 điểm loại Port (oCount[7:0]):**
 - Đây là 8 chân ngõ ra vật lý (Primary Outputs) của module. Formality chứng thực rằng tín hiệu đi ra tới các chân này ở cả hai phiên bản mạch điện là đồng nhất 100% trong mọi chu kỳ hoạt động.

2.1.2. Phân tích bảng tra cứu ký hiệu viết tắt (Legend Table)

Phần nằm trong dấu ngoặc vuông [...] thực chất là bảng tra cứu thuật ngữ (Ký hiệu viết tắt) giúp kỹ sư đọc hiểu Formality đang phân loại các điểm chốt trong mạch thuộc nhóm nào. Trong mạch counter, công cụ chỉ dùng đến 2 ký hiệu cơ bản:

- **Port (Primary top-level port):** Chân ngõ vào/ngõ ra phân cấp cao nhất của chip (có 8 điểm ngõ ra oCount[7:0]).

- **DFF (Non-constant DFF register):** Thanh ghi Flip-Flop D có giá trị thay đổi liên tục theo biến trạng thái (có 8 điểm oCount_reg[7:0]).


Các ký hiệu nâng cao khác (Mạch đang bằng 0 nên không xuất hiện ở danh sách trên):

- **DFF0 / DFF1:** Các Flip-Flop bị tối ưu hóa cứng, chân ngõ ra luôn bị nối xuống Ground (0) hoặc lên VDD (1) do code RTL viết cố định giá trị.
- **LAT (Latch register):** Các phần tử chốt dữ liệu theo mức (chứ không phải theo cạnh clock như DFF). Nếu mạch đồng bộ chuẩn xuất hiện LAT, đó thường là cảnh báo lỗi thiết kế (Unintentional Latch).
- **BBNet / BBPin (Black-box):** Điểm nối liên quan đến các khối "hộp đen" chưa rõ cấu trúc logic bên trong (như lõi RAM, IP cứng của bên thứ ba).
- **Loop (Cycle break point):** Điểm mà Formality phải tự động ngắt ra do mạch bị dính vòng lặp logic (Feedback loop) nhằm tính toán được hàm toán học.

Tổng kết đánh giá

- Kết quả report này là bằng chứng định lượng rõ ràng nhất để khẳng định: **Mạch tổng hợp hoàn toàn sạch lỗi.** * Không có điểm nào bị liệt vào nhóm **Failing** (Sai logic).
- Không có điểm nào bị liệt vào nhóm **Aborted** (Quá phức tạp dẫn đến công cụ từ bỏ, không tính toán nổi).

2.2. Report_fail.txt:



Phần 4: Timing Analysis (Phân tích định thời)

1. Script TCL

```
set LinkProject "/home/ltk/ASIC_TRAINING/LAB4_PT/"
set LinkLibrary_db "/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/"
set LinkSDC "${LinkProject}/sdc"
set LinkReport "${LinkProject}/pt/pt_report"
set LinkNetlist "${LinkProject}/netlist"
set link_library [list * ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]
set target_library [list ${LinkLibrary_db}/saed90nm_min.db \
${LinkLibrary_db}/saed90nm_typ.db \
${LinkLibrary_db}/saed90nm_max.db]
read_verilog ${LinkNetlist}/counter_NL.v
current_design counter
source ${LinkSDC}/counter_SDC.sdc
fix_eco_timing -type hold -buffer_list {NBUFFX2 NBUFFX4 NBUFFX8 NBUFFX16
NBUFFX32}
report_timing -max_paths 20 -from [all_inputs] -to [all_registers -data_pins] >
${LinkReport}/inputstoflops.rpt
report_timing -max_paths 20 -from [all_registers -clock_pins] -to [all_registers -
data_pins] > ${LinkReport}/floptoflop.rpt
report_timing -max_paths 20 -from [all_registers -clock_pins] -to [all_outputs] >
${LinkReport}/floptoputputs.rpt
report_timing -max_paths 20 -from [all_inputs] -to [all_outputs] >
${LinkReport}/inputstooutputs.rpt
report_timing -from [all_registers -clock_pins] -to [all_registers -data_pins] -
delay_type max > ${LinkReport}/setuptiming.rpt
report_timing -from [all_registers -clock_pins] -to [all_registers -data_pins] -
delay_type min > ${LinkReport}/holdtiming.rpt
report_timing -transition_time -capacitance -nets -input_pins -from [all_registers -
clock_pins] -to [all_registers -data_pins] > ${LinkReport}/tran_captiming.rpt
```

2. Phân tích các report timing của thiết kế:

2.1. floptoflop.rpt:

Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[7] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[6] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r	oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r
add 8/A[1] (counter DW01_inc_0)	0.00	1.11 r	add 8/A[1] (counter DW01_inc_0)	0.00	1.11 r
add 8/U68/Z (NBUFFX32)	0.08	1.19 r	add 8/U68/Z (NBUFFX32)	0.08	1.19 r
add 8/U79/Z (NBUFFX32)	0.08	1.28 r	add 8/U79/Z (NBUFFX32)	0.08	1.28 r
add 8/U85/Z (NBUFFX32)	0.08 H	1.36 r	add 8/U85/Z (NBUFFX32)	0.08 H	1.36 r
add 8/U45/Z (NBUFFX32)	0.08 H	1.44 r	add 8/U45/Z (NBUFFX32)	0.08 H	1.44 r
add 8/U54/Z (NBUFFX32)	0.08	1.53 r	add 8/U54/Z (NBUFFX32)	0.08	1.53 r
add 8/U62/Z (NBUFFX32)	0.08 H	1.61 r	add 8/U62/Z (NBUFFX32)	0.08 H	1.61 r
add 8/U20/Z (NBUFFX32)	0.08 H	1.70 r	add 8/U20/Z (NBUFFX32)	0.08 H	1.70 r
add 8/U26/Z (NBUFFX32)	0.08	1.78 r	add 8/U26/Z (NBUFFX32)	0.08	1.78 r
add 8/U37/Z (NBUFFX32)	0.08 H	1.86 r	add 8/U37/Z (NBUFFX32)	0.08 H	1.86 r
add 8/U13/Z (NBUFFX32)	0.08 +	1.95 r	add 8/U13/Z (NBUFFX32)	0.08 +	1.95 r
add 8/U4/Z (NBUFFX32)	0.08 +	2.03 r	add 8/U4/Z (NBUFFX32)	0.08 +	2.03 r
add 8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r	add 8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r
add 8/U1_1_2/C1 (HADDX1)	0.05	2.13 r	add 8/U1_1_2/C1 (HADDX1)	0.05	2.13 r
add 8/U1_1_3/C1 (HADDX1)	0.05	2.18 r	add 8/U1_1_3/C1 (HADDX1)	0.05	2.18 r
add 8/U1_1_4/C1 (HADDX1)	0.05	2.23 r	add 8/U1_1_4/C1 (HADDX1)	0.05	2.23 r
add 8/U1_1_5/C1 (HADDX1)	0.05	2.28 r	add 8/U1_1_5/C1 (HADDX1)	0.05	2.28 r
add 8/U1_1_6/C1 (HADDX1)	0.05	2.33 r	add 8/U1_1_6/C1 (HADDX1)	0.05	2.28 r
add 8/U2/Q (XOR2X1)	0.04	2.37 r	add 8/U1_1_6/S0 (HADDX1)	0.04	2.32 r
add 8/SUM[7] (counter DW01_inc_0)	0.00	2.37 r	add 8/SUM[6] (counter DW01_inc_0)	0.00	2.32 r
oCount_reg[7]/D (DFFSSRX1)	0.00	2.37 r	oCount_reg[6]/D (DFFSSRX1)	0.00	2.32 r
data arrival time		2.37	data arrival time		2.32
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[7]/CLK (DFFSSRX1)		20.00 r	oCount_reg[6]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.08	19.92	library setup time	-0.08	19.92
data required time		19.92	data required time		19.92
data required time		19.92	data required time		19.92
data arrival time		-2.37	data arrival time		-2.32
slack (MET)		17.55	slack (MET)		17.60

Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[5] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[4] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path

clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r	oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r
add_8/A[1] (counter_DW01_inc_0)	0.00	1.11 r	add_8/A[1] (counter_DW01_inc_0)	0.00	1.11 r
add_8/U68/Z (NBUFFX32)	0.08	1.19 r	add_8/U68/Z (NBUFFX32)	0.08	1.19 r
add_8/U79/Z (NBUFFX32)	0.08	1.28 r	add_8/U79/Z (NBUFFX32)	0.08	1.28 r
add_8/U85/Z (NBUFFX32)	0.08 H	1.36 r	add_8/U85/Z (NBUFFX32)	0.08 H	1.36 r
add_8/U45/Z (NBUFFX32)	0.08 H	1.44 r	add_8/U45/Z (NBUFFX32)	0.08 H	1.44 r
add_8/U54/Z (NBUFFX32)	0.08	1.53 r	add_8/U54/Z (NBUFFX32)	0.08	1.53 r
add_8/U62/Z (NBUFFX32)	0.08 H	1.61 r	add_8/U62/Z (NBUFFX32)	0.08 H	1.61 r
add_8/U20/Z (NBUFFX32)	0.08 H	1.70 r	add_8/U20/Z (NBUFFX32)	0.08 H	1.70 r
add_8/U26/Z (NBUFFX32)	0.08	1.78 r	add_8/U26/Z (NBUFFX32)	0.08	1.78 r
add_8/U37/Z (NBUFFX32)	0.08 H	1.86 r	add_8/U37/Z (NBUFFX32)	0.08 H	1.86 r
add_8/U13/Z (NBUFFX32)	0.08 +	1.95 r	add_8/U13/Z (NBUFFX32)	0.08 +	1.95 r
add_8/U4/Z (NBUFFX32)	0.08 +	2.03 r	add_8/U4/Z (NBUFFX32)	0.08 +	2.03 r
add_8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r	add_8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r
add_8/U1_1_2/C1 (HADDX1)	0.05	2.13 r	add_8/U1_1_2/C1 (HADDX1)	0.05	2.13 r
add_8/U1_1_3/C1 (HADDX1)	0.05	2.18 r	add_8/U1_1_3/C1 (HADDX1)	0.05	2.18 r
add_8/U1_1_4/C1 (HADDX1)	0.05	2.23 r	add_8/U1_1_4/S0 (HADDX1)	0.04	2.22 r
add_8/U1_1_5/S0 (HADDX1)	0.04	2.27 r	add_8/SUM[4] (counter_DW01_inc_0)	0.00	2.22 r
add_8/SUM[5] (counter_DW01_inc_0)	0.00	2.27 r	U91/Z (NBUFFX2)	0.03 H	2.25 r
oCount_reg[5]/D (DFFSSRX1)	0.00	2.27 r	oCount_reg[4]/D (DFFSSRX1)	0.00 +	2.25 r
data arrival time		2.27	data arrival time		2.25

clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[5]/CLK (DFFSSRX1)		20.00 r	oCount_reg[4]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.08	19.92	library setup time	-0.08	19.92
data required time		19.92	data required time		19.92

data required time		19.92	data required time		19.92
data arrival time		-2.27	data arrival time		-2.25

slack (MET)		17.65	slack (MET)		17.67

Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[3] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[2] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path

clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r	oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r
add_8/A[1] (counter_DW01_inc_0)	0.00	1.11 r	add_8/A[1] (counter_DW01_inc_0)	0.00	1.11 r
add_8/U68/Z (NBUFFX32)	0.08	1.19 r	add_8/U68/Z (NBUFFX32)	0.08	1.19 r
add_8/U79/Z (NBUFFX32)	0.08	1.28 r	add_8/U79/Z (NBUFFX32)	0.08	1.28 r
add_8/U85/Z (NBUFFX32)	0.08 H	1.36 r	add_8/U85/Z (NBUFFX32)	0.08 H	1.36 r
add_8/U45/Z (NBUFFX32)	0.08 H	1.44 r	add_8/U45/Z (NBUFFX32)	0.08 H	1.44 r
add_8/U54/Z (NBUFFX32)	0.08	1.53 r	add_8/U54/Z (NBUFFX32)	0.08	1.53 r
add_8/U62/Z (NBUFFX32)	0.08 H	1.61 r	add_8/U62/Z (NBUFFX32)	0.08 H	1.61 r
add_8/U20/Z (NBUFFX32)	0.08 H	1.70 r	add_8/U20/Z (NBUFFX32)	0.08 H	1.70 r
add_8/U26/Z (NBUFFX32)	0.08	1.78 r	add_8/U26/Z (NBUFFX32)	0.08	1.78 r
add_8/U37/Z (NBUFFX32)	0.08 H	1.86 r	add_8/U37/Z (NBUFFX32)	0.08 H	1.86 r
add_8/U13/Z (NBUFFX32)	0.08 +	1.95 r	add_8/U13/Z (NBUFFX32)	0.08 +	1.95 r
add_8/U4/Z (NBUFFX32)	0.08 +	2.03 r	add_8/U4/Z (NBUFFX32)	0.08 +	2.03 r
add_8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r	add_8/U1_1_1/C1 (HADDX1)	0.05 H	2.08 r
add_8/U1_1_2/C1 (HADDX1)	0.05	2.13 r	add_8/U1_1_2/S0 (HADDX1)	0.04	2.12 r
add_8/U1_1_3/S0 (HADDX1)	0.04	2.17 r	add_8/SUM[2] (counter_DW01_inc_0)	0.00	2.12 r
add_8/SUM[3] (counter_DW01_inc_0)	0.00	2.17 r	U93/Z (NBUFFX2)	0.03 H	2.15 r
U95/Z (NBUFFX2)	0.03 H	2.20 r	oCount_reg[2]/D (DFFSSRX1)	0.00 +	2.15 r
oCount_reg[3]/D (DFFSSRX1)	0.00 +	2.20 r	data arrival time		2.15
data arrival time		2.20	-----		

clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[3]/CLK (DFFSSRX1)		20.00 r	oCount_reg[2]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.08	19.92	library setup time	-0.08	19.92
data required time		19.92	data required time		19.92

data required time		19.92	data required time		19.92
data arrival time		-2.20	data arrival time		-2.15

slack (MET)		17.72	slack (MET)		17.77

Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: oCount_reg[0] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount_reg[0] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[0]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r	oCount_reg[0]/Q (DFFSSRX1)	0.11	1.11 r
add_8/A[1] (counter_DW01_inc_0)	0.00	1.11 r	U11/Z (NBUFFX32)	0.08	1.19 r
add_8/U68/Z (NBUFFX32)	0.08	1.19 r	U19/Z (NBUFFX32)	0.08	1.28 r
add_8/U79/Z (NBUFFX32)	0.08	1.28 r	U28/Z (NBUFFX32)	0.08	1.36 r
add_8/U85/Z (NBUFFX32)	0.08 H	1.36 r	U35/Z (NBUFFX32)	0.08	1.44 r
add_8/U45/Z (NBUFFX32)	0.08 H	1.44 r	U47/Z (NBUFFX32)	0.08	1.53 r
add_8/U54/Z (NBUFFX32)	0.08	1.53 r	U52/Z (NBUFFX32)	0.08	1.61 r
add_8/U62/Z (NBUFFX32)	0.08 H	1.61 r	U60/Z (NBUFFX32)	0.08	1.69 r
add_8/U20/Z (NBUFFX32)	0.08 H	1.70 r	U70/Z (NBUFFX32)	0.08	1.78 r
add_8/U26/Z (NBUFFX32)	0.08	1.78 r	U77/Z (NBUFFX32)	0.08	1.86 r
add_8/U37/Z (NBUFFX32)	0.08 H	1.86 r	U83/Z (NBUFFX32)	0.08 H	1.95 r
add_8/U13/Z (NBUFFX32)	0.08 +	1.95 r	U1/Z (NBUFFX32)	0.08 H	2.03 r
add_8/U4/Z (NBUFFX32)	0.08 +	2.03 r	add_8/A[0] (counter_DW01_inc_0)	0.00	2.03 r
add_8/U1_1_1/50 (HADDX1)	0.05 H	2.07 r	add_8/U1/ZN (INXV0)	0.01	2.04 f
add_8/SUM[1] (counter_DW01_inc_0)	0.00	2.07 r	add_8/SUM[0] (counter_DW01_inc_0)	0.00	2.04 f
U92/Z (NBUFFX2)	0.03 H	2.11 r	oCount_reg[0]/D (DFFSSRX1)	0.00	2.04 f
oCount_reg[1]/D (DFFSSRX1)	0.00 +	2.11 r	data arrival time		2.04
data arrival time		2.11			
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[1]/CLK (DFFSSRX1)		20.00 r	oCount_reg[0]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.08	19.92	library setup time	-0.04	19.96
data required time		19.92	data required time		19.96
data required time		19.92	data required time		19.96
data arrival time		-2.11	data arrival time		-2.04
slack (MET)		17.81	slack (MET)		17.92

2.1.1. Thông tin tổng quan về Đường truyền (Path Information)

- **Startpoint (Điểm đầu):** oCount_reg[1] – Flip-Flop kích khởi bằng cạnh lên của xung nhịp iClk.
- **Endpoint (Điểm cuối):** oCount_reg[7] – Flip-Flop đích nhận dữ liệu, cũng dùng chung xung nhịp iClk.
- **Path Group & Type:** Thuộc nhóm clock iClk, kiểm tra kiểu max (tức là kiểm tra lỗi **Setup Time** - xem dữ liệu có đến kịp trước cạnh xung nhịp tiếp theo hay không).
- **Trạng thái:** MET với khoảng trống thời gian (Slack) rất lớn: **17.55 ns**. Đường truyền đạt yêu cầu setup timing với biên độ slack lớn trong điều kiện clock constraint hiện tại.

2.1.2. Phân tích Thời gian Dữ liệu Đến (Data Arrival Time)

Trục thời gian bắt đầu từ lúc cạnh lên của Clock kích hoạt tại điểm đầu:

- **Thời điểm kích xung (Launch Edge):** xuất phát từ mốc 0.00 ns.
- **Độ trễ mạng clock (Clock network delay):** mất 1.00 ns để xung nhịp chạy từ chân nguồn đến chân CLK của oCount_reg[1].
- **Độ trễ Clock-to-Q:** Mất 0.11 ns để Flip-Flop lật trạng thái và đưa dữ liệu ra chân Q (mốc thời gian lúc này là 1.11 ns).
- Đường dữ liệu đi qua các cell logic và buffer như NBUFFX32, HADDX1, XOR2X1 trong mạng logic của bộ increment. Total delay nội vi khối tổ hợp này là $2.37 - 1.11 = 1.26\text{ns}$.

- **Data Arrival Time:** Tín hiệu được phát đi từ oCount_reg[1] tại cạnh clock 0.00 ns. Sau **1.00 ns** clock network delay, clock đến Flip-Flop nguồn. Flip-Flop có **Clock-to-Q = 0.11 ns**, đưa dữ liệu ra tại 1.11 ns. Dữ liệu tiếp tục đi qua mạng logic tổ hợp của khối add_8 với độ trễ **1.26 ns**, và đến đầu vào Flip-Flop đích tại **2.37 ns**. Do đó, **Data Arrival Time = 2.37 ns**.

2.1.3. Phân tích Thời gian Dữ liệu Yêu cầu (Data Required Time)

- **Chu kỳ xung nhịp (Capture Edge):** Với chu kỳ clock được đặt là **20 ns**, tương ứng tần số **50 MHz**, cạnh clock bắt dữ liệu tiếp theo được xác định tại thời điểm **20.00 ns**.
- **Độ trễ mạng clock (Clock Network Delay):** Clock đến chân CLK của Flip-Flop đích sau khoảng **1.00 ns** độ trễ mạng clock. Do đó, thời điểm clock thực tế đến Flip-Flop đích là 21.00ns
- **Độ bất định xung nhịp (Clock Uncertainty):** Trừ **1.00 ns** để dự phòng các sai lệch về thời điểm clock thực tế, chẳng hạn **clock jitter** và **clock skew/uncertainty**. Khi đó thời gian còn lại là 20.00ns
- **Thời gian thiết lập của Flip-Flop (Library Setup Time):** Flip-Flop yêu cầu dữ liệu phải ổn định trước cạnh clock một khoảng **0.08 ns**. Do đó, thời gian cuối cùng mà dữ liệu được phép đến tại đầu vào Flip-Flop đích là 19.92ns

Tổng thời gian yêu cầu (Data Required Time):

$$\text{Data Required Time} = 19.92 \text{ ns}$$

→ **Dữ liệu tại đầu vào Flip-Flop đích phải ổn định không muộn hơn khoảng 19.92 ns** để đáp ứng yêu cầu setup timing.

2.1.4. Tính toán khoảng trống thời gian (Slack)

$$\text{Slack} = \text{Data Required Time} - \text{Data Arrival Time} = 19.92 - 2.37 = +17.55\text{ns}$$

Vì **Slack > 0 (MET)**, mạch chạy ổn định ở chu kỳ 20ns. Trên thực tế, với mức Slack dư dả này, hoàn toàn có thể siết chu kỳ clock xuống thấp hơn rất nhiều (ép xung chip chạy nhanh hơn, ví dụ chu kỳ 5ns ~ 200MHz) mà mạch vẫn không sợ bị lỗi Setup.

2.2. floptoputputs.rpt:

Startpoint: oCount_reg[0] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[0] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[0]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[0]/Q (DFFSSRX1)</td><td>0.11</td><td>1.11 r</td></tr><tr><td>U11/Z (NBUFFX32)</td><td>0.08</td><td>1.19 r</td></tr><tr><td>U19/Z (NBUFFX32)</td><td>0.08</td><td>1.28 r</td></tr><tr><td>U28/Z (NBUFFX32)</td><td>0.08</td><td>1.36 r</td></tr><tr><td>U35/Z (NBUFFX32)</td><td>0.08</td><td>1.44 r</td></tr><tr><td>U47/Z (NBUFFX32)</td><td>0.08</td><td>1.53 r</td></tr><tr><td>U52/Z (NBUFFX32)</td><td>0.08</td><td>1.61 r</td></tr><tr><td>U60/Z (NBUFFX32)</td><td>0.08</td><td>1.69 r</td></tr><tr><td>U70/Z (NBUFFX32)</td><td>0.08</td><td>1.78 r</td></tr><tr><td>U77/Z (NBUFFX32)</td><td>0.08</td><td>1.86 r</td></tr><tr><td>U83/Z (NBUFFX32)</td><td>0.08 H</td><td>1.95 r</td></tr><tr><td>U1/Z (NBUFFX32)</td><td>0.08 H</td><td>2.03 r</td></tr><tr><td>oCount[0] (out)</td><td>0.00</td><td>2.03 r</td></tr><tr><td>data arrival time</td><td></td><td>2.03</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-2.03</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>3.97</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[0]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[0]/Q (DFFSSRX1)	0.11	1.11 r	U11/Z (NBUFFX32)	0.08	1.19 r	U19/Z (NBUFFX32)	0.08	1.28 r	U28/Z (NBUFFX32)	0.08	1.36 r	U35/Z (NBUFFX32)	0.08	1.44 r	U47/Z (NBUFFX32)	0.08	1.53 r	U52/Z (NBUFFX32)	0.08	1.61 r	U60/Z (NBUFFX32)	0.08	1.69 r	U70/Z (NBUFFX32)	0.08	1.78 r	U77/Z (NBUFFX32)	0.08	1.86 r	U83/Z (NBUFFX32)	0.08 H	1.95 r	U1/Z (NBUFFX32)	0.08 H	2.03 r	oCount[0] (out)	0.00	2.03 r	data arrival time		2.03	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-2.03	-----			slack (MET)		3.97	Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[1] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[1]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[1]/Q (DFFSSRX1)</td><td>0.13</td><td>1.13 f</td></tr><tr><td>oCount[1] (out)</td><td>0.00</td><td>1.13 f</td></tr><tr><td>data arrival time</td><td></td><td>1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>4.87</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[1]/Q (DFFSSRX1)	0.13	1.13 f	oCount[1] (out)	0.00	1.13 f	data arrival time		1.13	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-1.13	-----			slack (MET)		4.87
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[0]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[0]/Q (DFFSSRX1)	0.11	1.11 r																																																																																																																																												
U11/Z (NBUFFX32)	0.08	1.19 r																																																																																																																																												
U19/Z (NBUFFX32)	0.08	1.28 r																																																																																																																																												
U28/Z (NBUFFX32)	0.08	1.36 r																																																																																																																																												
U35/Z (NBUFFX32)	0.08	1.44 r																																																																																																																																												
U47/Z (NBUFFX32)	0.08	1.53 r																																																																																																																																												
U52/Z (NBUFFX32)	0.08	1.61 r																																																																																																																																												
U60/Z (NBUFFX32)	0.08	1.69 r																																																																																																																																												
U70/Z (NBUFFX32)	0.08	1.78 r																																																																																																																																												
U77/Z (NBUFFX32)	0.08	1.86 r																																																																																																																																												
U83/Z (NBUFFX32)	0.08 H	1.95 r																																																																																																																																												
U1/Z (NBUFFX32)	0.08 H	2.03 r																																																																																																																																												
oCount[0] (out)	0.00	2.03 r																																																																																																																																												
data arrival time		2.03																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-2.03																																																																																																																																												

slack (MET)		3.97																																																																																																																																												
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[1]/Q (DFFSSRX1)	0.13	1.13 f																																																																																																																																												
oCount[1] (out)	0.00	1.13 f																																																																																																																																												
data arrival time		1.13																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-1.13																																																																																																																																												

slack (MET)		4.87																																																																																																																																												
Startpoint: oCount_reg[2] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[2] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[2]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[2]/Q (DFFSSRX1)</td><td>0.13</td><td>1.13 f</td></tr><tr><td>oCount[2] (out)</td><td>0.00</td><td>1.13 f</td></tr><tr><td>data arrival time</td><td></td><td>1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>4.87</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[2]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[2]/Q (DFFSSRX1)	0.13	1.13 f	oCount[2] (out)	0.00	1.13 f	data arrival time		1.13	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-1.13	-----			slack (MET)		4.87	Startpoint: oCount_reg[3] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[3] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[3]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[3]/Q (DFFSSRX1)</td><td>0.13</td><td>1.13 f</td></tr><tr><td>oCount[3] (out)</td><td>0.00</td><td>1.13 f</td></tr><tr><td>data arrival time</td><td></td><td>1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>4.87</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[3]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[3]/Q (DFFSSRX1)	0.13	1.13 f	oCount[3] (out)	0.00	1.13 f	data arrival time		1.13	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-1.13	-----			slack (MET)		4.87																																	
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[2]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[2]/Q (DFFSSRX1)	0.13	1.13 f																																																																																																																																												
oCount[2] (out)	0.00	1.13 f																																																																																																																																												
data arrival time		1.13																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-1.13																																																																																																																																												

slack (MET)		4.87																																																																																																																																												
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[3]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[3]/Q (DFFSSRX1)	0.13	1.13 f																																																																																																																																												
oCount[3] (out)	0.00	1.13 f																																																																																																																																												
data arrival time		1.13																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-1.13																																																																																																																																												

slack (MET)		4.87																																																																																																																																												
Startpoint: oCount_reg[4] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[4] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[4]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[4]/Q (DFFSSRX1)</td><td>0.13</td><td>1.13 f</td></tr><tr><td>oCount[4] (out)</td><td>0.00</td><td>1.13 f</td></tr><tr><td>data arrival time</td><td></td><td>1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>4.87</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[4]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[4]/Q (DFFSSRX1)	0.13	1.13 f	oCount[4] (out)	0.00	1.13 f	data arrival time		1.13	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-1.13	-----			slack (MET)		4.87	Startpoint: oCount_reg[5] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[5] (output port clocked by iClk) Path Group: iClk Path Type: max <table><tr><th>Point</th><th>Incr</th><th>Path</th></tr><tr><td>clock iClk (rise edge)</td><td>0.00</td><td>0.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>1.00</td></tr><tr><td>oCount_reg[5]/CLK (DFFSSRX1)</td><td>0.00</td><td>1.00 r</td></tr><tr><td>oCount_reg[5]/Q (DFFSSRX1)</td><td>0.13</td><td>1.13 f</td></tr><tr><td>oCount[5] (out)</td><td>0.00</td><td>1.13 f</td></tr><tr><td>data arrival time</td><td></td><td>1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>clock iClk (rise edge)</td><td>20.00</td><td>20.00</td></tr><tr><td>clock network delay (ideal)</td><td>1.00</td><td>21.00</td></tr><tr><td>clock uncertainty</td><td>-1.00</td><td>20.00</td></tr><tr><td>output external delay</td><td>-14.00</td><td>6.00</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td colspan="3">-----</td></tr><tr><td>data required time</td><td></td><td>6.00</td></tr><tr><td>data arrival time</td><td></td><td>-1.13</td></tr><tr><td colspan="3">-----</td></tr><tr><td>slack (MET)</td><td></td><td>4.87</td></tr></table>	Point	Incr	Path	clock iClk (rise edge)	0.00	0.00	clock network delay (ideal)	1.00	1.00	oCount_reg[5]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[5]/Q (DFFSSRX1)	0.13	1.13 f	oCount[5] (out)	0.00	1.13 f	data arrival time		1.13	-----			clock iClk (rise edge)	20.00	20.00	clock network delay (ideal)	1.00	21.00	clock uncertainty	-1.00	20.00	output external delay	-14.00	6.00	data required time		6.00	-----			data required time		6.00	data arrival time		-1.13	-----			slack (MET)		4.87																																	
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[4]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[4]/Q (DFFSSRX1)	0.13	1.13 f																																																																																																																																												
oCount[4] (out)	0.00	1.13 f																																																																																																																																												
data arrival time		1.13																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-1.13																																																																																																																																												

slack (MET)		4.87																																																																																																																																												
Point	Incr	Path																																																																																																																																												
clock iClk (rise edge)	0.00	0.00																																																																																																																																												
clock network delay (ideal)	1.00	1.00																																																																																																																																												
oCount_reg[5]/CLK (DFFSSRX1)	0.00	1.00 r																																																																																																																																												
oCount_reg[5]/Q (DFFSSRX1)	0.13	1.13 f																																																																																																																																												
oCount[5] (out)	0.00	1.13 f																																																																																																																																												
data arrival time		1.13																																																																																																																																												

clock iClk (rise edge)	20.00	20.00																																																																																																																																												
clock network delay (ideal)	1.00	21.00																																																																																																																																												
clock uncertainty	-1.00	20.00																																																																																																																																												
output external delay	-14.00	6.00																																																																																																																																												
data required time		6.00																																																																																																																																												

data required time		6.00																																																																																																																																												
data arrival time		-1.13																																																																																																																																												

slack (MET)		4.87																																																																																																																																												

Startpoint: oCount_reg[6] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[6] (output port clocked by iClk) Path Group: iClk Path Type: max			Startpoint: oCount_reg[7] (rising edge-triggered flip-flop clocked by iClk) Endpoint: oCount[7] (output port clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
oCount_reg[6]/CLK (DFFSSRX1)	0.00	1.00 r	oCount_reg[7]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[6]/Q (DFFSSRX1)	0.13	1.13 f	oCount_reg[7]/Q (DFFSSRX1)	0.13	1.13 f
oCount[6] (out)	0.00	1.13 f	oCount[7] (out)	0.00	1.13 f
data arrival time		1.13	data arrival time		1.13
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
output external delay	-14.00	6.00	output external delay	-14.00	6.00
data required time		6.00	data required time		6.00
data required time		6.00	data required time		6.00
data arrival time		-1.13	data arrival time		-1.13
slack (MET)		4.87	slack (MET)		4.87

2.2.1. Phân tích đường găng số 1: oCount_reg[0] → oCount[0]

- Đặc trưng đường truyền: Clock tại chân CLK của Flip-Flop oCount_reg[0] tạo ra cạnh launch, sau đó dữ liệu được phát ra từ chân Q của Flip-Flop và đi qua chuỗi buffer trước khi đến chân output oCount[0]., đi qua một chuỗi rất nhiều cổng đệm liên tiếp (U11/Z, U19/Z, ..., U1/Z đều là loại NBUFFX32) để tăng dòng dòng (fan-out drive) trước khi đẩy thẳng ra chân output oCount[0].
- Thời gian dữ liệu đến (Data Arrival Time): 2.03 ns. Trong đó độ trễ từ lúc xung nhịp phát ra đến khi dữ liệu thoát khỏi chân Q là 1.11 ns, và thời gian chạy qua chuỗi buffer tổ hợp là khoảng 0.92 ns.
- Thời gian dữ liệu yêu cầu (Data Required Time): 6.00 ns.
- Giải thích công thức: Chu kỳ clock kế tiếp là 20.00 ns, cộng trễ mạng clock 1.00 ns, trừ jitter 1.00 ns → mốc bắt đầu là 20.00 ns.
- Điểm đặc biệt ở đây là đã thiết lập một ràng buộc output external delay là -14.00 ns trong file SDC. Theo công thức: Required Time = 20.00 - 14.00 = 6.00ns.
- Khoảng trống thời gian (Slack):

$$\text{Slack (MET)} = \text{Data Required Time} - \text{Data Arrival Time} = 6.00 - 2.03 = +3.97\text{ns}$$

→ Đường truyền này thỏa mãn (MET) an toàn.

2.2.2. Phân tích các đường găng còn lại (oCount_reg[1] đến [7])

- Các đường truyền từ oCount_reg[1] đến oCount_reg[7] có cấu trúc và đặc tính timing tương tự nhau.
- Data Arrival Time: Các đường truyền có thời gian đến khoảng 1.13 ns. Sau khi dữ liệu được phát ra từ chân Q của Flip-Flop, tín hiệu đi trực tiếp hoặc qua mạng kết nối rất ngắn tới các chân output tương ứng oCount[1] đến oCount[7]. Vì vậy, phần delay sau Clock-to-Q chỉ khoảng 0.02ns.
- Các đường truyền này đều có Data Require Time = 6.00ns do cùng chịu ràng buộc output external delay trong nhóm iClk.
- Khoảng trống thời gian (Slack): Slack (MET) = 6.00 - 1.13 = +4.87ns

- Do Slack dương 4.87 ns, các đường truyền này đều đạt yêu cầu timing (MET) và có biên độ timing lớn hơn đường oCount_reg[0] → oCount[0].

2.3. holdtiming.rpt:

Startpoint: oCount_reg[0] (rising edge-triggered flip-flop clocked by iClk)		
Endpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk)		
Path Group: iClk		
Path Type: min		
Point	Incr	Path

clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00
oCount_reg[0]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[0]/Q (DFFSSRX1)	0.13	1.13 f
U11/Z (NBUFFX32)	0.07	1.20 f
U19/Z (NBUFFX32)	0.08	1.28 f
U28/Z (NBUFFX32)	0.08	1.35 f
U35/Z (NBUFFX32)	0.08	1.43 f
U47/Z (NBUFFX32)	0.08	1.50 f
U52/Z (NBUFFX32)	0.08	1.58 f
U60/Z (NBUFFX32)	0.08	1.65 f
U70/Z (NBUFFX32)	0.08	1.73 f
U77/Z (NBUFFX32)	0.08	1.80 f
U83/Z (NBUFFX32)	0.08 H	1.88 f
U1/Z (NBUFFX32)	0.08 H	1.95 f
add 8/A[0] (counter DW01_inc_0)	0.00	1.95 f
add 8/U1_1/50 (HADDX1)	0.03	1.99 f
add 8/SU[1] (counter DW01_inc_0)	0.00	1.99 f
U92/Z (NBUFFX32)	0.03 H	2.01 f
oCount_reg[1]/D (DFFSSRX1)	0.00 +	2.01 f
data arrival time		2.01

clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00
clock uncertainty		2.00
oCount_reg[1]/CLK (DFFSSRX1)		2.00 r
library hold time	0.01	2.01
data required time		2.01

data required time		2.01
data arrival time		-2.01

slack (MET)		0.00

2.3.1. Thông tin tổng quan về Đường truyền (Path Information)

- Startpoint (Điểm đầu): oCount_reg[0], Flip-Flop được kích hoạt bởi cạnh lên của xung nhịp iClk.
- Endpoint (Điểm cuối): oCount_reg[1], Flip-Flop đích cũng được kích hoạt bởi cạnh lên của iClk.
- Path Group & Type: Thuộc nhóm clock iClk, kiểu phân tích min, tương ứng với kiểm tra Hold Timing. Phân tích này kiểm tra xem dữ liệu có đến Flip-Flop đích quá sớm hay không.
- Trạng thái: MET với Slack = 0.00 ns. Thiết kế vừa đáp ứng yêu cầu Hold Timing theo các constraint hiện tại, tuy nhiên không có margin timing.

2.3.2. Phân tích Thời gian Dữ liệu Đến (Data Arrival Time)

- Đối với kiểm tra Hold, công cụ xác định thời gian sớm nhất mà dữ liệu có thể truyền từ Startpoint đến Endpoint.
- Thời điểm kích xung (Launch Edge): 0.00 ns.
- Độ trễ mạng clock: Clock mất 1.00 ns để truyền đến chân CLK của oCount_reg[0].
- Độ trễ Clock-to-Q: Flip-Flop có độ trễ 0.13 ns, do đó dữ liệu xuất hiện tại chân Q tại 1.13ns
- Độ trễ mạch tổ hợp: Dữ liệu tiếp tục truyền qua chuỗi các cell NBUFFX32, mạch add_8 và NBUFFX2 trước khi đến chân D của oCount_reg[1].

Tổng thời gian dữ liệu đến (Data Arrival Time): **2.01 ns**.

2.3.3. Phân tích Thời gian Dữ liệu Yêu cầu (Data Required Time)

- Vì đây là Hold Timing Check, dữ liệu được kiểm tra tại cùng cạnh clock, tức Capture Edge ở thời điểm 0.00 ns.
- Capture Edge: 0.00 ns.
- Độ trễ mạng clock: Clock đến Flip-Flop đích sau 1.00 ns.
- Clock Uncertainty: Công cụ cộng thêm 1.00 ns vào yêu cầu timing để xét đến độ bất định của clock.
- Library Hold Time: Flip-Flop yêu cầu dữ liệu phải duy trì ổn định thêm 0.01 ns sau cạnh clock.

Tổng thời gian yêu cầu (Data Required Time): **2.01ns**.

2.3.4. Tính toán khoảng trống thời gian (Slack)

$$\text{Slack} = \text{Data Arrival Time} - \text{Data Required Time} = 2.01 - 2.01 = 0.00\text{ns}$$

Nhận xét: Đường truyền đạt trạng thái MET với Slack = 0.00 ns, nghĩa là thời gian dữ liệu đến vừa đúng với thời gian tối thiểu được yêu cầu cho Hold Timing. Tuy nhiên, do Slack bằng 0 nên đường truyền không có margin hold timing. Vì vậy, bất kỳ thay đổi nào làm tăng yêu cầu hold hoặc làm giảm delay của đường dữ liệu đều có thể dẫn đến Hold Violation.

2.4. inputstoflop.rpt;

Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[0] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
input external delay	14.00	15.00 f	input external delay	14.00	15.00 f
iRst (in)	0.00	15.00 f	iRst (in)	0.00	15.00 f
U12/ZN (INVX0)	0.03	15.03 r	U12/ZN (INVX0)	0.03	15.03 r
oCount_reg[0]/RSTB (DFFSSRX1)	0.00	15.03 r	oCount_reg[1]/RSTB (DFFSSRX1)	0.00	15.03 r
data arrival time		15.03	data arrival time		15.03
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[0]/CLK (DFFSSRX1)		20.00 r	oCount_reg[1]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.09	19.91	library setup time	-0.09	19.91
data required time		19.91	data required time		19.91
data arrival time		-15.03	data arrival time		-15.03
slack (MET)		4.87	slack (MET)		4.87

Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[2] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[3] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
-----			-----		
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
input external delay	14.00	15.00 f	input external delay	14.00	15.00 f
iRst (in)	0.00	15.00 f	iRst (in)	0.00	15.00 f
U12/ZN (INVX0)	0.03	15.03 r	U12/ZN (INVX0)	0.03	15.03 r
oCount_reg[2]/RSTB (DFFSSRX1)	0.00	15.03 r	oCount_reg[3]/RSTB (DFFSSRX1)	0.00	15.03 r
data arrival time		15.03	data arrival time		15.03
-----			-----		
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[2]/CLK (DFFSSRX1)		20.00 r	oCount_reg[3]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.09	19.91	library setup time	-0.09	19.91
data required time		19.91	data required time		19.91
-----			-----		
data required time		19.91	data required time		19.91
data arrival time		-15.03	data arrival time		-15.03
-----			-----		
slack (MET)		4.87	slack (MET)		4.87
-----			-----		
Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[4] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[5] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
-----			-----		
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
input external delay	14.00	15.00 f	input external delay	14.00	15.00 f
iRst (in)	0.00	15.00 f	iRst (in)	0.00	15.00 f
U12/ZN (INVX0)	0.03	15.03 r	U12/ZN (INVX0)	0.03	15.03 r
oCount_reg[4]/RSTB (DFFSSRX1)	0.00	15.03 r	oCount_reg[5]/RSTB (DFFSSRX1)	0.00	15.03 r
data arrival time		15.03	data arrival time		15.03
-----			-----		
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[4]/CLK (DFFSSRX1)		20.00 r	oCount_reg[5]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.09	19.91	library setup time	-0.09	19.91
data required time		19.91	data required time		19.91
-----			-----		
data required time		19.91	data required time		19.91
data arrival time		-15.03	data arrival time		-15.03
-----			-----		
slack (MET)		4.87	slack (MET)		4.87
-----			-----		
Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[6] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max			Startpoint: iRst (input port clocked by iClk) Endpoint: oCount_reg[7] (rising edge-triggered flip-flop clocked by iClk) Path Group: iClk Path Type: max		
Point	Incr	Path	Point	Incr	Path
-----			-----		
clock iClk (rise edge)	0.00	0.00	clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00	clock network delay (ideal)	1.00	1.00
input external delay	14.00	15.00 f	input external delay	14.00	15.00 f
iRst (in)	0.00	15.00 f	iRst (in)	0.00	15.00 f
U12/ZN (INVX0)	0.03	15.03 r	U12/ZN (INVX0)	0.03	15.03 r
oCount_reg[6]/RSTB (DFFSSRX1)	0.00	15.03 r	oCount_reg[7]/RSTB (DFFSSRX1)	0.00	15.03 r
data arrival time		15.03	data arrival time		15.03
-----			-----		
clock iClk (rise edge)	20.00	20.00	clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00	clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00	clock uncertainty	-1.00	20.00
oCount_reg[6]/CLK (DFFSSRX1)		20.00 r	oCount_reg[7]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.09	19.91	library setup time	-0.09	19.91
data required time		19.91	data required time		19.91
-----			-----		
data required time		19.91	data required time		19.91
data arrival time		-15.03	data arrival time		-15.03
-----			-----		
slack (MET)		4.87	slack (MET)		4.87
-----			-----		

2.4.1. Phân tích chi tiết đường găng tiêu biểu (iRst → oCount_reg[0])

Mạch kiểm tra xem tín hiệu Reset từ ngoài chip truyền vào có kịp đáp ứng thời gian thiết lập (Setup time) của thanh ghi hay không:

- Thời gian dữ liệu đến (Data Arrival Time): 15.03 ns
- Xung nhịp xuất phát từ mốc 0.00 ns, cộng thêm trễ mạng clock lý tưởng 1.00 ns.
- input external delay = 14.00 ns: Đây là ràng buộc đã khai báo trong file SDC, giả định rằng mạch bên ngoài chip đã chiếm mất 14.00 ns trước khi đưa tín hiệu reset tới chân iRst. Do đó, dữ liệu vừa chạm chân iRst đã ở mốc 15.00 ns.
- Tín hiệu tiếp tục đi qua một cổng logic đảo/đệm U12/ZN (loại INVX0) mất 0.03 ns để đến chân RSTB của Flip-flop. Tổng thời gian đến là 15.03 ns.
- Thời gian dữ liệu yêu cầu (Data Required Time): 19.91 ns
- Cảnh nhận dữ liệu ở chu kỳ kế tiếp nằm ở mốc 20.00 ns (tần số 50 MHz), cộng trễ mạng clock 1.00 ns, trừ sai số jitter -1.00 ns $\rightarrow$ mốc bắt đầu tính là 20.00 ns.
- Trừ đi thời gian thiết lập của thư viện (library setup time = -0.09 ns).

→ Kết quả: Required Time = 20.00 - 0.09 = 19.91ns.

- Khoảng trống thời gian (Slack):

$$\text{Slack (MET)} = \text{Data Required Time} - \text{Data Arrival Time} = 19.91 - 15.03 = +4.87\text{ns}$$

- Đường truyền báo trạng thái MET hoàn toàn an toàn.

2.4.2. So sánh với các đường găng còn lại (oCount_reg[1] đến [7])

Cấu trúc mạch Reset cho các bit cao hơn hoàn toàn đồng nhất:

- Tất cả 4 khung báo cáo đều trả về thông số thời gian đến (15.03 ns), thời gian yêu cầu (19.91 ns) và giá trị Slack dương cố định +4.87 ns.
- Điều này chứng tỏ chân iRst sau khi qua cổng inverter U12/ZN đã được phân phối đồng đều đến chân xóa chân phương (RSTB) của toàn bộ các Flip-Flop trong bộ đếm mà không bị lệch pha đáng kể (Clock/Signal Skew thấp).

2.5. inputstooutputs.rpt

```
*****
Report : timing
        -path_type full
        -delay_type max
        -max_paths 20
Design : counter
Version: D-2010.06-SP2
Date   : Thu Jan 1 11:22:08 2015
*****
```

No constrained paths.

1

2.5.1. Thông báo "No constrained paths."

- Khi công cụ PrimeTime hoặc Formality chạy lệnh phân tích thời gian cho nhóm đường truyền này và trả về kết quả **No constrained paths.**, điều đó có nghĩa là: **Hệ thống không tìm thấy bất kỳ đường truyền tín hiệu tổ hợp trực tiếp nào nối từ chân Input ra chân Output được đặt ràng buộc thời gian (Constraints).**

2.5.2. Phân tích kết quả report

Đối với thiết kế mạch đếm **counter 8-bit**, kết quả này hoàn toàn đúng đắn về mặt kỹ thuật nhờ vào cấu trúc phần cứng:

- Cấu trúc mạch tuần tự đồng bộ (Synchronous Sequential Circuit):** Mạch đếm sử dụng một xung nhịp chủ iClk để dịch chuyển trạng thái. Tất cả các bit đầu ra dữ liệu của bus oCount[7:0] đều được nối trực tiếp và đi ra từ chân Q của các thanh ghi tầng cuối (oCount_reg[7:0]).
- Không có đường đi tắt (Bypass):** Tín hiệu đầu vào duy nhất như chân Reset (iRst) chỉ đi vào chân xóa của các Flip-Flop nội vi chứ không hề có nhánh nào rẽ luồng chạy thẳng trực tiếp ra cổng output.
- Hệ quả trong file .sdc:** Do thiết kế không tồn tại đường nối tắt tổ hợp Input-to-Output nào, nên trong file cấu hình ràng buộc (.sdc), không cần (và cũng không thể) khai báo các lệnh kiểm tra trễ tổ hợp (như set_max_delay hay set_min_delay nối giữa các cổng ngoại vi). Việc thiếu vắng đối tượng phần cứng lẫn lệnh ràng buộc tương ứng khiến công cụ báo trống.

2.6. setuptiming.rpt:

Startpoint: oCount_reg[1] (rising edge-triggered flip-flop clocked by iClk)		
Endpoint: oCount_reg[7] (rising edge-triggered flip-flop clocked by iClk)		
Path Group: iClk		
Path Type: max		
Point	Incr	Path
clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[1]/Q (DFFSSRX1)	0.11	1.11 r
add B/A[1] (counter DW01_inc_0)	0.00	1.11 r
add B/U68/Z (NBUFFX32)	0.08	1.19 r
add B/U79/Z (NBUFFX32)	0.08	1.28 r
add B/U85/Z (NBUFFX32)	0.08 H	1.36 r
add B/U45/Z (NBUFFX32)	0.08 H	1.44 r
add B/U54/Z (NBUFFX32)	0.08	1.53 r
add B/U62/Z (NBUFFX32)	0.08 H	1.61 r
add B/U26/Z (NBUFFX32)	0.08 H	1.70 r
add B/U26/Z (NBUFFX32)	0.08	1.78 r
add B/U37/Z (NBUFFX32)	0.08 H	1.86 r
add B/U13/Z (NBUFFX32)	0.08 +	1.95 r
add B/U4/Z (NBUFFX32)	0.08 +	2.03 r
add B/U1_1_1/C1 (HADOX1)	0.05 H	2.08 r
add B/U1_1_2/C1 (HADOX1)	0.05	2.13 r
add B/U1_1_3/C1 (HADOX1)	0.05	2.18 r
add B/U1_1_4/C1 (HADOX1)	0.05	2.23 r
add B/U1_1_5/C1 (HADOX1)	0.05	2.28 r
add B/U1_1_6/C1 (HADOX1)	0.05	2.33 r
add B/U2/Q (XOR2x1)	0.04	2.37 r
add B/SUM[7] (counter DW01_inc_0)	0.00	2.37 r
oCount_reg[7]/D (DFFSSRX1)	0.00	2.37 r
data arrival time		2.37
clock iClk (rise edge)	20.00	20.00
clock network delay (ideal)	1.00	21.00
clock uncertainty	-1.00	20.00
oCount_reg[7]/CLK (DFFSSRX1)		20.00 r
library setup time	-0.08	19.92
data required time		19.92
data arrival time		-2.37
slack (MET)		17.55

2.6.1. Phân tích chi tiết đường truyền (oCount_reg[1] → oCount_reg[7])

- Đặc trưng mạch tổ hợp (Data Path): Dữ liệu sau khi thoát khỏi chân Q của oCount_reg[1] tại mức 1.11 ns sẽ phải đi xuyên qua cấu trúc của bộ cộng add_8.
 - Đầu tiên, nó đi qua một chuỗi rất dài các cổng đếm lặp lại liên tiếp (add_8/U68/Z, add_8/U79/Z, ..., add_8/U4/Z đều là loại NBUFFX32).
 - Sau đó, tín hiệu tiếp tục chạy qua chuỗi logic tạo bit nhớ (Carry-chain propagation) của bộ cộng, đi qua các cổng Half-Adder (HADDX1) từ U1_1 đến U1_6.
 - Cuối cùng, nó đi qua cổng XOR2X1 (add_8/U2/Q) để tính toán ra giá trị tổng bit thứ 7 (SUM[7]) trước khi cập bến chân D của oCount_reg[7].
- Thời gian dữ liệu đến (Data Arrival Time): 2.37 ns. Nhờ các cổng đếm công suất cao NBUFFX32 và tốc độ chuyển mạch nhanh của các cell nửa cộng HADDX1, tổng thời gian trễ lan truyền qua toàn bộ khối logic cộng 8-bit này chỉ mất khoảng 1.26 ns (từ mức 1.11 ns lên 2.37 ns).
- Thời gian dữ liệu yêu cầu (Data Required Time): 19.92 ns.
 - Cạnh nhận xung nhịp (Capture Edge) ở chu kỳ tiếp theo nằm ở mức 20.00 ns.
 - Cổng trễ mạng clock 1.00 ns, trừ sai số jitter -1.00 ns $\rightarrow$ mức tính toán là 20.00 ns.
 - Trừ đi thời gian thiết lập an toàn tối thiểu của thư viện công nghệ (library setup time = -0.08 ns).
 - Kết quả: Required Time = 20.00 - 0.08 = 19.92ns
- Khoảng trống thời gian (Slack):
$$\text{Slack (MET)} = \text{Data Required Time} - \text{Data Arrival Time} = 19.92 - 2.37 = +17.55\text{ns}$$
- Đường truyền này báo trạng thái MET vô cùng an toàn.

2.6.2. Đánh giá tổng quan hệ thống

- Kết quả phân tích cho thấy đường truyền tuần tự từ oCount_reg[1] đến oCount_reg[7] hoàn toàn thỏa mãn điều kiện thời gian Setup với biên độ: Slack = +17.55 ns.
- Ý nghĩa thiết kế: Do chu kỳ clock hệ thống được thiết lập khá rộng (20.00 ns tương đương tần số 50 MHz), trong khi tổng thời gian chạy qua toàn bộ mạch logic tổ hợp cộng 8-bit (bao gồm cả chuỗi truyền bit nhớ Carry-chain từ bit thấp lên bit cao) chỉ mất tối đa 2.37 ns. Điều này chứng tỏ mạch counter này có khả năng đáp ứng và chạy ổn định ở các mức tần số cao hơn rất nhiều (lên tới hàng trăm MHz) mà không sợ xảy ra lỗi vi phạm Setup nội vi. Mạch đạt tối ưu timing tuyệt đối cho phần Reg-to-Reg.

2.7. tran_captiming.rpt:

Report : timing

-path_type full
 -delay_type max
 -input_pins
 -nets
 -max_paths 1
 -transition_time
 -capacitance

Design : counter

Version: D-2010.06-SP2

Date : Thu Jan 1 11:22:08 2015

Warning: There are 8 invalid end points for constrained paths. (UITE-416)

Startpoint: oCount_reg[1]

(rising edge-triggered flip-flop clocked by iClk)

Endpoint: oCount_reg[7]

(rising edge-triggered flip-flop clocked by iClk)

Path Group: iClk

Path Type: max

Point	Fanout	Cap	Trans	Incr	Path

clock iClk (rise edge)			1.00	0.00	0.00
clock network delay (ideal)				1.00	1.00
oCount_reg[1]/CLK (DFFSSRX1)				1.00	0.00 1.00 r
oCount_reg[1]/Q (DFFSSRX1)				0.02	0.11 1.11 r
oCount[1] (net)	2	2.33			
add_8/A[1] (counter_DW01_inc_0)				0.00	0.00 1.11 r
add_8/A[1] (net)					
add_8/U68/INP (NBUFFX32)				0.02	0.00 1.11 r
add_8/U68/Z (NBUFFX32)				0.03	0.08 1.19 r
add_8/net67 (net)	1	2.52			
add_8/U79/INP (NBUFFX32)				0.03	0.00 1.19 r
add_8/U79/Z (NBUFFX32)				0.03	0.08 1.28 r
add_8/net78 (net)	1	2.52			
add_8/U85/INP (NBUFFX32)				0.03	0.00 1.28 r
add_8/U85/Z (NBUFFX32)				0.03	0.08 + 1.36 r
add_8/net84 (net)	1	2.52			

add_8/U45/INP (NBUFFX32)	0.03	0.00 +	1.36 r
add_8/U45/Z (NBUFFX32)	0.03	0.08	1.44 r
add_8/net44 (net) 1 2.52			
add_8/U54/INP (NBUFFX32)	0.03	0.00	1.44 r
add_8/U54/Z (NBUFFX32)	0.03	0.08	1.53 r
add_8/net53 (net) 1 2.52			
add_8/U62/INP (NBUFFX32)	0.03	0.00	1.53 r
add_8/U62/Z (NBUFFX32)	0.03	0.08 +	1.61 r
add_8/net61 (net) 1 2.52			
add_8/U20/INP (NBUFFX32)	0.03	0.00 +	1.61 r
add_8/U20/Z (NBUFFX32)	0.03	0.08	1.70 r
add_8/net19 (net) 1 2.52			
add_8/U26/INP (NBUFFX32)	0.03	0.00	1.70 r
add_8/U26/Z (NBUFFX32)	0.03	0.08	1.78 r
add_8/net25 (net) 1 2.52			
add_8/U37/INP (NBUFFX32)	0.03	0.00	1.78 r
add_8/U37/Z (NBUFFX32)	0.03	0.08 +	1.86 r
add_8/net36 (net) 1 2.52			
add_8/U13/INP (NBUFFX32)	0.03	0.00 +	1.86 r
add_8/U13/Z (NBUFFX32)	0.03	0.08 +	1.95 r
add_8/net12 (net) 1 2.52			
add_8/U4/INP (NBUFFX32)	0.03	0.00 +	1.95 r
add_8/U4/Z (NBUFFX32)	0.03	0.08 +	2.03 r
add_8/net3 (net) 1 3.95			
add_8/U1_1_1/A0 (HADDX1)	0.03	0.00 +	2.03 r
add_8/U1_1_1/C1 (HADDX1)	0.02	0.05	2.08 r
add_8/carry[2] (net) 1 3.33			
add_8/U1_1_2/B0 (HADDX1)	0.02	0.00	2.08 r
add_8/U1_1_2/C1 (HADDX1)	0.02	0.05	2.13 r
add_8/carry[3] (net) 1 3.33			
add_8/U1_1_3/B0 (HADDX1)	0.02	0.00	2.13 r
add_8/U1_1_3/C1 (HADDX1)	0.02	0.05	2.18 r
add_8/carry[4] (net) 1 3.33			
add_8/U1_1_4/B0 (HADDX1)	0.02	0.00	2.18 r
add_8/U1_1_4/C1 (HADDX1)	0.02	0.05	2.23 r
add_8/carry[5] (net) 1 3.33			
add_8/U1_1_5/B0 (HADDX1)	0.02	0.00	2.23 r
add_8/U1_1_5/C1 (HADDX1)	0.02	0.05	2.28 r
add_8/carry[6] (net) 1 3.33			
add_8/U1_1_6/B0 (HADDX1)	0.02	0.00	2.28 r
add_8/U1_1_6/C1 (HADDX1)	0.03	0.05	2.33 r
add_8/carry[7] (net) 1 4.28			
add_8/U2/IN1 (XOR2X1)	0.03	0.00	2.33 r

add_8/U2/Q (XOR2X1)	0.02	0.04	2.37 r
add_8/SUM[7] (net)	1	1.43	
add_8/SUM[7] (counter_DW01_inc_0)	0.00	0.00	2.37 r
NextCount[7] (net)			
oCount_reg[7]/D (DFFSSRX1)	0.02	0.00	2.37 r
data arrival time		2.37	
clock iClk (rise edge)	1.00	20.00	20.00
clock network delay (ideal)		1.00	21.00
clock uncertainty	-1.00	20.00	
oCount_reg[7]/CLK (DFFSSRX1)			20.00 r
library setup time	-0.08	19.92	
data required time		19.92	

data required time		19.92	
data arrival time		-2.37	

slack (MET)		17.55	

1

2.7.1. Giải thích các cột thông số

- **Cap (Capacitance):** Giá trị điện dung tải (đơn vị thường là pF hoặc fF tùy thư viện) tại nút mạng (net) đó. Điện dung này bao gồm tổng điện dung của dây dẫn (routing wire) và điện dung ngõ vào (pin capacitance) của các cổng logic phía sau.
 - Ví dụ: add_8/net3 (net) có tải điện dung khá cao là **3.95**, trong khi add_8/SUM[7] (net) có tải là **1.43**.
- **Trans (Transition Time):** Là thời gian tín hiệu chuyển từ mức logic thấp sang cao hoặc từ cao xuống thấp trong khoảng điện áp quy định. Thông số này phản ánh tốc độ chuyển mức của tín hiệu; giá trị càng nhỏ thì cạnh tín hiệu càng nhanh và ngược lại.
 - Quy luật: Trans càng nhỏ, tín hiệu chuyển mạch nhanh. Nếu Trans vọt lên quá cao, cổng logic sẽ bị trễ lớn và tiêu tốn nhiều năng lượng. Ở đây, các cổng đệm lớn NBUFFX32 giữ cho Trans ổn định ở mức rất thấp từ **0.02** đến **0.03**.

2.7.2. Ý nghĩa của dấu "+" và ký tự "r"

- **Ký tự r (Rising):** Biểu thị tín hiệu tại điểm đó đang chuyển mạch theo **cạnh lên** (từ 0 logic lên 1 logic).
- **Dấu + (Contribution):** Thể hiện rằng tại vị trí này, công cụ PrimeTime/ICC ghi nhận có sự đóng góp lớn hoặc thay đổi đáng kể về mặt tính toán trễ (như chuyển giao tầng logic hoặc tải thay đổi đột ngột).

3. Đánh giá chất lượng mạch từ báo cáo

- **Sử dụng Cell công suất lớn hợp lý:** Để gánh chuỗi logic dài của bộ cộng add_8, công cụ đã chèn liên tiếp các cổng đệm dòng cao **NBUFFX32**. Các cell này có khả năng lái tải rất mạnh, giúp giữ cho thời gian chuyển mạch (Trans) luôn ở mức rất thấp (~0.03) mặc dù phải kéo các đường dây có điện dung (Cap) lên tới 2.52.
- **Biên độ an toàn tuyệt đối:** Tổng thời gian dịch chuyển bit và cộng dồn từ bit thứ nhất oCount_reg[1] lên tới bit thứ bảy oCount_reg[7] (Data Arrival Time) chỉ tiêu tốn **2.37 ns**. Trong khi đó, hệ thống cho phép tối đa tới **19.92 ns**, mang lại một khoảng trống thời gian dư dả:

$$\text{Slack (MET)} = +17.55\text{ns}$$

Mạch đếm hoàn toàn sạch lỗi về mặt timing Setup, tín hiệu vuông vắn, không có hiện tượng quá tải điện dung (Max Capacitance Violation) hay quá trễ chuyển mạch (Max Transition Violation).

Phần 5: Physical Design (Thiết kế vật lý)

1. ICC Script TCL

```
set cell_name "counter"
set my_mw_lib "counter_Lib"
set LinkProject "/home/ltk/ASIC_TRAINING/LAB5_ICC"
set mw_path "${LinkProject}/icc"
set LinkLibrary_mk "/home/ltk/ASIC_LIB/Lib/process"
set LinkLibrary_db "/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib"
set LinkReport "${LinkProject}/icc/icc_report"
set LinkNetlist "${LinkProject}/netlist"
set Core_util "0.1"
set Core_space "5"
set mw_logic0_net VSS
set mw_logic1_net VDD
set power "VDD"
set ground "VSS"
set powerPort "VDD"
set groundPort "VSS"
set Techfile "${LinkLibrary_mk}/astro/tech/astroTechFile.tf"
set Ref_lib "${LinkLibrary_mk}/astro/ram/saed90nm_fr"
set Tlupmax
"${LinkLibrary_mk}/star_rcxt/tluplus/saed90nm_1p9m_1t_Cmax.tluplus"
set Tlupmin "${LinkLibrary_mk}/star_rcxt/tluplus/saed90nm_1p9m_1t_Cmin.tluplus"
set Tech2itf "${LinkLibrary_mk}/astro/tech/tech2itf.map"
set target_library [list ${LinkLibrary_db}/saed90nm_min.db
${LinkLibrary_db}/saed90nm_typ.db ${LinkLibrary_db}/saed90nm_max.db]
set link_library [list * ${LinkLibrary_db}/saed90nm_min.db
${LinkLibrary_db}/saed90nm_typ.db ${LinkLibrary_db}/saed90nm_max.db]

create_mw_lib -technology $Techfile -mw_reference_library $Ref_lib $my_mw_lib

set_tlu_plus_files -max_tluplus $Tlupmax -min_tluplus $Tlupmin -tech2itf_map
$Tech2itf
open_mw_lib "$my_mw_lib"
import_designs -format verilog -top $cell_name -cel $cell_name
${LinkNetlist}/${cell_name}_NL.v
uniquify
link
uniquify_fp_mw_cel
read_sdc "${LinkProject}/sdc/${cell_name}_SDC.sdc"
save_mw_cel -as "mw_Counter"
```


```

initialize_floorplan -core_utilization $Core_util -left_io2core $Core_space -
bottom_io2core $Core_space -right_io2core $Core_space -top_io2core $Core_space
derive_pg_connection -create_ports all -power_net VDD -power_pin VDD -
ground_net VSS -ground_pin VSS -tie
create_rectangular_rings -nets {VDD} -right_offset 2.0 -right_segment_layer M4 -
right_segment_width 0.5 -left_offset 2.0 -left_segment_layer M4 -left_segment_width
0.5 \
-bottom_offset 2.0 -bottom_segment_layer M5 -bottom_segment_width 0.5 -top_offset
2.0 -top_segment_layer M5 -top_segment_width 0.5 -extend_tl -extend_th
create_rectangular_rings -net {VSS} -left_offset 0.5 -left_segment_layer M5 -
left_segment_width 0.5 -right_offset 0.5 -right_segment_layer M5 -
right_segment_width 0.5 \
-bottom_offset 0.5 -bottom_segment_layer M5 -bottom_segment_width 0.5 -top_offset
0.5 -top_segment_layer M5 -top_segment_width 0.5 -extend_tl -extend_th
preroute_standard_cells -mode rail -nets "VSS VDD"
create_power_straps -direction vertical -start_at 7 -num_placement_strap 10 -
increment_x_or_y 6 -nets {VDD} -layer M6 -width 0.5 -do_not_route_over_macros
create_power_straps -direction horizontal -start_at 7 -num_placement_strap 10 -
increment_x_or_y 6 -nets {VSS} -layer M7 -width 0.5 -do_not_route_over_macros
preroute_standard_cells -mode rail -nets "VSS VDD"
save_mw_cel -as "mw_Counter_floorplan"
place_opt -effort high
place_opt -congestion
clock_opt -effort high
clock_opt -no_clock_route -only_psyn -fix_hold_all_clocks -only_hold_time
report_placement_utilization > ${LinkReport}/cts_${cell_name}_util.rpt
report_qor_snapshot > ${LinkReport}/cts_${cell_name}_qor_snapshot.rpt
report_qor > ${LinkReport}/cts_${cell_name}_qor.rpt
report_timing -max_paths 20 -delay max > ${LinkReport}/cts_${cell_name}_setup.rpt
report_timing -max_paths 20 -delay min > ${LinkReport}/cts_${cell_name}_hold.rpt
save_mw_cel -as "mw_Counter_cts"
route_opt
report_placement_utilization > ${LinkReport}/route_${cell_name}_util.rpt
report_qor_snapshot > ${LinkReport}/route_${cell_name}_qor_snapshot.rpt
report_qor > ${LinkReport}/route_${cell_name}_qor.rpt
report_timing -max_paths 20 -delay max >
${LinkReport}/route_${cell_name}_setup.rpt
report_timing -max_paths 20 -delay min >
${LinkReport}/route_${cell_name}_hold.rpt
save_mw_cel -as "mw_Counter_route"


```

2. Kết quả:



2.1. mw_Counter_route



2.2. mw_cunter_floorplan



2.3. mw_Counter_cts



3. Kiểm tra chức năng thiết kế vật lý (check_design):

```
icc_shell> check_design
1
```

→ Kết quả trả về là 1 cho thấy không phát sinh lỗi trong thiết kế.

4. Kiểm tra quy cách thiết kế vật lý (check_legality):

```
Information: linking reference library :
/home/ltk/ASIC_LIB/Lib/process/astro/fram/saed90nm_fr. (PSYN-878)
Warning: The 'LSDNENSSX8' cell in the
'/home/ltk/ASIC_LIB/Lib/process/astro/fram/saed90nm_fr' physical library does not
      have corresponding logical cell description. (PSYN-025)
Warning: The 'LSDNSSX1' cell in the
'/home/ltk/ASIC_LIB/Lib/process/astro/fram/saed90nm_fr' physical library does not
      have corresponding logical cell description. (PSYN-025)

Linking design 'counter'
Using the following designs and libraries:
-----
* (2 designs)          mw_Counter_route.CEL, etc
saed90nm_min (library)
/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_min.db
saed90nm_typ (library)
/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_typ.db
saed90nm_max (library)
/home/ltk/ASIC_LIB/Lib/syn_lib/syn_lib/saed90nm_max.db

Load global CTS reference options from NID to stack
# GUI Debug: Building dc from empty. -- Time: 126ms
Information: The design has horizontal rows, and Y-symmetry has been used for sites.
(MWDC-217)
Floorplan loading succeeded.

Loading design 'counter'

[begin initializing data for legality checker]
Initializing Data Structure ...
Reading technology information ...
  Technology table contains 9 routable metal layers
  This is considered as a 9-metal-layer design
Reading library information from DB ...
```

Reading misc information ...

array <unit> has 0 vertical and 21 horizontal rows

48 pre-routes for placement blockage/checking

112 pre-routes for map congestion calculation

Checking information read in ...

design style = Horizontal masters, Horizontal rows

Preprocessing design ...

splitting rows by natural obstacles ...

[end initializing data for legality checker]

Warning: Die area is not integer multiples of min site height (2880), object's width and height(71760,70480). (PSYN-523)

Warning: Die area is not integer multiples of min site width (320), object's width and height(71760,70480). (PSYN-523)

Check_legality: Report for Fixed Placement Cells

Information: Use the -verbose option to get details about the legality violations.
(PSYN-054)

(fixed placement) Cells Not on Row : 0

(fixed placement) Cell Overlaps : 0

(fixed placement) Cells overlapping blockages : 0

(fixed placement) Orientation Violations : 0

(fixed placement) Site Violations : 0

(fixed placement) Power Strap Violations : 0

Check_legality: Report for Non-fixed Placement Cells

Information: Use the -verbose option to get details about the legality violations.
(PSYN-054)

Number of Cells Not on Row : 0

Number of Cell Overlaps : 0

Number of Cells overlapping blockages : 0

Number of Orientation Violations : 0

Number of Site Violations : 0

Number of Power Strap Violations : 0

Total moveable cell area: 1697.6

Total fixed cell area: 0.0

Core area: (5000 5000 66760 65480)

Kiểm tra tính hợp lệ của placement bằng check_legality: Kết quả cho thấy floorplan của thiết kế counter được ICC load thành công và thiết kế sử dụng 9 lớp metal có khả năng routing. Đối với cả fixed placement cells và non-fixed placement cells, tất cả các tiêu chí kiểm tra gồm cell nằm ngoài placement row, cell overlap, overlap với blockage, orientation violation, site violation và power strap violation đều có giá trị bằng 0. Do đó, placement hiện tại không phát hiện bất kỳ legality violation nào và các standard cell được đặt hợp lệ theo các quy tắc placement của technology đang sử dụng.

Bên cạnh đó, ICC đưa ra hai nhóm cảnh báo. Thứ nhất, một số cell (LSDNENSSX8 và LSDNSSX1) trong physical library chưa có logical cell description tương ứng; đây là cảnh báo về sự tương thích giữa physical và logical library và cần được kiểm tra nếu các cell này được sử dụng trong thiết kế. Thứ hai, kích thước die 71760×70480 không phải là bội số nguyên của minimum site width và height. Tuy nhiên, cảnh báo này không tạo ra site violation trong kết quả check_legality, vì số Site Violations vẫn bằng 0. Nhìn chung, **placement hiện tại đạt yêu cầu về legality**, nhưng cần lưu ý các warning về library và kích thước die trong quá trình hoàn thiện physical design.

5. Phân tích thời gian thiết kế vật lý

5.1. Kiểm tra Setup Time:

Report : timing

-path full

-delay max

-max_paths 1

Design : counter

Version: D-2010.03-ICC-SP4

Date : Fri Jan 2 00:24:48 2015

* Some/all delay information is back-annotated.

Operating Conditions: WORST Library: saed90nm_max

Startpoint: iRst (input port clocked by iClk)

Endpoint: oCount_reg[5]

(rising edge-triggered flip-flop clocked by iClk)

Path Group: iClk

Path Type: max

Point	Incr	Path

clock iClk (rise edge)	0.00	0.00

clock network delay (ideal)	1.00	1.00	
input external delay	14.00	15.00	f
iRst (in)	0.00	15.00	f
U12/ZN (INVX0)	0.04 *	15.04	r
oCount_reg[5]/RSTB (DFFSSRX1)	0.00 *	15.04	r
data arrival time		15.04	
clock iClk (rise edge)	20.00	20.00	
clock network delay (ideal)	1.00	21.00	
clock uncertainty	-1.00	20.00	
oCount_reg[5]/CLK (DFFSSRX1)	0.00	20.00	r
library setup time	-0.09	19.91	
data required time		19.91	

data required time		19.91	
data arrival time		-15.04	

slack (MET)		4.86	

1

Đánh giá tổng quan: Kết quả phân tích setup tại worst operating condition cho thấy đường timing từ iRst đến oCount_reg[5] có thời gian truyền dữ liệu 15.04 ns, trong khi thời gian yêu cầu là 19.91 ns. Slack đạt +4.86 ns và được đánh dấu MET, do đó đường timing này không vi phạm setup timing ở tần số clock 50 MHz.

5.2. Kiểm tra Hold Time:

Report : timing
-path full
-delay min
-max_paths 1
Design : counter
Version: D-2010.03-ICC-SP4
Date : Fri Jan 2 00:24:39 2015

 * Some/all delay information is back-annotated.
 Operating Conditions: BEST Library: saed90nm_min

Startpoint: oCount_reg[3]
(rising edge-triggered flip-flop clocked by iClk)

Endpoint: oCount_reg[3]
(rising edge-triggered flip-flop clocked by iClk)

Path Group: iClk

Path Type: min

Point	Incr	Path

clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00
oCount_reg[3]/CLK (DFFSSRX1)	0.00	1.00 r
oCount_reg[3]/Q (DFFSSRX1)	0.12	1.12 r
U6/Z (DELLN1X2)	0.10 *	1.21 r
add_8/A[3] (counter_DW01_inc_0)	0.00	1.21 r
add_8/U1_1_3/SO (HADDX1)	0.04 *	1.26 r
add_8/U25/Z (DELLN3X2)	0.22 *	1.48 r
add_8/U7/Z (DELLN3X2)	0.22 *	1.70 r
add_8/U5/ZN (INVX0)	0.02 *	1.72 f
add_8/U6/ZN (INVX1)	0.09 *	1.81 r
add_8/U26/ZN (INVX32)	0.02 *	1.83 f
add_8/U27/ZN (IBUFX32)	0.10 *	1.93 r
add_8/SUM[3] (counter_DW01_inc_0)	0.00	1.93 r
oCount_reg[3]/D (DFFSSRX1)	0.00 *	1.93 r
data arrival time	1.93	
clock iClk (rise edge)	0.00	0.00
clock network delay (ideal)	1.00	1.00
clock uncertainty	1.00	2.00
oCount_reg[3]/CLK (DFFSSRX1)	0.00	2.00 r
library hold time	-0.07	1.93
data required time	1.93	

data required time	1.93	
data arrival time	-1.93	

slack (MET)	0.00	

1

Đánh giá tổng quan: Hold timing đạt yêu cầu với slack 0.00 ns, tức là đường timing đang ở đúng giới hạn yêu cầu và không còn margin hold đáng kể.

5.3. So sánh Setup và Hold

Thông số	Setup	Hold
Command	-delay max	-delay min
Corner	WORST / saed90nm_max	BEST / saed90nm_min
Startpoint	iRst	oCount_reg[3]
Endpoint	oCount_reg[5]	oCount_reg[3]
Arrival	15.04 ns	1.93 ns
Required	19.91 ns	1.93 ns
Slack	+4.86 ns	0.00 ns
Status	MET	MET
Đánh giá	Có margin	Không có margin

Phân tích timing sau physical design: Kết quả phân tích setup tại điều kiện WORST sử dụng thư viện saed90nm_max cho thấy đường timing từ iRst đến oCount_reg[5] có thời gian đến dữ liệu là 15.04 ns và thời gian yêu cầu là 19.91 ns. Slack đạt +4.86 ns (MET), do đó đường timing không xảy ra setup violation với chu kỳ clock 20 ns, tương ứng tần số 50 MHz. Đối với phân tích hold tại điều kiện BEST sử dụng thư viện saed90nm_min, đường timing từ oCount_reg[3] qua mạch cộng đến chính oCount_reg[3] có thời gian đến dữ liệu 1.93 ns và thời gian yêu cầu 1.93 ns. Slack bằng 0.00 ns và được đánh dấu MET, cho thấy hold timing vừa đạt yêu cầu nhưng hầu như không có margin. Vì vậy, khi tối ưu thiết kế cần đặc biệt lưu ý các đường hold có slack bằng hoặc gần 0 ns.