

**ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**BÁO CÁO ĐỒ ÁN MÔN HỌC
THIẾT KẾ VI MẠCH SỐ**

GVHD: PGS.TS. Lâm Đức Khải

**Nhóm sinh viên thực hiện:
23520654_ Võ Gia Huy – (40%)
23521597_ Huỳnh Ngọc Toại – (30%)
23521695_ Trần Mai Hải Trường – (30%)**

TP. Hồ Chí Minh, ngày 30 tháng 5 năm 2026

Mục lục

Bài tập 1. Thiết kế cổng Inverter và Nand2	5
1.1. Thiết kế cổng Inverter	5
1.1.1. Thiết kế Schematic của Inverter	5
1.1.2. Thiết kế Symbol của Inverter	6
1.1.3. Thiết kế testbench cho Inverter (pre-layout)	6
1.1.4. Mô phỏng netlist.....	7
1.1.5. Mô phỏng Waveform	8
1.1.6. Thiết kế Layout cho Inverter	9
1.2. Thiết kế cổng Nand 2	10
1.2.1. Thiết kế schematic.....	10
1.2.2. Vẽ symbol cổng Nand 2	11
1.2.3. Thiết kế testbench cho Nand2	11
1.2.4. Mô phỏng kết quả bằng SAE	12
1.2.5. Thiết kế layout cổng Nand 2	13
1.2.6. Kiểm tra DRC.....	13
1.2.7. Kiểm tra LVS	14
1.2.8. Trích xuất tụ và trở ký sinh (StarRC).....	15
Bài tập 2. Thiết kế Transmission Gate và D - Flipflop.....	16
2.1. Thiết kế cổng Transmission Gate	16
2.1.1. Thiết kế Schematic cho Transmission Gate	16
2.1.2. Thiết kế Layout cho Transmission Gate	18
2.2. Thiết kế D flip-flop.....	19
2.2.1. Thiết kế Schematic cho D flip-flop	19
2.2.2. Thiết kế Symbol cho D flip-flop	21
2.2.3. Thiết kế mạch Testbench D flip-flop	22
2.2.4. Mô phỏng bằng Waveform.....	23
2.2.5. Thiết kế Layout cho D flip-flop	24

Bài tập 3. Khảo sát đặc tính I-V của PMOS - NMOS	26
3.1. NMOS với Width = 0.2 μm :	26
3.2. PMOS với Width = 0.2 μm :	30
3.3. NMOS với Width = 1 μm :	34
3.4. PMOS với Width = 1 μm :	38
3.5. PMOS với Width = 2 μm :	42
3.6. NMOS với Width = 2 μm :	46
Bài tập 4. Đặc tính NMOS PASS, PMOS PASS, Noise Margin.....	51
4.1. Khảo sát điện áp lớn nhất.....	51
4.1.1. NMOS (Width = 2 μm).....	51
4.1.2. PMOS (Width = 5 μm).....	52
4.2. Chứng minh công thức Pass Transistor Logic	54
4.2.1. Xét 1 NMOS đơn lẻ.....	54
4.2.2. Xét 3 NMOS nối tiếp.....	56
4.2.3. Xét 2 NMOS chung Drain.....	58
4.2.4. Xét 1 PMOS đơn lẻ	61
4.3. Xác định V_{il} , V_{ih} , V_{ol} , V_{oh} của Inverter với $W_P = 5\mu\text{m}$ và $W_N = 2\mu\text{m}$	63
Bài tập 5. Khảo sát thời gian sạc và xả của tụ điện.....	66
5.1. Lý thuyết:.....	66
5.2. Mô phỏng Hspice:	67
Bài tập 6. Tìm W_P/W_N – Khảo sát RC Delay trong Inv.....	70
6.1. Tìm giá trị W/L.....	70
6.2. Đo tổng trở và tụ của mạch 1 inv	72
6.2.1. Đo độ dẫn thông qua hàm trích xuất thông số (1x8):.....	73
6.2.2. Tính toán điện trở kênh dẫn (R_{ds}):.....	73
6.2.3. Tính toán tổng điện trở nhánh (R_{total}):.....	73
6.3. Đo tổng trở, tụ và rise/fall time của mạch 2 inv nối tiếp.....	74
6.3.1. Đo điện trở động (R_P , R_N):	75


6.3.2. Đo các thành phần tụ điện (Capacitance):.....	75
6.3.3. Đo độ trễ toàn mạch (Delay)(10% - 90%):	75
Bài tập 7. Thiết kế mạch tạo xung Ring Oscillator 10Ghz	78
7.1. Đo delay inverter	78
7.1.1. Thiết kế schematic mạch 3 inverter.....	78
7.1.2. Thiết kế layout và ExtractRC của mạch 3 inverter	78
7.1.3. Đo delay cho Inv ở giữa	79
7.2. Thiết kế Ring Oscillator với tần số 10Ghz	80
7.2.1. Thiết kế schematic cho Ring Oscillator 5 inv:	80
7.2.2. Thiết kế Layout cho Ring Oscillator 5 inv:	81
7.2.3. Đo tần số của Ring Oscillator 5 inv.....	82
Bài tập 8. Thiết kế Decoder 2-4.	84
8.1. Cơ sở lý thuyết và ước lượng giá trị delay	84
8.1.1. Giải thích chọn Width của NMOS = 1.3 và PMOS = 2.5	84
8.1.2. Phân tích nguyên lý và Bảng chân trị.....	84
8.1.3. Bảng chân trị (Truth Table):.....	85
8.1.4. Bảng ước lượng Logic Effort	85
8.1.5. Phân tích từng tham số	85
8.2. Thiết kế schematic mạch Decoder.....	87
8.3. Thiết kế Layout:	87
8.4. Check LVS và DRC:	88
8.5. StarRC:	88
8.6. Mô phỏng post – layout:.....	89
8.6.1. HSPICE:	89
8.6.2. Phân tích Waveform:.....	89
8.6.3. Phân tích các kết quả đo:.....	90

PHẦN I: ĐỒ ÁN GIỮA KỲ

Bài tập 1. Thiết kế cổng Inverter và Nand2

1.1. Thiết kế cổng Inverter

1.1.1. Thiết kế Schematic của Inverter



Hình 1. Mạch Schematic của Inverter


Chọn chiều dài $L = 0.18\mu\text{m}$:

- Đây là kích thước kênh dẫn nhỏ nhất theo chuẩn công nghệ 180nm. Việc chọn mức tối thiểu giúp mạch tối ưu hóa diện tích Layout và tăng tốc độ hoạt động.

Chọn chiều rộng $W_p = 1.8\mu\text{m}$ và $W_n = 0.36\mu\text{m}$:


- Tỷ lệ thiết kế ở đây là $W_p/W_n = 5$.
- Bản chất vật lý: Độ linh động hạt tải của lỗ trống trong PMOS kém hơn electron trong NMOS rất nhiều. Phải thiết kế PMOS to hơn gấp 5 lần để bù đắp, giúp khả năng dẫn dòng của 2 con cân bằng nhau.
- Mục đích: Đảm bảo mạch có thời gian sạc/xả tụ (Rise time / Fall time) đối xứng và điện áp chuyển mạch (V_{th}) nằm chuẩn ở mức $V_{DD}/2$.

1.1.2. Thiết kế Symbol của Inverter



Hình 2. Mạch Symbol của Inverter

1.1.3. Thiết kế testbench cho Inverter (pre-layout)



Hình 3. *Mach test-bench của Inverter*

Nguồn cấp một chiều (V3)

- $v_{dc} = 1.2\text{ V}$: Đây là điện áp cấp nguồn tiêu chuẩn (VDD) cho toàn bộ mạch. Thông số 1.2 V được chọn dựa trên thông số kỹ thuật (Spec) của thư viện công nghệ (Technology Node) đang dùng, đảm bảo cho các transistor hoạt động đúng điểm làm việc và an toàn.

Tín hiệu đầu vào dạng xung vuông (V4)

Đây là nguồn tạo tín hiệu giả lập để kiểm tra tốc độ chuyển mạch của Inverter:


- Mức điện áp $v_1 = 0 \text{ V}$ và $v_2 = 1.2 \text{ V}$: Các thông số này đảm bảo tín hiệu đầu vào quét đủ toàn bộ biên độ điện áp. Cụ thể, 0 V tương ứng với mức Logic 0 và

Báo cáo đồ án môn Thiết kế Vi mạch số

1.2 V tương ứng với mức Logic 1. Nó ép các con PMOS và NMOS bên trong mạch phải chuyển đổi hoàn toàn giữa trạng thái dẫn (ON) và cắt (OFF).


- Chu kỳ per = 4ns và độ rộng xung pw = 2ns: Thông số này tạo ra một xung tín hiệu có tần số 250MHz với chu kỳ nhiệm vụ (Duty cycle) đối xứng 50%. Việc chọn con số này nhằm 2 mục đích vật lý:
 - Tần số đủ nhanh để ta có thể quan sát và đo lường được các thông số đặc tính động của mạch như thời gian trễ (Propagation Delay).
 - Độ rộng 2ns cung cấp vừa đủ thời gian để tụ ký sinh ở ngõ ra out kịp sạc đầy lên 1.2 V hoặc xả cạn về 0 V trước khi tín hiệu bị đảo trạng thái lần nữa.

1.1.4. Mô phỏng netlist



Hình 4. Mô phỏng netlist thành công

1.1.5. Mô phỏng Waveform



Hình 5. Mô phỏng Waveform

1. Phân tích tín hiệu

- Tín hiệu ngõ vào (Đường màu đỏ - phía trên): Đây là xung vuông có biên độ từ 0V đến 1.2V. Tín hiệu này đại diện cho các mức logic 0 và 1 được cấp từ mạch Testbench.
- Tín hiệu ngõ ra (Đường màu tím - phía dưới): Đây là kết quả sau khi đi qua cổng Inverter. Có thể thấy rõ đặc tính đảo: khi ngõ vào ở mức cao (1.2V), ngõ ra sẽ xuống mức thấp (0V) và ngược lại.


2. Ý nghĩa vật lý của giãn đồ xung

- Chức năng Logic: Giản đồ cho thấy mạch hoạt động hoàn toàn chính xác theo đúng chức năng của một cổng NOT (Inverter).
- Độ dốc của xung (Slope): Các cạnh lên (Rise) và cạnh xuống (Fall) của tín hiệu ngõ ra có độ dốc nhất định, không thẳng đứng tuyệt đối. Điều này là do sự tồn tại của các tụ ký sinh trong các lớp Layout đã vẽ và khả năng dẫn dòng của Transistor.

3. Thông số thời gian (Cực kỳ quan trọng)

- Trên hình, có một thước đo đang hiển thị giá trị 80p (80 picoseconds).
- Giải thích: Đây chính là thời gian trễ (Propagation Delay) của mạch. Nó cho thấy độ trễ từ lúc tín hiệu ngõ vào thay đổi cho đến khi ngõ ra phản ứng tương ứng. Con số 80ps là một kết quả rất tốt, chứng tỏ mạch Inverter thiết kế trên công nghệ 180nm có tốc độ chuyển mạch rất nhanh.

1.1.6. Thiết kế Layout cho Inverter




Hình 6. Layout của Inverter



Hình 7. Check LVS thành công

```
=====
Information:
=====
JobID: hercules_drc_4
Completed with no errors.
=====
```


Hình 8. Check DRC thành công



Hình 9. Tự, trở ký sinh trên layout của inverter

1.2. Thiết kế cổng Nand 2


1.2.1. Thiết kế schematic



Hình 10. Schematic cổng Nand 2


- Chọn chiều dài $L = 0.1 \mu\text{m}$:
 - **Ý nghĩa:** Đây là kích thước chiều dài kênh dẫn nhỏ nhất (Minimum Length) tương ứng với công nghệ chế tạo 90nm.
 - **Mục đích:** Việc chọn L tối thiểu giúp giảm điện dung ký sinh tại cổng, tối ưu hóa diện tích Layout và quan trọng nhất là tăng tốc độ đóng cắt của transistor (giảm thời gian trễ lan truyền).
- Chọn chiều rộng $W_p = 0.38 \mu\text{m}$ và $W_n = 0.38 \mu\text{m}$:
 - **Đặc điểm:** Trong sơ đồ này, tỷ lệ thiết kế được chọn là $W_p / W_n = 1$.
 - **Phân tích kỹ thuật:** Độ linh động hạt tải (μ) của electron trong NMOS cao hơn lỗ trống trong PMOS (khoảng 2-3 lần). Chọn W bằng nhau cho thấy ưu tiên về sự đồng nhất trong Layout và tiết kiệm diện tích.
 - **Hệ quả:** Do $W_p = W_n$, thời gian sạc tụ (Rise time) có thể chậm hơn thời gian xả tụ (Fall time). Đây là một sự đánh đổi (trade-off) để giữ cho kích thước cổng logic nhỏ gọn nhất có thể trong các thư viện cell chuẩn (Standard Cell).
- Số ngón $nf = 1$ và hệ số nhân $m = 1$:
 - **Số ngón ($nf = 1$):** Transistor được thiết kế dưới dạng một khối duy nhất, không chia nhỏ thành các ngón tay song song. Cấu tạo này phù hợp với các transistor có kích thước W nhỏ, giúp đơn giản hóa cấu trúc cực cổng (Gate).
 - **Hệ số nhân ($m = 1$):** Chỉ sử dụng duy nhất một transistor cho mỗi vị trí trong sơ đồ nguyên lý. Giúp giảm thiểu diện tích tổng thể và công suất tiêu thụ tĩnh của mạch.

1.2.2. Vẽ symbol cổng Nand 2



Hình 11. Symbol cổng Nand 2

1.2.3. Thiết kế testbench cho Nand2



Hình 12. Schematic Testbench cổng Nand 2

Nguồn cung cấp một chiều (VDC)

- **Ký hiệu:** Nguồn V5 nối vào nhãn vdd!.
- **Thông số:** vdc = 1.2 V
- **Nhận xét:** Đây là điện áp cung cấp cho toàn bộ mạch (Power Supply). Mức 1.2 V là mức điện áp chuẩn cho công nghệ CMOS có chiều dài kênh dẫn khoảng 90 nm - 130 nm. Nó xác định mức logic cao ('1') cho các tín hiệu trong mạch.


Các nguồn kích thích ngõ vào

Thông số	Nguồn nối InA	Nguồn nối InB	Ý nghĩa
v1 / v2	0V / 1.2 V	0V / 1.2 V	Biên độ điện áp từ mức thấp đến mức cao.
Period	4 ns	8 ns	Chu kì xung
Pw (Pulse width)	2 ns	4ns	Độ rộng mức cao (thường bằng 1/2 chu kỳ).

Đối tượng kiểm tra và Ngõ ra

- **Ký hiệu:** I0 (công nand2) là thực thể (instance) của mạch schematic bạn đã vẽ trước đó.
- **Ngõ ra:** Được đặt nhãn Out để dễ dàng quan sát dạng sóng trên máy hiện sóng ảo (Waveform Window).
- **Kết nối:** Tất cả các cực âm của nguồn đều được nối chung về gnd!, thiết lập điểm mốc điện áp không (0 V).

1.2.4. Mô phỏng kết quả bằng SAE



Hình 13. Mô phỏng Waveform

- Xác định các tín hiệu:
 - **Tín hiệu màu đỏ (trên cùng):** Ngõ vào **A** (InA). Đây là một xung vuông với chu kỳ ngắn.
 - **Tín hiệu màu tím (ở giữa):** Ngõ vào **B** (InB). Đây là xung vuông với chu kỳ dài hơn (tần số thấp hơn InA) để tạo ra các tổ hợp logic khác nhau.
 - **Tín hiệu màu xanh lá (dưới cùng):** Ngõ ra **Out**. Đây là kết quả hàm logic NAND của hai ngõ vào trên.


- Kiểm chứng logic:

Khoảng thời gian	InputA (đỏ)	InputB (tím)	Output (Xanh)	Nhận xét
Đoạn 1 (gần 0ns)	0	0	1	Đúng
Đoạn 2	1	0	1	Đúng
Đoạn 3	0	1	1	Đúng
Đoạn 4 (đỉnh nhọn)	1	1	0	Đúng

- Đánh giá chất lượng tín hiệu:

- **Mức điện áp (Voltage Swing):** Các tín hiệu dao động đầy đủ từ 0 V đến 1.2 V (Full Swing). Cho thấy nguồn VDD đang sử dụng là 1.2 V phù hợp với công nghệ nano hiện đại.
- **Độ dốc (Slew Rate):** Các cạnh lên (Rise edge) và cạnh xuống (Fall edge) của tín hiệu ngõ ra rất dốc, chứng tỏ các transistor được kích thước (W / L) đủ tốt để nạp/xả tụ tải nhanh chóng.
- **Glitch (Nhiều tức thời):** Quan sát tại các điểm chuyển mạch khi một đầu vào lên và một đầu vào xuống, ngõ ra có những biến đổi rất nhanh. Đây là các phản ứng bình thường của mạch CMOS thực tế do độ trễ lan truyền qua các tầng transistor NMOS nối tiếp và PMOS song song.

1.2.5. Thiết kế layout cổng Nand 2




Hình 14. Layout của Nand 2

1.2.6. Kiểm tra DRC



Báo cáo đồ án môn Thiết kế Vi mạch số




Hình 15. Kết quả kiểm tra DRC layout cổng Nand 2

1.2.7. Kiểm tra LVS



Hình 16. Kết quả kiểm tra LVS cổng Nand 2

1.2.8. Trích xuất tụ và trở ký sinh (StarRC)




Hình 17. Tổng quan vị trí tụ và trở ký sinh

Bài tập 2. Thiết kế Transmission Gate và D - Flipflop

2.1. Thiết kế cổng Transmission Gate

2.1.1. Thiết kế Schematic cho Transmission Gate



Hình 18. Mạch Schematic của Transmission Gate

Dựa trên sơ đồ nguyên lý mạch Cổng truyền qua CMOS, các thông số kích thước của transistor được thiết lập như sau:

- **NMOS (M0):** $W_n = 0.12 \mu\text{m}$, $L_n = 0.1 \mu\text{m}$.
- **PMOS (M1):** $W_p = 0.24 \mu\text{m}$, $L_p = 0.1 \mu\text{m}$.

Việc lựa chọn các thông số này đáp ứng đúng các giới hạn công nghệ 90nm, đồng thời tuân thủ nguyên lý cân bằng truyền dẫn trong vi mạch CMOS. Cụ thể từng thông số được phân tích như sau:

1. Lựa chọn chiều dài kênh (Channel Length - L_n và L_p):

- Cấu hình mạch sử dụng chiều dài kênh ở mức $0.1 \mu\text{m}$ (hay 100 nm). Đây là mức chiều dài cực cổng tối thiểu đặc trưng cho công nghệ 90nm.
- Việc thiết kế với chiều dài kênh ở mức tối thiểu giúp giảm thiểu điện dung ký sinh tại cực cổng, qua đó tối đa hóa tốc độ chuyển mạch và tiết kiệm tối đa diện tích silicon cho toàn bộ khối mạch.

2. Lựa chọn chiều rộng kênh NMOS (W_n):


- Chiều rộng cực cổng của NMOS được chọn ở mức $W_n = 0.12 \mu\text{m}$, đây là mức kích thước chiều rộng tối thiểu an toàn để các transistor hoạt động ổn định trong dải công nghệ này mà không bị ảnh hưởng bởi các hiệu ứng kênh hẹp (narrow-channel effects).
- Sử dụng kích thước nhỏ nhất có thể giúp giới hạn tối đa diện tích vùng tiếp giáp (Source/Drain), từ đó làm giảm điện dung ký sinh và triệt tiêu một phần công suất tiêu thụ động của hệ thống.

3. Lựa chọn chiều rộng kênh PMOS (W_p) và Hệ số tỷ lệ W_p / W_n :


- Kích thước của PMOS ($W_p = 0.24 \mu\text{m}$) được quyết định dựa trên nguyên tắc bù trừ độ linh động hạt tải (Mobility Compensation). Do đặc tính vật lý của chất bán dẫn, độ linh động của điện tử (μ_n) trong NMOS lớn hơn khoảng 2 lần so với độ linh động của lỗ trống (μ_p) trong PMOS.
- Để Cổng truyền qua có khả năng dẫn dòng tốt và có điện trở truyền dẫn (R_{on}) đối xứng ở cả mức logic '0' và '1', tỷ lệ kích thước bề rộng cần bù đắp lại sự chênh lệch về độ linh động này theo công thức: $W_p \approx 2 \times W_n = 2 \times 0.12 \mu\text{m} = 0.24 \mu\text{m}$
- Việc duy trì tỷ lệ 2:1 này giúp điện trở tương đương của mạch ($R_{eq} = R_n \parallel R_p$) được giữ ổn định trên toàn bộ dải điện áp đầu vào. Điều này đảm bảo sự toàn vẹn của tín hiệu truyền qua, không bị méo dạng và cân bằng thời gian trễ (propagation delay) cho cả hai sườn lên và xuống của tín hiệu.

Kết luận: Các thông số thiết kế cho sơ đồ mạch này là sự kết hợp chuẩn xác giữa các giới hạn vật lý tối thiểu của nền tảng công nghệ 90nm và nguyên lý bù trừ điện trở của CMOS. Thiết kế này tạo ra một mô hình Transmission Gate có sự tối ưu hóa cao về điện trở truyền dẫn, giảm thiểu điện dung ký sinh và tiết kiệm diện tích.

2.1.2. Thiết kế Layout cho Transmission Gate



Hình 19. Layout của Transmission Gate




Hình 20. Check LVS thành công cho Transmission Gate

Hình 21. Check DRC thành công cho Transmission Gate

2.2. Thiết kế D flip-flop

2.2.1. Thiết kế Schematic cho D flip-flop



Hình 22. Mạch Schematic của D flip-flop

Dựa trên sơ đồ nguyên lý, mạch D Flip-Flop được xây dựng theo kiến trúc Master - Slave nhằm tạo ra đặc tính kích hoạt theo cạnh xung nhịp. Mạch được hiện thực hoàn toàn từ các khối cơ bản đã được thiết kế trước đó, bao gồm Transmission Gate và Inverter.

2.2.1.1. Cấu trúc mạch:

Tổng thể mạch D Flip-Flop bao gồm ba khối chính:

- **Khối tạo xung nhịp đảo:** Sử dụng một Inverter để tạo ra tín hiệu xung nhịp đảo từ tín hiệu xung nhịp gốc CLK. Hai tín hiệu này được sử dụng để điều khiển các Transmission Gate đóng mở một cách đồng bộ.
- **Chốt Master (Nửa đầu mạch):**
 - Bao gồm một Transmission Gate ở ngõ vào, một Inverter truyền dẫn tới, một Inverter hồi tiếp và một Feedback Transmission Gate.
 - Transmission Gate ngõ vào được điều khiển mở khi CLK ở mức logic 1 và CLK đảo ở mức logic 0.
 - Vòng lặp hồi tiếp gồm hai Inverter và một Transmission Gate giúp duy trì trạng thái của tín hiệu khi ngõ vào bị ngắt. Feedback Transmission Gate hoạt động ngược pha với Transmission Gate ngõ vào.

- **Chốt Slave (Nửa sau mạch):**

- Có cấu trúc tương tự Chốt Master, bao gồm một Transmission Gate ở ngõ vào nhận tín hiệu từ Chốt Master, một Inverter truyền dẫn, một Inverter hồi tiếp và một Feedback Transmission Gate.
- Các tín hiệu điều khiển CLK và CLK đảo được cấu hình đảo ngược so với Chốt Master, cụ thể Transmission Gate ngõ vào của Chốt Slave mở khi CLK ở mức logic 0.

2.2.1.2. Nguyên lý hoạt động:

Hoạt động của mạch D Flip-Flop được chia thành các giai đoạn dựa trên trạng thái của xung nhịp CLK, cụ thể mạch hoạt động theo nguyên lý kích hoạt tại cạnh xuống:

- **Khi CLK ở mức cao:**

- Tại Chốt Master: Transmission Gate ngõ vào ở trạng thái dẫn điện, Feedback Transmission Gate bị ngắt. Tín hiệu từ ngõ vào In đi qua Transmission Gate, qua Inverter và được truyền tới điểm nút giữa hai chốt. Lúc này Chốt Master hoạt động như một mạch truyền dẫn trực tiếp, liên tục cập nhật giá trị từ ngõ vào.
- Tại Chốt Slave: Transmission Gate ngõ vào bị ngắt, Feedback Transmission Gate chuyển sang trạng thái dẫn điện. Vòng lặp hồi tiếp của Chốt Slave được kích hoạt, giúp mạch duy trì mức logic từ chu kỳ trước và xuất ra ngõ ra Out. Mạch ngõ ra hoàn toàn cách ly và không bị ảnh hưởng bởi sự thay đổi của ngõ vào.

- **Khi CLK chuyển từ mức cao xuống mức thấp (Cạnh xuống):**

- Tại Chốt Master: Transmission Gate ngõ vào lập tức ngắt, ngăn dữ liệu mới từ ngõ vào In truyền tới. Đồng thời, Feedback Transmission Gate mở ra, kích hoạt vòng lặp hồi tiếp. Mức logic cuối cùng ngay trước khi xung nhịp chuyển sang mức thấp được lưu giữ ổn định bên trong Chốt Master.
- Tại Chốt Slave: Transmission Gate ngõ vào mở ra, Feedback Transmission Gate đóng lại. Dữ liệu vừa được lưu giữ tại Chốt

Master sẽ truyền qua Transmission Gate ngõ vào của Chốt Slave, qua Inverter và xuất thẳng ra ngõ ra Out.


- Trạng thái ngõ ra Out được cập nhật đúng bằng giá trị ngõ vào In tại chính thời điểm xảy ra cạnh xuống của xung nhịp.

- **Khi CLK ở mức thấp:**

- Chốt Master tiếp tục ở trạng thái cách ly ngõ vào và duy trì dữ liệu đã lưu.
- Chốt Slave đóng vai trò truyền dẫn trực tiếp đối với tín hiệu từ Chốt Master, liên tục xuất dữ liệu đang được lưu giữ trong phần trước ra ngõ ra Out. Mọi sự thay đổi tại ngõ vào In trong giai đoạn này đều không tác động đến ngõ ra.


Kết luận: Việc kết hợp các Transmission Gate và Inverter vào kiến trúc Master - Slave tạo ra một mạch D Flip-Flop hoạt động ổn định, loại bỏ hiện tượng nhiễu và xung đột tín hiệu do vòng hồi tiếp luôn được ngắt khi ngõ vào nhận dữ liệu. Cấu trúc này tối ưu hóa diện tích thiết kế và đáp ứng đầy đủ các tiêu chuẩn của mạch logic tuần tự trong công nghệ CMOS.

2.2.2. Thiết kế Symbol cho D flip-flop



Hình 23. Thiết kế Symbol cho D flip-flop

2.2.3. Thiết kế mạch Testbench D flip-flop



Hình 24. Mạch testbench cho D flip-flop

Sơ đồ trên biểu diễn cấu trúc mạch testbench được xây dựng nhằm mục đích kiểm chứng chức năng và đánh giá đặc tính động của khối D Flip-Flop. Mạch được thiết lập với một nguồn DC cung cấp năng lượng và hai nguồn xung vuông đóng vai trò tạo tín hiệu kích thích ngõ vào.

2.2.3.1. Khối nguồn cung cấp:

Mạch sử dụng nguồn điện áp một chiều V1 có giá trị vdc bằng 1.2 V. Nguồn này được đấu nối giữa lưới nguồn vdd! và đất gnd!, đóng vai trò cung cấp điện áp hoạt động tiêu chuẩn cho toàn bộ các linh kiện bán dẫn bên trong khối D Flip-Flop.

2.2.3.2. Thiết lập tín hiệu kích thích ngõ vào:

Để khảo sát khả năng hoạt động của mạch, các ngõ vào In và CLK được cấp bởi các nguồn xung Pulse Voltage Source V10 và V3. Cả hai nguồn xung này đều dao động giữa hai mức điện áp logic: v1 bằng 0 V tương ứng mức logic 0 và v2 bằng 1.2 V tương ứng mức logic 1.


Để phản ánh sát nhất với tính chất vật lý của các tín hiệu số trong thực tế, các thông số thời gian chuyển mức bao gồm thời gian cạnh lên Rise time và thời gian cạnh xuống Fall time của cả hai tín hiệu đều được thiết lập đồng nhất là 50 ps.

- **Tín hiệu xung nhịp CLK:** Được thiết lập với chu kỳ per bằng 4 ns, tương đương với tần số hoạt động 250 MHz. Độ rộng mức logic cao pw được đặt ở mức 2 ns, tạo ra chu kỳ nhiệm vụ 50% cho xung nhịp đồng hồ.
- **Tín hiệu dữ liệu In:** Được thiết lập với chu kỳ per bằng 40 ns và độ rộng mức logic cao pw bằng 4 ns. Việc cấu hình chu kỳ dữ liệu lớn gấp 10 lần chu kỳ xung nhịp cho phép quan sát rõ ràng trạng thái ngõ ra ổn định qua nhiều chu kỳ CLK khác nhau, từ đó dễ dàng đánh giá tính chính xác của mạch chốt.

2.2.3.3. Khối Device Under Test:

Khối I/O chính là biểu tượng đóng gói của mạch Master - Slave D Flip-Flop cần kiểm tra. Khối nhận hai tín hiệu ngõ vào đã được định nghĩa ở trên và xuất tín hiệu kết quả ra ngõ Out. Khi chạy mô phỏng Analysis, hệ thống sẽ trích xuất và so sánh dạng sóng tại ba nút In, CLK và Out, qua đó xác minh đặc tính cập nhật dữ liệu theo cạnh xung nhịp cũng như đo đạc các thông số thời gian trễ của mạch.

2.2.4. Mô phỏng bằng Waveform



Hình 25. Mô phỏng Waveform thành công cho D flip-flop

Đồ thị mô phỏng hiển thị 3 tín hiệu theo thứ tự từ trên xuống: **Ngõ vào In** (đường màu đỏ), **Xung nhịp CLK** (đường màu tím), và **Ngõ ra Out** (đường màu xanh lá).

2.2.4.1. Khảo định chức năng logic (Kích hoạt cạnh xuống):


- Dựa vào đồ thị, mạch thể hiện rõ đặc tính chốt dữ liệu chính xác tại cạnh xuống của xung nhịp.
- Khoảng 40ns - 50ns:** Dù ngõ vào In thay đổi trạng thái lên xuống, ngõ ra Out chỉ cập nhật giá trị mới đúng vào thời điểm CLK rớt từ mức 1 xuống mức 0 (quan sát rõ nhất tại mốc thời gian ~42ns và ~46ns). Trong các thời điểm khác, Out hoàn toàn cách ly và giữ trạng thái ổn định bất chấp sự biến đổi của In.

2.2.4.2. Xác nhận thông số thời gian (Fall time):


- Biểu tượng marker trên đường tín hiệu In (màu đỏ) đo được giá trị **40p** (40 ps).
- Đây là thời gian cạnh xuống (Fall time) thực tế đo được trên đồ thị, rất sát với thông số 50 ps đã được thiết lập lý tưởng trong mạch testbench. Sự chênh lệch nhỏ này nằm trong giới hạn sai số cho phép khi đo đạc thực tế.

Kết luận: Dạng sóng xác nhận mạch D Flip-Flop hoạt động chuẩn xác theo nguyên lý Master - Slave, không xuất hiện nhiễu tín hiệu và đáp ứng tốt các thông số thời gian đã thiết kế.


2.2.5. Thiết kế Layout cho D flip-flop




Hình 26. Layout cho D flip-flop




Hình 27. Check LVS thành công cho D flip-flop



Hình 28. Check DRC thành công cho D flip-flop




Hình 29. Tụ, trở ký sinh trên layout của D flip-flop




Hình 30. Kết quả delay của D flip-flop

- Đây là thời gian trễ truyền đạt thực tế từ xung nhịp đến ngõ ra (Clock-to-Q delay).
- Mức trễ 129 ps phản ánh chính xác tốc độ chuyển mạch rất nhanh của Flip-Flop ngay khi nhận được tín hiệu kích hoạt từ cạnh lên của xung nhịp. Đây là số liệu chuẩn để sử dụng đánh giá hiệu năng mạch.



Hình 31. Kết quả delay của D flip-flop




Hình 32. Diện tích Layout của D flip-flop

Bài tập 3. Khảo sát đặc tính I-V của PMOS - NMOS


3.1. NMOS với Width = $0.2\text{ }\mu\text{m}$:

Mạch điện này được cấu hình để đo đặc tính của transistor NMOS:

- **Linh kiện M0 (NMOS):** Được nhận biết bởi vòng tròn nhỏ ở cực Gate hoặc mũi tên đi vào ở cực Source.
 - **Kích thước:** $W = 0.2\text{ }\mu\text{m}$ và $L = 0.1\text{ }\mu\text{m}$.
 - **Kết nối chân:** Trong sơ đồ NMOS, cực Source được nối với Bulk.



Hình 33. Schematic NMOS với $W = 0.2\text{ }\mu\text{m}$



Hình 34. Layout NMOS $W = 0.2\text{ }\mu\text{m}$

Check LVS:

Báo cáo đồ án môn Thiết kế Vi mạch số

```
+-----+
| Hercules LVS Comparison Report |
+-----+

COMPARE (R) Hierarchical Layout Vs. Schematic
AMD.64 Release B-2008.09.SPS.26002 2012/07/10
Copyright (C) Synopsys, Inc. All rights reserved.

-----
LVS error file      = N_Check.LVS_ERRORS
Layout error file   = N_Check.LAYOUT_ERRORS
Schematic netlist    = N_Check.sch.out
Layout netlist       = N_Check.net
Equivalence file     = [automatic]
Runset file          = /home/itsupport/Desktop/labivlsi/synopsys_custom/N_Check.hercules.lvs/reference_lvs.lvs.evx
Working directory    = /home/itsupport/Desktop/labivlsi/synopsys_custom/N_Check.hercules.lvs
Compare directory    = run_details/compare
Compare start time   = 2025-04-14 16:40:13

-----
Layout Errors
-----

ERROR: The following errors are listed in "N_Check.LAYOUT_ERRORS":

ERR_TEXT_UNUSED (1)
ERR_CREATE_PORTS (1)

-----
Top block compare result: PASS

#####
# # # # #
#####
# # # # #
# # # # #
#####

[N_Check == N_Check]

-----
Comparison summary
1 successful equivalencies
0 failed equivalencies

Schematic and layout agree at all equivalent points.
```

Hình 35. Check LVS NMOS W = 0.2 μm

Check DRC:

```
reference_drc.drc.evx  N_Check.RESULTS  N_Check.LAYOUT_ERRORS  stdout.drc.log

LAYOUT ERRORS RESULTS: CLEAN

#####
# # # # #
#####
# # # # #
#####
# # # # #
#####

=====

Library name: BaiTapCheck_N_P
Structure name: N_Check


ERROR SUMMARY

ERROR DETAILS
```

Hình 1.4: Check DRC NMOS W = 0.2 μm

Báo cáo đồ án môn Thiết kế Vi mạch số

StarRC:



Hình 36. Layout StarRC NMOS $W = 0.2 \mu m$

Netlist:

```

c9 g 3:s c=2.08403e-17
c8 g mm0|bulk c=9.87387e-18
c7 mm0|gate 10:d c=1.04494e-18
cg6 10:d 0 c=2.77017e-17
c5 10:d 6:s c=2.18094e-17
c4 10:d mm0|bulk c=4.91061e-18
c3 mm0|drn 3:s c=2.78019e-17
cq2 6:s 0 c=2.77017e-17
c1 6:s mm0|bulk c=4.91061e-18
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w= 0.2u l=0.1u nf=1 m=1 ad=0.044p as=0.044p
pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends n_check_1

*****
* Library      : BatTapCheck_N_P
* Cell         : N Check
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****

VGS_node g_ext 0 1.2V
VDS_node d_ext 0 0V
VS_node s_ext 0 0V
VBulk_node X1.mm0|bulk 0 0V

X1 d_ext g_ext s_ext n_check_1

.dc VDS_node 0 2.0 0.01 SWEEP VGS_node 0 2.0 0.4

.option post=1
.probe dc I(VDS_node)
.probe dc v(d_ext) v(g_ext)


.end

```

Hình 37. Thiết kế testbench cho NMOS $W = 0.2 \mu m$

- **Lệnh mô phỏng chính:** .dc VDS_node 0 2.0 0.1 SWEEP VGS_node 0 2.0 0.4
- **Quét chính (Trục X):** Nguồn VDS chạy từ 0V đến 2.0V với bước nhảy là 0.1V.
- **Quét phụ (Tạo các đường cong):** Nguồn VGS chạy từ 0V đến 2.0V với bước nhảy là 0.4V.
- **Kết quả:** Máy tính sẽ thực hiện mô phỏng 6 lần quét VDS ứng với 6 giá trị VGS cố định là: 0V, 0.4V, 0.8V, 1.2V, 1.6V, và 2.0V.
- **Lệnh lưu dữ liệu (.probe):** .probe dc i(m0) yêu cầu phần mềm ghi lại giá trị dòng điện tại cực Drain của M0 để xuất ra dạng sóng.

Waveview:




Hình 38. Mô phỏng các đường đặc tính $I_D - V_{DS}$ của NMOS $W = 0.2 \mu m$

- **Vùng Tuyến tính (Linear):** Đoạn dốc đi lên sát gốc tọa độ (0,0). Tại đây VDS nhỏ, NMOS đóng vai trò như một điện trở.
- **Vùng Bảo hòa (Saturation):** Đoạn nằm ngang phía bên phải. Khi VDS đủ lớn, dòng ID không còn tăng mạnh theo VDS. Đây là vùng linh kiện dùng để khuếch đại.
- **Các đường màu sắc:** Mỗi đường ứng với một mức VGS khác nhau. Đường càng cao thì VGS càng lớn.
- **Hiệu ứng kênh ngắn:** Các đường vùng bảo hòa không phẳng tuyệt đối mà hơi dốc lên. Đây là kết quả thực tế của linh kiện $0.1 \mu m$ (hiệu ứng điều chế chiều dài kênh dẫn - CLM).
- **Độ lớn dòng:** Với $W=0.2 \mu m$, dòng bão hòa đạt $\sim 275 \mu A$ là giá trị hợp lý cho tiến trình này.

3.2. PMOS với Width = $0.2\text{ }\mu\text{m}$:


Mạch điện này được cấu hình để đo đặc tính của transistor PMOS:

- **Linh kiện M0 (PMOS):** Được nhận biết bởi vòng tròn nhỏ ở cực Gate hoặc mũi tên đi vào ở cực Source.
 - **Kích thước:** $W = 0.2\text{ }\mu\text{m}$ và $L = 0.1\text{ }\mu\text{m}$.
 - **Kết nối chân:** Trong sơ đồ PMOS, cực Source được nối với Bulk.



Hình 39. Schematic PMOS với $W = 0.2\text{ }\mu\text{m}$

Layout:



Hình 40. Layout PMOS với $W = 0.2\text{ }\mu\text{m}$

Check LVS:

```
reference_lvs.lvs.evx | P_Check_W02.RESULTS | P_Check_W02.LAYOUT_ERRORS | P_Check_W02.LVS_ERRORS | stdout.lvs.log
+-----+
| Hercules LVS Comparison Report |
+-----+

COMPARE (R) Hierarchical Layout Vs. Schematic
AMD.64 Release B-2008.09.SPS.26802 2012/07/10
Copyright (C) Synopsys, Inc. All rights reserved.

-----
LVS error file      = P_Check_W02.LVS_ERRORS
Layout error file   = P_Check_W02.LAYOUT_ERRORS
Schematic netlist   = P_Check_W02.sch_out
Layout netlist      = P_Check_W02.net
Equivalence file     = [automatic]
Runset file          = /home/itsupport/Desktop/lab1vlsi/synopsys_custom/P_Check_W02.hercules.lvs/reference_lvs.lvs.evx
Working directory   = /home/itsupport/Desktop/lab1vlsi/synopsys_custom/P_Check_W02.hercules.lvs
Compare directory    = run_details/compare
Compare start time   = 2025-04-14 20:27:44

-----
Top block compare result: PASS

#####
# # # # #
#####
# # # # #
# # # # #
#####

[P_Check_W02 == P_Check_W02]

-----
Comparison summary
    1 successful equivalencies
    0 failed equivalencies

Schematic and layout agree at all equivalent points.

End of LVS comparison report
```

Hình 41. Check LVS PMOS với $W = 0.2\ \mu\text{m}$

Check DRC:

```
reference_drc.drc.evx | P_Check_W02.RESULTS | P_Check_W02.LAYOUT_ERRORS | stdout.drc.log

LAYOUT ERRORS RESULTS: CLEAN

#####
# # # # #
# # # # #
# # # # #
# # # # #
#####

=====


Library name: P_Check_W02
Structure name: P_Check_W02

ERROR SUMMARY

ERROR DETAILS
```

Hình 42. Check DRC PMOS với $W = 0.2\ \mu\text{m}$

StarRC:



Hình 43. StarRC PMOS với $W = 0.2 \mu\text{m}$

Netlist:

```
c6 11:d 7:s c=2.16335e-17
c5 11:d mm0|bulk c=1.01535e-17
c4 mm0|src 4:s c=2.70019e-17
cg3 7:s 0 c=2.22472e-17
c2 7:s 1:ln n 5 c=2.05302e-19
c1 7:s mm0|bulk c=1.01535e-17
mm0 mm0|drn mm0|gate mm0|src mm0|bulk P w=0.2u l=0.1u nf=1 m=1 ad=0.044p as=0.044p
+ pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends p_check_w02_1

*****
* Library      : P_Check_W02
* Cell         : P_Check_W02
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  :
*****
VS node      s_ext 0 2V
VBulk node X1.mm0|bulk 0 2V
VGS_node     g_ext 0 0V
VDS_node     d_ext 0 0V

X1 d_ext g_ext s_ext p_check_w02_1

.dc VDS_node 2.0 0 -0.01 SWEEP VGS_node 2.0 0 -0.4

.option post=1
.probe dc I(VDS_node)


.end
```

Hình 44. Thiết kế testbench cho PMOS $W = 0.2 \mu\text{m}$

- **Lệnh mô phỏng chính:** .dc VDS_node 2.0 0 -0.01 SWEEP VGS_node 2.0 0 -0.4
- **Quét chính (Trục X):** Nguồn VDS chạy từ 2.0V đến 0V với bước nhảy là -0.1V.
- **Quét phụ (Tạo các đường cong):** Nguồn VGS chạy từ 2.0V đến 0V với bước nhảy là -0.4V.
- **Kết quả:** Máy tính sẽ thực hiện mô phỏng 6 lần quét VDS ứng với 6 giá trị VGS cố định là: 0V, -0.4V, -0.8V, -1.2V, -1.6V, và -2.0V.

- **Lệnh lưu dữ liệu (.probe):** .probe dc i(m0) yêu cầu phần mềm ghi lại giá trị dòng điện tại cực Drain của M0 để xuất ra dạng sóng.


Waveview:



Hình 45. Mô phỏng các đường đặc tính cho PMOS $W = 0.2 \mu\text{m}$


- **Chiều dòng điện:** Trong PMOS, dòng thực tế chảy từ **Source sang Drain**. HSPICE quy ước dòng đi vào cực dương nguồn áp là dương, nên dòng ID thoát ra khỏi nguồn VDS sẽ hiển thị dấu âm (từ 0 xuống $-200\mu\text{A}$).
- **Điểm quy tụ ($2\text{V}, 0$):** Đồ thị hội tụ tại 2V đang đặt cực Source cố định ở 2V . Khi VD tăng lên bằng 2V , chênh lệch điện áp $V_{SD} = 0$, dẫn đến dòng điện bằng 0.
- **Vùng Bảo hòa (Saturation):** Nằm bên trái (vùng VD từ 0V đến $\sim 1\text{V}$). Đây là nơi V_{SD} lớn, dòng điện ổn định và tách biệt rõ theo từng mức VGS.
- **Vùng Tuyến tính (Linear):** Nằm bên phải (khi VD tiến về 2V). Dòng điện giảm nhanh về 0 khi kênh dần dần đóng lại do chênh lệch điện thế thấp.
- **Thứ tự đường:** Đường thấp nhất (dòng lớn nhất) ứng với VGS thấp nhất (thường là 0V). PMOS mở mạnh nhất khi áp cổng kéo xuống thấp so với Source.
- **Độ dốc:** Giống NMOS, vùng bảo hòa vẫn hơi dốc do hiệu ứng kênh ngắn ($L=0.1 \mu\text{m}$). Dòng điện đạt $\sim 225 \mu\text{A}$ ở mức mở mạnh nhất, cho thấy linh kiện hoạt động tốt sau layout.

3.3. NMOS với Width = 1 μm .




Hình 46. Schematic NMOS với $W = 1 \mu\text{m}$


- **Linh kiện M0 (NMOS):** Đây là đối tượng nghiên cứu chính.
 - **Kích thước:** Chiều rộng kênh dẫn $W = 1 \mu\text{m}$ và Chiều dài kênh dẫn $L = 0.1 \mu\text{m}$.
 - **Kết nối chân:** Chân Source (S) và chân Bulk (B - đế) được nối chung với nhau.




Hình 47. Layout của NMOS với Width = 1 μm



Hình 48. *Layout StarRC của NMOS với Width = 1 μm*



Hình 49. Check LVS thành công



Hình 50. Check DRC thành công

```

r7 5:s 6:s r=0.119
r6 5:s s r=0.413
r5 4:s 5:s r=18
r4 4:s mm0|src r=7.5
r3 3:s 4:s r=5.7
r2 2:ln_n_7 ln_n_7 r=0.588
r1 1:ln_n_6 ln_n_6 r=0.588
cg13 g 0 c=2.66328e-17
c12 g 6:s c=3.05469e-17
c11 g 10:d c=3.05469e-17
c10 g mm0|drn c=2.88483e-17
c9 g 3:s c=2.68483e-17
c8 g mm0|bulk c=9.87387e-18
c7 mm0|gate 10:d c=1.84494e-18
cg6 10:d 0 c=2.77017e-17
c5 10:d 6:s c=2.18094e-17
c4 10:d mm0|bulk c=4.91061e-18
c3 mm0|drn 3:s c=2.78019e-17
cg2 6:s 0 c=2.77017e-17
c1 6:s mm0|bulk c=4.91061e-18
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w= 1u l=0.1u nf=1 n=1 ad=0.844p as=0.844p
+ pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends n_check_1

*****
* Library      : BaiTapCheck_N_P
* Cell         : N Check
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
VGS node g_ext 0 1.2V
VDS node d_ext 0 0V
VS node s_ext 0 0V
VBulk node X1.mm0|bulk 0 0V

X1 d_ext g_ext s_ext n_check_1

.dc VDS_node 0 2.0 0.01 SWEET VGS_node 0 2.0 0.4


.option post=1
.probe dc i(VDS_node)
.probe dc v(d_ext) v(g_ext)

.end

```

Hình 51. Thiết kế testbench cho NMOS với Width = 1 μ m

- **Lệnh mô phỏng chính:** .dc v3 0 2.0 0.1 v2 0 2.0 0.4
 - **Quét chính (Trục X):** Nguồn V3 (VDS) chạy từ 0V đến 2.0V với bước nhảy là 0.1V.
 - **Quét phụ (Tạo các đường cong):** Nguồn V2 (VGS) chạy từ 0V đến 2.0V với bước nhảy là 0.4V.
 - **Kết quả:** Máy tính sẽ thực hiện mô phỏng 6 lần quét VDS ứng với 6 giá trị VGS cố định là: 0V, 0.4V, 0.8V, 1.2V, 1.6V, và 2.0V.
- **Lệnh lưu dữ liệu (.probe):** .probe dc i(m0) yêu cầu phần mềm ghi lại giá trị dòng điện tại cực Drain của M0 để xuất ra dạng sóng.



Hình 52. Mô phỏng các đường đặc tính cho NMOS với Width = 1 μm

- **Các trục tọa độ:**

- **Trục ngang (Hoành):** Điện áp VDS (đơn vị Volt). Trên đồ thị này, thang đo đang hiển thị từ 0V đến hơn 1.5V.
- **Trục đứng (Tung):** Dòng điện ID (đơn vị Ampe). Đồ thị đang hiển thị ở mức micro-Ampe (μA) và mili-Ampe (mA), với các mốc chia từ 0 đến 200 μ , 400 μ , 600 μ , 800 μ và 1m

- **Phân tích các đường cong theo VGS:**


- **Đường 0V và 0.4V (Đường màu xanh lá mạ và màu vàng):** Nằm sát trục hoành. Do VGS nhỏ hơn điện áp ngưỡng (V_{th}), transistor đang ở trạng thái Khóa (Cut-off), gần như không có dòng điện đi qua.
- **Đường 0.8V đến 2.0V (Các đường xanh lơ, đỏ, tím/hồng, xanh dương):** Khi VGS tăng lên, kênh dẫn được mở rộng hơn. Kết quả là dòng điện ID tăng mạnh theo từng bậc tương ứng với mỗi mức tăng của VGS.

- **Các vùng làm việc của NMOS trên hình:**

- **Vùng Tuyến tính (Triode/Linear):** Là đoạn cong có độ dốc lớn ở phần đầu đồ thị (khi điện áp VDS còn thấp). Lúc này, dòng ID tăng tỉ lệ thuận với điện áp VDS. Transistor hoạt động tương tự như một điện trở mà giá trị của nó được điều khiển bởi điện áp Gate.
- **Vùng Bảo hòa (Saturation):** Là đoạn đồ thị nằm ngang hoặc chỉ còn dốc lên rất nhẹ ở phía sau. Lúc này, kênh dẫn đã bị thắt lại (pinch-off), nên dù

có tiếp tục tăng VDS thì dòng điện ID cũng không tăng thêm đáng kể (độ dốc nhẹ là do hiệu ứng điều chế chiều dài kênh dẫn). Đây là vùng hoạt động quan trọng nhất để thiết kế các mạch khuếch đại (Amplifiers).


3.4. PMOS với Width = 1 μm .




Hình 53. Schematic PMOS với Width = 1 μm

Mạch điện này được cấu hình để đo đặc tính của transistor PMOS:


- **Linh kiện M0 (PMOS):** Được nhận biết bởi vòng tròn nhỏ ở cực Gate hoặc mũi tên đi vào ở cực Source.
 - **Kích thước:** $W = 1\mu\text{m}$ và $L = 0.1\mu\text{m}$.
 - **Kết nối chân:** Trong sơ đồ PMOS, cực Source được nối với Bulk.




Hình 54. Layout của PMOS với Width = 1 μm



Hình 55. Layout StarRC của NMOS với Width = 1 μm



Hình 56. Check LVS thành công



Hình 57. Check DRC thành công

Báo cáo đồ án môn Thiết kế Vi mạch số

```
r5 5:s mm0|drn r=7.5
r4 4:s mm0|drn r=13.2
r3 4:s 5:s r=5.7
r2 3:ln n 9 ln n 9 r=0.581
r1 2:ln n 8 ln n 8 r=0.581
cg16 g 0 c=1.53861e-17
c15 g 1:ln n 5 c=8.01958e-19
c14 g 7:s c=3.06447e-17
c13 g 11:d c=3.06447e-17
c12 g mm0|src c=2.08403e-17
c11 g 4:s c=2.08403e-17
c10 g mm0|bulk c=1.51273e-17
c9 mm0|gate 11:d c=1.8378e-18
cg8 11:d 0 c=2.22472e-17
c7 11:d 1:ln n 5 c=2.05302e-19
c6 11:d 7:s c=2.16335e-17
c5 11:d mm0|bulk c=1.01535e-17
c4 mm0|src 4:s c=2.78019e-17
cg3 7:s 0 c=2.22472e-17
c2 7:s 1:ln n 5 c=2.05302e-19
c1 7:s mm0|bulk c=1.01535e-17
mm0 mm0|drn mm0|gate mm0|src mm0|bulk P w=1u l=0.1u nf=1 m=1 ad=0.044p as=0.044p
+ pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends p_check_w02_1

*****
* Library      : P_Check_W02
* Cell         : P_Check_W02
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  :
*****
VS_node      s_ext 0 2V
VBulk_node   X1:mm0|bulk 0 2V
VGS_node     g_ext 0 0V
VDS_node     d_ext 0 0V

X1 d_ext g_ext s_ext p_check_w02_1


.dc VDS_node 2.0 0 -0.01 SWEEP VGS_node 2.0 0 -0.4

.option post=1
.probe dc I(VDS_node)

.end
```

Hình 58. Thiết kế testbench cho PMOS $W = 1 \mu\text{m}$

- **Linh kiện M0:** m0 gnd! net5 net7 gnd! P -> Thứ tự chân là Drain (gnd!), Gate (net5), Source (net7), Bulk (gnd!). Sử dụng model loại P.
- **Lệnh mô phỏng chính:** .dc v3 2.0 0 -0.1 v2 2.0 0 -0.4
 - **Quét chính (Trục X):** Nguồn V3 (V_Source) từ 2.0V giảm dần về 0V với bước nhảy -0.1V.
 - **Quét phụ (Các đường cong):** Nguồn V2 (V_Gate) từ 2.0V giảm dần về 0V với bước nhảy -0.4V.
 - **Kết quả:** Tạo ra các đường đặc tuyến ứng với các giá trị V_Gate là: 2.0V, 1.6V, 1.2V, 0.8V, 0.4V và 0V.
- **Lưu ý về V_GS:** Khi V3 = 2.0V và V2 giảm dần, độ chênh lệch $|V_{GS}|$ tăng lên, làm PMOS dẫn mạnh hơn.



Hình 59. Mô phỏng các đường đặc tính cho PMOS với Width = 1 μm

- **Các trục tọa độ:**

- **Trục hoành (X-axis):** Điện áp V3 (thường là VDS của PMOS) quét từ 0V đến 2.0V (hoặc ngược lại tùy cài đặt mô phỏng). Trong hình này, các giá trị điện áp đang tăng dần từ trái sang phải.
- **Trục tung (Y-axis):** Dòng điện ID có giá trị âm (từ 0u xuống -900u) vì trong PMOS, dòng điện thực tế chảy từ Source sang Drain. Việc hiển thị giá trị âm là để chỉ thị chiều dòng điện ngược với NMOS.

- **Phân tích các đường cong theo V_Gate (V2):**


- **Đường trên cùng (màu xanh lá):** Khi V2 = 2.0V (điện áp Gate bằng điện áp Source), dẫn đến hiệu điện thế VGS = 0V. PMOS ở trạng thái Khóa (Cut-off), dòng điện gần như bằng 0, đường này nằm sát mốc 0 của trục tung.
- **Các đường phía dưới (Xanh lơ, đỏ, hồng, xanh dương):** Khi điện áp Gate (V2) giảm dần (ví dụ từ 1.2V xuống 0V), độ chênh lệch điện áp giữa Source và Gate (trị tuyệt đối của VGS) tăng lên. Kênh dẫn loại P được hình thành mạnh hơn, khiến dòng điện ID tăng lên (giá trị âm lớn dần về phía dưới đồ thị).

- **Vùng làm việc:**

- **Vùng Tuyến tính:** Ở phía bên phải đồ thị (nơi các đường cong dốc lên và chụm lại về phía điểm 2.0V trên trục hoành). Trong vùng này, dòng điện thay đổi nhanh chóng theo điện áp.
- **Vùng Bảo hòa:** Ở phía bên trái đồ thị, nơi các đường kẻ gần như nằm ngang và tách biệt rõ rệt theo từng mức áp Gate. Lúc này dòng điện ID đạt trạng thái ổn

định, ít phụ thuộc vào biến động của điện áp Source-Drain. Đây là vùng hoạt động chính khi dùng PMOS làm nguồn dòng hoặc khuếch đại.


3.5. PMOS với Width = 2 μm .




Hình 60. Schematic PMOS với Width = 2 μm .

Mạch điện này được cấu hình để đo đặc tính của transistor PMOS:

- **Linh kiện M0 (PMOS):** Được nhận biết bởi vòng tròn nhỏ ở cực Gate hoặc mũi tên đi vào ở cực Source.
 - **Kích thước:** $W = 2 \mu\text{m}$ và $L = 0.1 \mu\text{m}$.
 - **Kết nối chân:** Trong sơ đồ PMOS, cực Source được nối với Bulk.




Hình 61. Layout PMOS với $W = 2\text{ }\mu\text{m}$.



Hình 62. Layout StarRC của PMOS với $W = 2\text{ }\mu\text{m}$



Hình 63. Check LVS thành công.



Hình 64. Check DRC thành công.

Báo cáo đồ án môn Thiết kế Vi mạch số

```
r5 5:s mm0|drn r=7.5
r4 4:s mm0|drn r=13.2
r3 4:s 5:s r=5.7
r2 3:ln_n_9 ln_n_9 r=0.581
r1 2:ln_n_8 ln_n_8 r=0.581
cg16 g 0 c=1.53861e-17
c15 g 1:ln_n_5 c=8.01958e-19
c14 g 7:s c=3.06447e-17
c13 g 11:d c=3.06447e-17
c12 g mm0|src c=2.08403e-17
c11 g 4:s c=2.08403e-17
c10 g mm0|bulk c=1.51273e-17
c9 mm0|gate 11:d c=1.8378e-18
cg8 11:d 0 c=2.22472e-17
c7 11:d 1:ln_n_5 c=2.05302e-19
c6 11:d 7:s c=2.16335e-17
c5 11:d mm0|bulk c=1.01535e-17
c4 mm0|src 4:s c=2.78019e-17
cg3 7:s 0 c=2.22472e-17
c2 7:s 1:ln_n_5 c=2.05302e-19
c1 7:s mm0|bulk c=1.01535e-17
mm0 mm0|drn mm0|gate mm0|src mm0|bulk P w=2u l=0.1u nf=1 m=1 ad=0.044p as=0.044p
+ pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends p_check_w02_1

*****
* Library      : P_Check W02
* Cell         : P_Check W02
* View        : schematic
* View Search List : schematic hspice symbol
* View Stop List  :
*****
V$ _node s_ext 0 2V
VBulk_node X1.mm0|bulk 0 2V
VGS_node g_ext 0 0V
VDS_node d_ext 0 0V

X1 d_ext g_ext s_ext p_check_w02_1

.dc VDS_node 2.0 0 -0.01 SWEEP VGS_node 2.0 0 -0.4

.option post=1
.probe dc I(VDS_node)

.end
```

Hình 65. Thiết kế Testbench PMOS với $width = 2\mu m$.

Tên linh kiện: mm0.


Thứ tự các chân (Nodes): Drain (mm0|drn), Gate (mm0|gate), Source (mm0|src), Bulk (mm0|bulk).

Loại Model: P.

Kích thước cơ bản: Chiều rộng $W = 2\mu m$ ($w=2u$), Chiều dài kênh $L = 0.1\mu m$ ($l=0.1u$).

Lệnh mô phỏng: . dc VDS_node 0 2.0 0.01 SWEEP VGS_node 0 2.0 0.4

- **Quét chính (Tạo trục hoành X):** Nguồn VDS_node được quét từ 2.0V giảm dần về 0V, với step là -0.01V.
- **Quét phụ (Tạo các đường cong):** Nguồn VGS_node được quét từ 2.0V giảm dần về 0V, với step là -0.4V.




Hình 66. Các đường đặc tính PMOS với $Width = 2\mu m$.

- **Phân tích các trục tọa độ**
 - Trục hoành (X-axis): Biểu diễn điện áp V_3 (thường là V_{DS} của PMOS) được quét từ 0V đến 2.0V (hoặc ngược lại tùy thuộc vào cài đặt mô phỏng). Trong đồ thị này, các giá trị điện áp đang tăng dần từ trái sang phải.
 - Trục tung (Y-axis): Biểu diễn dòng điện I_D có giá trị âm (kéo dài từ 0 xuống đến -1.8mA). Nguyên nhân là do trong PMOS, dòng điện thực tế chảy từ cực Source sang cực Drain. Việc hiển thị giá trị âm giúp chỉ thị chiều dòng điện ngược lại so với NMOS.
- **Phân tích các đường cong theo điện áp Gate**
 - Đường trên cùng (màu xanh lá): Khi $V_2 = 2.0V$ (điện áp Gate bằng điện áp Source), dẫn đến hiệu điện thế $V_{GS} = 0V$. Lúc này, PMOS ở trạng thái Khóa (Cut-off), dòng điện gần như bằng 0, đường đồ thị nằm sát mốc 0 của trục tung.
 - Các đường phía dưới (Xanh lơ, Đỏ, Hồng, Xanh dương): Khi điện áp Gate (V_2) giảm dần (ví dụ từ 1.2V xuống 0V), độ chênh lệch điện áp giữa Source và Gate (trị tuyệt đối của V_{GS}) sẽ tăng lên. Kênh dẫn loại P được hình thành mạnh mẽ hơn, khiến dòng điện I_D tăng lên đáng kể (thể hiện qua việc giá trị âm lớn dần về phía dưới đồ thị).
- **Phân tích các vùng làm việc của PMOS**
 - Vùng Tuyến tính (Linear/Triode Region): Nằm ở phía bên phải đồ thị, nơi các đường cong có độ dốc cao và có xu hướng chụm lại về phía điểm 2.0V trên

trục hoành. Trong vùng này, dòng điện thay đổi nhanh chóng và tỷ lệ thuận với điện áp.

- Vùng Bão hòa (Saturation Region): Nằm ở phía bên trái đồ thị, nơi các đường đồ thị gần như nằm ngang và tách biệt rõ rệt theo từng mức điện áp Gate. Tại đây, dòng điện I_D đạt trạng thái ổn định và ít phụ thuộc vào sự biến động của điện áp Source-Drain. Đây là vùng hoạt động chủ đạo khi ứng dụng PMOS làm nguồn dòng hoặc mạch khuếch đại.


3.6. NMOS với Width = 2 μm .




Hình 67. Schematic NMOS với Width = 2 μm .

Mạch điện này được cấu hình để đo đặc tính của transistor NMOS:


- **Linh kiện M0 (NMOS):** Được nhận biết bởi vòng tròn nhỏ ở cực Gate hoặc mũi tên đi vào ở cực Source.
 - **Kích thước:** $W = 2\mu\text{m}$ và $L = 0.1\mu\text{m}$.
 - **Kết nối chân:** Trong sơ đồ NMOS, cực Source được nối với Bulk.




Hình 68. Layout NMOS với Width = $2\mu\text{m}$



Hình 69. Layout StarRC của NMOS với Width = $2\mu\text{m}$.



Hình 70. Check LVS thành công.



Hình 71. Check DRC thành công.

Báo cáo đồ án môn Thiết kế Vi mạch số

```
r7 5:s 6:s r=0.119
r6 5:s s r=0.413
r5 4:s 5:s r=18
r4 4:s mm0|src r=7.5
r3 3:s 4:s r=5.7
r2 2:ln_n_7 ln_n_7 r=0.588
r1 1:ln_n_6 ln_n_6 r=0.588
cg13 g 0 c=2.06328e-17
c12 g 6:s c=3.05469e-17
c11 g 10:d c=3.05469e-17
c10 g mm0|drn c=2.08403e-17
c9 g 3:s c=2.08403e-17
c8 g mm0|bulk c=9.87387e-18
c7 mm0|gate 10:d c=1.84494e-18
cg6 10:d 0 c=2.77017e-17
c5 10:d 6:s c=2.18094e-17
c4 10:d mm0|bulk c=4.91061e-18
c3 mm0|drn 3:s c=2.78019e-17
cg2 6:s 0 c=2.77017e-17
c1 6:s mm0|bulk c=4.91061e-18
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w= 2u l=0.1u nf=1 m=1 ad=0.044p as=0.044p
+ pd=0.84u ps=0.84u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends n_check_1

*****
* Library      : BaiTapCheck_N_P
* Cell         : N_Check
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
VGS_node g_ext 0 1.2V
VDS_node d_ext 0 0V
VS_node s_ext 0 0V
VBulk_node X1.mm0|bulk 0 0V

X1 d_ext g_ext s_ext n_check_1

.dc VDS_node 0 2.0 0.01 SWEEP VGS_node 0 2.0 0.4

.option post=1
.probe dc I(VDS_node)
.probe dc v(d_ext) v(g_ext)


.end
```

Hình 72. Thiết kế Testbench NMOS với $width = 2\mu m$.

- **Linh kiện mm0:** Thứ tự chân là: **Drain** (d_ext), **Gate** (g_ext), **Source** (s_ext), **Bulk** (0V). Sử dụng model loại N (NMOS).

Lệnh mô phỏng chính : .dc VDS_node 0 2.0 0.01 SWEEP VGS_node 0 2.0 0.4

- **Quét chính (Trục X):** Nguồn VDS_node (V_Drain) quét từ 0V tăng dần lên 2.0V với step 0.01V.
- **Quét phụ (Các đường cong):** Nguồn VGS_node (V_Gate) quét từ 0V tăng dần lên 2.0V với step 0.4V.



Hình 73. Các đường đặc tính NMOS với Width = $2\mu\text{m}$.

Phân tích các trục tọa độ

- **Trục hoành (X-axis):** Biểu diễn điện áp VDS. Trên đồ thị này, thang đo đang hiển thị các giá trị quét từ 0V đến 2.0V (với các mốc chia rõ ràng ở 0.5, 1, 1.5).
- **Trục tung (Y-axis):** Biểu diễn dòng điện ID mang giá trị dương, thể hiện dòng điện chảy từ cực Drain xuống cực Source trong NMOS. Đồ thị đang hiển thị ở dải đo micro-Ampe và mili-Ampe, với các mốc chia từ 0, 5mA, 1mA, 1.5mA và 2mA.

Phân tích các đường cong theo điện áp Gate

- **Các đường dưới cùng (Màu xanh lá mạ và Vàng):** Tương ứng với mức điện áp VGS thấp (ví dụ 0V và 0.4V), nằm sát trục hoành. Do VGS nhỏ hơn điện áp ngưỡng V_{th} , transistor đang ở **trạng thái Khóa (Cut-off)**, gần như không có dòng điện đi qua kênh.
- **Các đường phía trên (Xanh lơ, Đỏ, Tím/Hồng, Xanh dương):** Tương ứng với mức điện áp VGS cao hơn (ví dụ từ 0.8V đến 2.0V). Khi VGS tăng lên, kênh dẫn electron được mở rộng. Kết quả là dòng điện ID tăng mạnh theo từng bậc tương ứng với mỗi mức tăng của điện áp Gate.

Phân tích các vùng làm việc của NMOS

- **Vùng Tuyến tính (Linear/Triode Region):** Nằm ở phần đầu đồ thị (phía bên trái), tương ứng với các đoạn cong có độ dốc lớn khi điện áp VDS còn thấp.


Lúc này, dòng ID tăng gần như tỉ lệ thuận với điện áp VDS. Transistor hoạt động tương tự như một điện trở có giá trị được điều khiển bởi điện áp Gate.

- **Vùng Bão hòa (Saturation Region):** Nằm ở phía sau của đồ thị (phía bên phải), là các đoạn đường cong chuyển sang trạng thái gần như nằm ngang hoặc chỉ dốc lên rất nhẹ. Lúc này, kênh dẫn đã bị thắt lại (pinch-off), nên dù có tiếp tục tăng VDS thì dòng điện ID cũng không tăng thêm đáng kể (độ dốc nhẹ ở phần này là do hiệu ứng điều chế chiều dài kênh dẫn - Channel Length Modulation).

Bài tập 4. Đặc tính NMOS PASS, PMOS PASS, Noise Margin

4.1. Khảo sát điện áp lớn nhất

4.1.1. NMOS (Width = 2 μm)




Hình 74. Mạch NMOS (Width = 2 μm)

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
vd_max      vg_max      temper      alter#
1.2163      1.2000      25.0000      1
```

Hình 75. Kết quả đo NMOS bằng Hspice

- **vg_max = 1.2000 V:** Điện áp đỉnh ngõ vào cực Gate đạt chính xác 1.2V. Hoàn toàn khớp với biên độ nguồn xung PULSE đã thiết lập.
- **vd_max = 1.2163 V:** Điện áp đỉnh tại ngõ ra cực Drain đạt xấp xỉ 1.216 V.

Có thể thấy vd_max (1.2163V) lớn hơn một chút so với điện áp nguồn lý tưởng (1.2V). Đây là minh chứng cho việc đang chạy mô phỏng có kèm linh kiện ký sinh.




Hình 76. Mô phỏng Waveform đo vd_max của NMOS

Phân tích Waveform:

- Giai đoạn NMOS Ngắt (Từ 0ns -> 1ns, 6ns -> 11ns)
 - **Trạng thái:** Điện áp cực Gate ở mức thấp (0V). Kênh dẫn của NMOS bị khóa hoàn toàn.
 - **Phân tích ngõ ra:** Lúc này NMOS như một công tắc mở. Không có dòng điện chạy qua NMOS xuống mass. Nguồn VDD (1.2V) sẽ nạp điện cho các tụ ký sinh ở cực Drain thông qua điện trở pull-up.
- Giai đoạn NMOS Dẫn (Ví dụ: Từ 1ns -> 6ns, hoặc 11ns -> 16ns)
 - **Trạng thái:** Điện áp cực Gate nhảy lên mức cao (1.2V). Lúc này $V_{GS} > V_{TH}$ (điện áp ngưỡng), kênh dẫn của NMOS được hình thành.
 - **Phân tích ngõ ra:** NMOS lúc này trở thành một đường dẫn có điện trở rất nhỏ nối thẳng từ cực Drain xuống mass (0V). Điện tích tụ tập tại cực Drain xả thẳng xuống đất.

4.1.2. PMOS (Width = 5 μ m)




Hình 77. Mạch NMOS (Width = 5 μ m)

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
vd_max      vg_max      vs_max      temper
alter#
1 1.3218      1.2000      1.2000      25.0000
```

Hình 78. Kết quả đo PMOS bằng Hspice

- $vg_max = 1.2000$ V: Điện áp đỉnh tại ngõ vào cực Gate. Vì đang dùng nguồn xung vuông kích cực Gate với biên độ 1.2V.

- $vs_max = 1.2000\text{ V}$: Điện áp đỉnh tại cực Source. Đối với mạch PMOS, cực Source được nối cứng lên nguồn VDD, nên điện áp của nó luôn cố định và đạt tối đa là 1.2V.
- $vd_max = 1.3218\text{ V}$: Điện áp đỉnh tại ngõ ra cực Drain.
- Mức logic High lý tưởng của mạch này là 1.2V (bằng với VDD). Tuy nhiên, kết quả đo lường lại cho thấy vd_max có giá trị 1.3218 V.
- Hiện tượng này xảy ra do mạch có chứa các thành phần điện trở và tụ điện ký sinh mạng lưới từ bản vẽ layout. Khi PMOS đột ngột mở kênh dẫn, dòng điện lớn từ nguồn 1.2V xuống cực Drain quá nhanh, kết hợp với các hiệu ứng ký sinh tạo ra hiện tượng cộng hưởng đẩy điện áp tăng lên tức thời.




Hình 79. Mô phỏng Waveform đo vd_max của PMOS

- Giai đoạn PMOS Dẫn (1ns và 11ns).
 - **Trạng thái:** Khi xung cực Gate g đột ngột sụt từ 1.2V xuống 0V. Do cực Source của PMOS được nối với VDD (1.2V), lúc này điện áp $V_{GS} = -1.2\text{V}$. Vì V_{GS} vượt qua điện áp ngưỡng âm của PMOS, kênh dẫn được mở ra.
 - **Phân tích ngõ ra:** PMOS trở thành một công tắc đóng, nối thẳng nguồn VDD ở cực Source xuống cực Drain. Dòng điện từ nguồn lập tức nạp đầy các tụ tải và tụ ký sinh tại ngõ ra.
- Giai đoạn PMOS Ngắt (0ns, 6ns, 16ns).
 - **Trạng thái:** Khi cực Gate g bị đẩy lên mức 1.2V ($V_{GS} = 0\text{V}$), kênh dẫn của PMOS bị khóa hoàn toàn.
 - **Phân tích ngõ ra:** Cực Drain bị ngắt cách ly khỏi nguồn VDD.


Không còn đường cấp điện, điện tích đang tích tụ tại cực Drain buộc phải xả từ từ xuống mass (0V) thông qua điện trở kéo xuống đã cấu hình trong netlist.

4.2. Chứng minh công thức Pass Transistor Logic

4.2.1. Xét 1 NMOS đơn lẻ



Hình 80. Mạch 1 NMOS đơn



Hình 81. Layout và extractRC của 1 NMOS

Báo cáo đồ án môn Thiết kế Vi mạch số

```
c12 v_g 13:v_s c=1.20061e-16
c11 v_g 24:v_d c=1.20061e-16
c10 v_g mm0|src c=1.97258e-16
c9 v_g mm0|drn c=1.97258e-16
c8 v_g mm0|bulk c=3.09068e-17
c7 mm0|gate 24:v_d c=2.50296e-17
cg6 24:v_d 0 c=6.87362e-17
c5 24:v_d 13:v_s c=8.68857e-17
c4 24:v_d mm0|bulk c=1.99168e-17
c3 mm0|drn mm0|src c=2.55272e-16
cg2 13:v_s 0 c=6.87362e-17
c1 13:v_s mm0|bulk c=1.99168e-17
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai2a_1

*****
* Library      : BaiTap15_4
* Cell         : Bai2a
* View         : Bai2a_schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
X1 v_g v_d v_s mm0|bulk bai2a_1

V_vdd v_d 0 2V
V_gate v_g 0 2V
V_bulk mm0|bulk 0 0V

.dc V_gate 0 2 0.01
.probe dc v(v_s) v(v_d) v(v_g)

.meas dc V_drop PARAM='2 - v(v_s)' AT=2
.meas dc V_out_max MAX v(v_s)

.option post brief

.option opfile=1 split_dp=1
.option probe=1

.end
```

Hình 82. Hspice đo các giá trị điện áp của 1 NMOS



Hình 83. Waveform hiển thị mức chênh lệch giữa các giá trị điện áp


Để chứng minh công thức $V_s = V_g - V_{tn}$, điểm cuối cùng của đồ thị (tại trục X = 2.0V):

- **Tại X = 2.0:** Lúc này $V_g = 2.0V$
- **Giá trị V_s :** Có thể thấy nó đang nằm ở khoảng **1.995V**
- **Khoảng cách sụt giảm:** $V_{drop} = V_g - V_s = 2.0V - 1.995V = 0.005V$ (tương đương 5mV)


Đánh giá:

- **Hiện tượng:** Khi V_g tăng, V_s tăng theo nhưng không bao giờ vượt quá V_g
- **Chứng minh:** Tại mọi điểm, $V_s \approx V_g - V_{tn}$. Vì V_s bám sát V_g , xác định được V_{tn} của linh kiện này rất nhỏ ($\approx 5\text{mV}$)
- **Điểm tới hạn:** Khi V_g đạt 2V, V_s đạt mức cao nhất nhưng vẫn thấp hơn V_g , chứng minh nMOS không thể truyền mức 1 hoàn hảo (V_{DD}) mà luôn bị trừ đi một khoảng V_{tn}

4.2.2. Xét 3 NMOS nối tiếp



Hình 84. Mạch 3 NMOS nối tiếp



Hình 85. Layout và ExtractRC của mạch 3 NMOS nối tiếp

Báo cáo đồ án môn Thiết kế Vi mạch số

```
cg12 24:v_g 0 c=5.80619e-19
c11 24:v_g 14:ln_n 17 c=2.78063e-18
c10 24:v_g 11:ln_n 16 c=3.55426e-18
c9 22:v_g 18:ln_n 18 c=2.78063e-18
c8 22:v_g 13:ln_n 17 c=3.55426e-18
c7 20:v_g 17:ln_n 18 c=3.55426e-18
cg6 18:ln_n 18 0 c=1.60179e-17
cg5 17:ln_n 18 0 c=1.3476e-17
cg4 14:ln_n 17 0 c=1.26407e-17
cg3 13:ln_n 17 0 c=1.5483e-17
cg2 12:ln_n 16 0 c=1.054e-17
cg1 11:ln_n 16 0 c=1.3476e-17
mm2 mm2|drn mm2|gate mm2|src mm2|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
mm1 mm1|drn mm1|gate mm1|src mm1|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai2b_1

*****
* Library      : BaiTap15_4
* Cell         : Bai2b
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
X1 v_g v_d v_s 0 bai2b_1

V_vdd_in v_d 0 2.5V
V_gate_all v_g 0 2V

.dc V_vdd_in 0 2.5 0.01


.probe dc v(v_d) v(v_s)

.meas dc V_drop_stage1 PARAM='v(v_d) - v(v_s)' AT=2.5

.meas dc V_total_drop PARAM='2 - v(v_s)' AT=2.5

.option post
.option opfile=1 split_dp=1
.option probe=1
```

Hình 86. Hspice đo các giá trị điện áp của mạch 3 NMOS nối tiếp



Hình 87. Waveform hiện thị sự chênh lệch giữa các giá trị điện áp trong mạch 3 NMOS nối tiếp

Đánh giá:


- **Kết quả thực tế:** Khi điện áp đầu vào (V_d) tăng dần lên 2.0V, điện áp đầu ra (V_s) chỉ đạt xấp xỉ **1.97V** tại điểm gãy

- **Đúng với lý thuyết:** nMOS chỉ có thể kéo điện áp lên tới mức $V_g - V_{tn}$. Trong Waveview, V_g đang cố định ở 2.0V. Do đó, khi đầu vào vượt quá ngưỡng này, đầu ra bị kẹp lại (clamped)
- **Giá trị V_{tn} :** Từ Waveview, ta thấy độ sụt áp rất nhỏ (khoảng 0.03V đến 0.05V)


Kết luận:

- Dù nối 3 con hay 10 con nMOS, nếu tất cả Gate đều nối tới 2.0V, thì con transistor cuối cùng vẫn thấy điện áp Gate là 2.0V. Nó sẽ tiếp tục dẫn điện cho đến khi nguồn Source của nó đạt đến mức $V_g - V_{tn}$. Vì các con phía trước đã đưa điện áp đến mức $V_g - V_{tn}$ rồi, nên con cuối cùng chỉ việc giữ nguyên mức đó mà không làm sụt thêm nữa

4.2.3. Xét 2 NMOS chung Drain



Hình 88. Schematic mạch 2 NMOS chung Drain



Hình 89. Layout và ExtractRC của mạch 2 NMOS chung Drain

```

c5 12:v_d mm1|bulk c=1.04368e-17
c4 mm1|bulk 6:ln_n_16 c=2.77929e-17
c3 mm1|bulk 5:ln_n_16 c=6.93307e-18
cg2 6:ln_n_16 0 c=2.20373e-17
cg1 5:ln_n_16 0 c=1.49517e-17
mm1 mm1|drn mm1|gate mm1|src mm1|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
mm0 mm0|drn mm0|gate mm0|src mm0|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai2c_1

*****
* Library      : BaiTap15_4
* Cell         : Bai2c
* View        : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
.temp 25

xm0 v_d mid v_g 0 bai2c_1
xm1 mid v_s v_g 0 bai2c_1

Vgate v_g 0 1.2V
Vdrain v_d 0 1.2V

Vbulk 0 0 0V

.dc Vdrain 0 1.2 0.01

.probe dc v(v_d) v(mid) v(v_s)

.meas dc drop_stage1 PARAM='v(v_d) - v(mid)' AT=1.2
.meas dc drop_stage2 PARAM='v(mid) - v(v_s)' AT=1.2
.meas dc total_drop PARAM='v(v_d) - v(v_s)' AT=1.2

.meas dc body_effect_contribution PARAM='drop_stage2 - drop_stage1' AT=1.2

.end
    
```

Hình 90. Hspice đo các giá trị điện áp của mạch 2 NMOS



Hình 91. Waveform hiển thị sự chênh lệch giữa các giá trị điện áp trong mạch 2 NMOS

Đánh giá:


- Thông thường, nếu là mạch Pass-transistor chuẩn, đường V_s (xanh lá) phải chạy song song hoặc bám sát đường màu đỏ này.
- Tuy nhiên, ở đây V_s và mid gần như nằm ngang và bắt đầu ở mức rất cao ($\sim 0.9V - 1.0V$). Điều này xác nhận rằng ngõ ra đang được nuôi bởi cực Gate ($V_g = 1.2V$) chứ không phụ thuộc vào giá trị của V_d ở vùng thấp

Phân tích sụt áp Threshold (V_{th})


Mạch đang thể hiện hiện tượng sụt áp ngưỡng qua từng tầng rất rõ rệt:

- **Tầng 1 ($V_g \rightarrow mid$):** V_g cố định ở **1.2V**. Đường mid nằm ở khoảng **1.05V**
→ Sụt áp ngưỡng tầng 1 là $\approx 0.15V$
- **Tầng 2 ($mid \rightarrow V_s$):** Đường V_s nằm ở khoảng **0.95V**
→ Sụt áp ngưỡng tầng 2 là $\approx 0.1V$ (so với mid)
- Khi V_d tăng, nó tác động vào điện thế vùng kênh dẫn. Nếu Bulk đang nối đất (0V), sự thay đổi của các mức áp này làm thay đổi điện áp Source-Bulk (V_{SB}), từ đó làm thay đổi nhẹ giá trị V_{th} . Tuy nhiên, do cấu trúc mạch đang bị khóa bởi V_g , hiệu ứng này không thể hiện rõ bằng việc sụt áp tĩnh.

4.2.4. Xét 1 PMOS đơn lẻ



Hình 92. Schematic mạch 1 PMOS đơn lẻ



Hình 93. Layout và ExtractRC cho mạch 1 PMOS đơn lẻ

Báo cáo đồ án môn Thiết kế Vi mạch số

```

r1 2:ln n 8 ln n 8 r=7.476
cg16 v_g 0 c=5.2801e-17
c15 v_g 1:ln n 5 c=3.53583e-18
c14 v_g 57:v_s c=2.70875e-16
c13 v_g 30:v_d c=2.70875e-16
c12 v_g mm0|drn c=4.91287e-16
c11 v_g mm0|src c=4.91287e-16
c10 v_g mm0|bulk c=6.19209e-17
c9 mm0|gate 30:v_d c=6.56291e-17
cg8 57:v_s 0 c=1.27651e-16
c7 57:v_s 1:ln n 5 c=1.98687e-18
c6 57:v_s mm0|bulk c=5.31667e-17
c5 57:v_s 30:v_d c=1.94877e-16
c4 mm0|src mm0|drn c=6.34389e-16
cg3 30:v_d 0 c=1.27651e-16
c2 30:v_d 1:ln n 5 c=1.98687e-18
c1 30:v_d mm0|bulk c=5.31667e-17
mm0 mm0|drn mm0|gate mm0|src mm0|bulk P w=5u l=0.1u nf=1 m=1 ad=1.1p as=1.1p pd=10.44u
+ ps=10.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai2d_1

*****
* Library      : BaiTap15_4
* Cell         : Bai2d
* View        : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
X1 v_in v_g v_out 0 bai2d_1
Vdd vdd 0 1.2V
Vin v_in 0 0V
Vgate v_g 0 0V

.dc Vin 0 1.2 0.01
.probe dc v(v_in) v(v_out)
.meas dc V_drop_at_high param='v(v_out)-v(v_in)' AT=0

.option opfile=1 split_dp=1
.option probe=1

.end

```

Hình 94. Hspice đo các giá trị điện áp trong mạch 1 PMOS đơn lẻ



Hình 95. Waveform hiển thị sự chênh lệch giữa các giá trị điện áp trong mạch 1 PMOS

Trong hình đầu tiên, ta thấy một PMOS với các kết nối sau:

- **Cực G (Gate):** Nối xuống Ground ($V_{SS} = 0V$)
- **Cực S (Source):** Nối với tín hiệu ngõ vào (giả định là V_{in} đang quét từ 0V đến 1.2V)
- **Cực D (Drain):** Ngõ ra V_{out}

Đối với PMOS, thiết bị sẽ dẫn khi $V_{GS} < V_{thp}$ (với V_{thp} thường là giá trị âm, ví dụ -0.3V đến -0.4V). Vì cực Gate đã cố định ở 0V, điều kiện dẫn là:

$$V_{GS} = V_G - V_S = 0 - V_{in} < V_{thp}$$

$$\rightarrow V_{in} > |V_{thp}|$$

- Đánh giá:

Vùng Tuyến tính (Vin thấp): Khi V_{in} bắt đầu tăng từ 0V, V_{out} bám sát V_{in} . Điều này là do PMOS đang ở trạng thái dẫn mạnh, đóng vai trò như một điện trở thấp truyền điện áp từ Source sang Drain


- **Điểm bão hòa/Cắt (Vùng sụt áp):** Quan sát tại điểm đánh dấu (Marker): X:

941mV, Y: 835mV


- V_{out} không còn bám sát V_{in} nữa mà bắt đầu đi ngang (bão hòa)
- Độ chênh lệch điện áp là $\Delta V = 941mV - 835mV = 106mV$
- Giá trị này chính là **điện áp ngưỡng hiệu dụng (V_{thp})** của PMOS tại thời điểm đó (có tính đến hiệu ứng thân máy - Body Effect nếu Bulk nổi với mức cao hơn)

4.3. Xác định V_{il} , V_{ih} , V_{ol} , V_{oh} của Inverter với $W_P = 5\mu m$ và $W_N = 2\mu m$


Schematic:



Hình 96. Schematic Inverter $W_P = 5\mu m$ và $W_N = 2\mu m$



Hình 97. Layout và ExtractRC của mạch Inv $W_P = 5\mu m$ và $W_N = 2\mu m$



Hình 98. Waveform hiển thị các giá trị cần đo V_{il} , V_{ih} , V_{ol} , V_{oh}

```
*****
* generated for: hspice

***** dc transfer curves tnom= 25.000 temp= 25.000 *****
vil= 813.4113m
vih= 1.2939
voh= 1.9999
vol= 125.9203u

***** job concluded
*****
```

Hình 99. Các giá trị chính xác đo được trong file .mt0

Đặc tính chuyển giao điện áp lý tưởng:

- Độ dốc cực lớn: Đường cong VTC (màu vàng) có độ dốc rất đứng ở vùng chuyển tiếp. Điều này cho thấy khả năng đảo trạng thái logic cực kỳ dứt khoát.
- Vùng chuyển tiếp hẹp: Nhờ kích thước Width lớn, dải điện áp ngõ vào khiến cả hai transistor cùng dẫn (vùng không xác định) rất hẹp. Điều này giúp giảm thiểu thời gian mạch ở trạng thái không xác định, từ đó tối ưu hóa tốc độ và giảm dòng ngắn mạch.
- Điểm cân bằng (VM): Điểm chuyển mạch (nơi $V_{in} = V_{out}$) nằm rất gần mức 1V (tức $V_{DD}/2$). Điều này chứng tỏ việc chọn tỉ lệ $W_p/W_n = 2.5$ ($5\mu m / 2\mu m$) đã bù trừ rất tốt cho sự chênh lệch độ linh động hạt dẫn giữa PMOS và NMOS, tạo nên một cổng logic đối xứng hoàn hảo.

Phân tích hệ số khuếch đại (Gain):

- Đường đạo hàm (deriv): Đỉnh xuống rất sâu

=> Hệ số Gain cao giúp mạch có khả năng phục hồi tín hiệu tốt. Ngay cả khi tín hiệu ngõ vào bị suy hao nhẹ, ngõ ra vẫn có thể tái tạo lại mức logic chuẩn một cách mạnh mẽ.

Khả năng chống nhiễu (Noise Margin):

- $V_{il} \sim 0.92V$ và $V_{ih} \sim 1.44V$: Khoảng cách giữa hai điểm này rất nhỏ, tạo ra Noise Margin rộng.
- Noise Margin cao (H) và thấp (L): Cả hai giá trị này đều lớn, cho thấy mạch cực kỳ ổn định. Nó có thể chịu đựng được các xung nhiễu điện áp mà không làm sai lệch kết quả logic ở ngõ ra.

PHẦN II: ĐỒ ÁN CUỐI KỲ

Bài tập 5. Khảo sát thời gian sạc và xả của tụ điện.

5.1. Lý thuyết:

Tính thời gian từ $0.1V_{DD}$ đến $0.9V_{DD}$

- Với $V_C = 0.9V_{DD}$

Ta có:

$$V_C = E \times (1 - e^{\frac{-t_1}{RC}})$$

- $0.9V_{DD} = V_{DD} \times (1 - e^{\frac{-t_1}{RC}})$
- $0.9 = (1 - e^{\frac{-t_1}{RC}})$
- $t_1 = -RC \times \ln(0.9)$
- $t_1 \approx 2.3 \times RC$

- Với $V_C = 0.1V_{DD}$

Ta có:

$$V_C = E \times (1 - e^{\frac{-t_2}{RC}})$$

- $0.1V_{DD} = V_{DD} \times (1 - e^{\frac{-t_2}{RC}})$
- $0.1 = (1 - e^{\frac{-t_2}{RC}})$
- $t_2 = -RC \times \ln(0.1)$
- $t_2 \approx 2.3 \times RC$

$$\rightarrow t_r = t_1 - t_2 \approx 2.2 \times RC$$

Kết luận:

- Giá trị t_{rise} : $t_{rise} = 2.2 \times 0.1 \times 0.5 \times 10^{-12} \approx 1.1 \times 10^{-12} = 1.1ps$
- Giá trị t_{fall} : $t_{fall} = 2.2 \times 0.1 \times 0.5 \times 10^{-12} \approx 1.1 \times 10^{-12} = 1.1ps$
- Giá trị V_C tại $t = RC$: $V_C = 1.2 \times (1 - e^{\frac{-RC}{RC}}) \approx 0.758 V$

5.2. Mô phỏng Hspice:

```
.option PARHIER = LOCAL
.option PORT_VOLTAGE_SCALE_T0_2X = 1
.option ARTIST=2 PSF=2
.temp 25
.include '/home/itsupport/Desktop/lab1vlsi/PDK/hspice/reference_models.inc'
*Custom Compiler Version N-2017.12-SP1-2
*Sun May 3 17:55:53 2026

* Created: Sun May 3 17:54:36 2026

* Simulation for RC Transient Response
.option post=1 probe=1
.option node=1 list=1
.option post

.param vdd_val = 1.2
.param r_val = 0.1
.param c_val = 5p

Vin net_in 0 PULSE (0 1.2 10p 1f 1f 50p 100p)

* Điện trở và Tụ điện
R1 net_in net_out R='r_val'
C1 net_out 0 C='c_val'

* --- 3. PHÂN TÍCH (Transient) ---
* Chạy 100ps, bước nhảy 0.1ps để đo được picoseconds
.tran 0.1p 100p

* --- 4. ĐO ĐẶC TỰ ĐỘNG (Kiểm tra lý thuyết) ---
* Đo Rise Time (10% -> 90%)
.meas tran tr_sim TRIG v(net_out) VAL='0.1*vdd_val' RISE=1 TARG v(net_out) VAL='0.9*vdd_val' RISE=1

* Đo Fall Time (90% -> 10%)
.meas tran tf_sim TRIG v(net_out) VAL='0.9*vdd_val' FALL=1 TARG v(net_out) VAL='0.1*vdd_val' FALL=1

* Đo điện áp tại thời điểm 1 Tau (t = RC)
.meas tran V_at_tau FIND v(net_out) AT=10.5p

.end
```

Hình 100. Hspice mô phỏng đo các thông số thời gian rise/fall time

Mạch điện được thiết lập dựa trên các thông số sau:

- Điện áp nguồn (Vdd): 1.2 V
- Điện trở (R): 0.1 Ohm
- Điện dung (C): 5 pF (5 pico-Farad)
- Hằng số thời gian (Tau): $\text{Tau} = R * C = 0.5 \text{ ps}$ (pico-second)

Quá trình nạp điện của tụ điện tuân theo công thức:

$$V_C = E \times (1 - e^{\frac{-t_1}{RC}})$$

$$i_C = \frac{E}{R} \times e^{\frac{-t_1}{RC}}$$


Các mốc thời gian quan trọng để đánh giá mạch:

- **Thời gian nạp (Rise Time - tr):** Thời gian để điện áp tụ tăng từ 10% đến 90% giá trị Vdd. Theo lý thuyết: $\text{tr} = 2.2 * R * C = 1.1 \text{ ps}$.

- **Thời gian xả (Fall Time - tf):** Thời gian để điện áp tụ giảm từ 90% về 10% giá trị Vdd. Theo lý thuyết: $tf = 2.2 * R * C = 1.1 \text{ ps}$.
- **Điện áp tại 1 Tau:** Tại thời điểm $t = \text{Tau}$ (0.5 ps kể từ lúc bắt đầu nạp), điện áp trên tụ đạt khoảng 63.2% giá trị nguồn. $V_c(\text{Tau}) = 1.2 * 0.632 = 0.758 \text{ V}$.

Câu lệnh đo đặc tự động (Measure) trong mô phỏng:

- tr_sim: Đo thời gian từ khi Vout đạt 0.12V đến khi đạt 1.08V (cạnh lên).
- tf_sim: Đo thời gian từ khi Vout giảm từ 1.08V xuống 0.12V (cạnh xuống).
- V_at_tau: Tìm giá trị điện áp tại thời điểm $t = RC$.



Hình 101. Waveform đo thời gian Rise/Fall Time

Phân tích cạnh lên (Rise Time - t_{rise}):

- **Điện áp:** Tín hiệu nạp từ 0V lên mức xác lập 1,2V.
- **Giá trị đo được:** Trên WaveView hiển thị nhãn **1,12ps**.
- **Đối chiếu lý thuyết:** $t_{rise} = 2,2 \times 0,1 \times 5\text{pF} = 1,1\text{ps}$.
- **Nhận xét:** Sai số chỉ khoảng **0,02ps** (rất nhỏ). Điều này chứng minh công thức $2,2RC$ áp dụng cho mức 10% - 90% là hoàn toàn chính xác trong môi trường mô phỏng lý tưởng.

Phân tích cạnh xuống (Fall Time - t_{fall}):

- **Điện áp:** Tín hiệu xả từ 1,2V về 0V.
- **Giá trị đo được:** Trên WaveView hiển thị nhãn **1,03ps**.
- **Nhận xét:** Thời gian xả nhanh hơn thời gian nạp một chút (1,03ps so với 1,12ps). Trong mô phỏng, điều này có thể do thuật toán giải mạch hoặc do độ dốc của nguồn xung đầu vào tại cạnh xuống gắt hơn cạnh lên một chút. Tuy nhiên, nó vẫn nằm rất sát mức lý thuyết 1,1ps.

Các mốc thời gian (Trục X):

- **Thời điểm bắt đầu nạp:** Khoảng 10ps (đúng như tham số delay trong nguồn PULSE).

- **Thời điểm bắt đầu xả:** Khoảng 60ps (tương ứng với độ rộng xung pulse_width = 50ps).
- **Chu kỳ:** Tín hiệu lặp lại sau 100ps.

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
tr_sim      tf_sim      v_at_tau      temper
alter#
1.113e-12   1.021e-12          0.7542          25.0000
1
```

Hình 102. Các giá trị thời gian Rise/Fall Time và điện áp chính xác sau mô phỏng

Kết quả mô phỏng cho thấy **tr = 1.12 ps**, lệch khoảng **0.02 ps** so với lý thuyết (1.1 ps). Sự khác biệt này đến từ các yếu tố kỹ thuật sau:


- **Thời gian chuyển mạch của nguồn (Input Slope):** Trong lý thuyết, ta giả định nguồn đầu vào nhảy từ 0V lên 1.2V tức thời (0 s). Trong HSPICE, dù đã thiết lập cạnh lên cực nhanh (1fs), nhưng nó vẫn tạo ra một độ dốc nhất định, làm kéo dài thời gian nạp thực tế thêm một khoảng nhỏ.
- **Độ mịn của bước thời gian (Time Step):** Việc lấy mẫu với bước nhảy .tran 0.1p tạo ra các điểm rời rạc trên đồ thị. Khi công cụ đo (Measure) thực hiện nội suy giữa hai điểm để tìm mốc 10% và 90%, một sai số nhỏ về làm tròn số (numerical error) sẽ xuất hiện.
- **Mô hình linh kiện (Model Accuracy):** Khác với công thức lý thuyết chỉ có R và C thuần túy, HSPICE tính toán dựa trên các mô hình toán học phức tạp hơn. Các yếu tố như điện trở dây dẫn hoặc thuật toán giải ma trận dòng điện của phần mềm cũng đóng góp vào sự sai lệch này.

→ **Kết luận:** Sai số **1.8%** (0.02 ps) là hoàn toàn nằm trong phạm vi cho phép của thiết kế vi mạch. Kết quả mô phỏng đã xác nhận độ tin cậy của các tính toán lý thuyết.

Bài tập 6. Tìm W_P/W_N – Khảo sát RC Delay trong Inv.

6.1. Tìm giá trị W/L

NMOS:



Netlist:

```
.GLOBAL 0 gnd! vdd!
*****
* Library      : BaiTap29_4
* Cell         : Bai1_DoDoLinhDong
* View        : starrc
* View Search List : hspice schematic symbol
* View Stop List  : symbol
*****
.subckt bai1_dodolinhdong_1 vdd_src gnd_src
r10 10:ln_n 10 ln_n 10 r=11.7
r9 9:ln_n 10 10:ln_n 10 r=90.0001
r8 8:ln_n 10 9:ln_n 10 r=16.2
r7 7:ln_n 10 8:ln_n 10 r=15.75
r6 6:ln_n 10 7:ln_n 10 r=10.4211
r5 5:ln_n 7 ln_n 7 r=1.575
r4 4:ln_n 7 5:ln_n 7 r=0.199733
r3 3:ln_n 8 ln_n 8 r=1.568
r2 2:ln_n 8 3:ln_n 8 r=0.1988
r1 1:ln_n 9 ln_n 9 r=0.1001
cg3 9:ln_n 10 @ c=5.36312e-17
c2 9:ln_n 10 mm0|bulk c=0.17412e-18
cg1 mm0|bulk @ c=5.60126e-17
mm0 vdd! vdd! gnd! mm0|bulk N w=1u l=0.1u nf=1 m=1 ad=0.22p as=0.22p pd=2.44u
+ ps=2.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai1_dodolinhdong_1

*****
* Library      : BaiTap29_4
* Cell         : Bai1_DoDoLinhDong
* View        : schematic
* View Search List : hspice schematic symbol
* View Stop List  : symbol
*****
xm0 vdd! gnd! bai1_dodolinhdong_1
Vdd_src vdd! 0 DC 1.2
Vgnd_src gnd! 0 DC 0
.dc Vdd_src 0 1.2 0.01

.measure dc Idsn find I1(xm0.mm0) at=1.2
.measure dc I_DS_current AVG I(xm0.mm0) from=0 to=1.2
.probe dc I(xm0.mm0) $ Lưu dòng IDS vào file kết quả để vẽ đồ thị
.option post $ Cho phép mở kết quả bằng CosmosScope hoặc Custom WaveView
.option opfile=1
.end
```




Kết quả:

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
idsn      i_ds_current      temper      alter#
7.698e-04 2.760e-04          25.0000      1
```


Báo cáo đồ án môn Thiết kế Vi mạch số

$$\rightarrow I_{DS_max} = 769.8 \mu A$$

PMOS:

Schematic	Layout	StarRC
		

Netlist:

```
.subckt bail_dodolinhdong_pmos 1 vdd_src gnd_src
cg5 9:ln_n_13 0 c=5.34772e-17
c4 9:ln_n_13 mn0|bulk c=8.50586e-18
cg3 mn0|bulk 0 c=5.1788e-17
cg2 ln_n_6 0 c=1.92435e-17
cg1 ln_n_7 0 c=1.56228e-17
r10 10:ln_n_13 ln_n_13 r=11.7
r9 9:ln_n_13 10:ln_n_13 r=90.0001
r8 8:ln_n_13 9:ln_n_13 r=10.2
r7 7:ln_n_13 8:ln_n_13 r=20.1932
r6 6:ln_n_13 7:ln_n_13 r=12.5905
r5 5:ln_n_12 ln_n_12 r=0.1801
r4 4:ln_n_11 ln_n_11 r=1.708
r3 3:ln_n_11 4:ln_n_11 r=0.1988
r2 2:ln_n_10 ln_n_10 r=1.715
r1 1:ln_n_10 2:ln_n_10 r=0.199733
mn0 gnd1 gnd1 vdd1 mn0|bulk p w=1u l=0.1u nf=1 m=1 ad=0.22p as=0.22p pd=2.44u
+ ps=2.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bail_dodolinhdong_pmos_1

*****
* Library      : BailTop29_4
* Cell         : Bail_DoDoLinhDong_Pmos
* View        : schematic
* View Search List : hspice schematic symbol
* View Stop List  : symbol
*****
xm0 vdd1 gnd1 bail_dodolinhdong_pmos_1
Vdd_src vdd1 0 DC 1.2
Vgnd_src gnd1 0 DC 0
.dc Vdd_src 0 1.2 0.01

.measure dc Idsn find I(xm0.mn0) at=1.2
.measure dc I_DS_current AVG I(xm0.mn0) from=0 to=1.2
.probe dc I(xm0.mn0)
.option post
.option opfile=1
.end
```

Kết quả:

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
idsn      i_ds_current      temper      alter#
-4.018e-04  -1.213e-04      25.0000      1
```


$$\rightarrow I_{DS_max} = -401.8 \mu A$$

$$\text{Kết luận: Độ linh động} = \frac{I_{DS_PMOS}}{I_{DS_NMOS}} = \frac{\frac{W_P}{L_P}}{\frac{W_N}{L_N}} = \frac{769.8\mu}{401.8\mu} = 1.915$$

$$\Rightarrow \frac{W_P}{L_P} = 1.915 \frac{W_N}{L_N}$$

Vậy $W_P = 1.915\mu\text{m}$ / $L_P = 0.1\mu\text{m}$ và $W_N = 1\mu\text{m}$ / $L_N = 0.1\mu\text{m}$

6.2. Đo tổng trở và tụ của mạch 1 inv



Netlist:

```
r2 3:ln n 15 ln n 15 r=1.582
r1 2:ln n 15 3:ln n 15 r=0.1988
mn0 nm0|drn mm0|gate vdd! mm0|bulk P w=1u l=0.1u nf=1 m=1 ad=0.239p as=0.239p
+ pd=2.61u ps=2.61u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
mn1 nm1|drn nm1|gate gnd! nm1|bulk N w=1.915u l=0.1u nf=1 m=1 ad=0.22p as=0.22p pd=2.44u
+ ps=2.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends bai2_checkrc_1

*****
* Library      : BaiTap29_4
* Cell         : Bai2_checkRC
* View        : schematic
* View Search List : hspice schematic symbol
* View Stop List  : symbol
*****

x0 in out bai2_checkrc_1
x1 in out bai2_checkrc_1

Vdd vdd! 0 1.2V
Vss gnd! 0 0V

.dc Vin 0.6 0.6 1

Vin in 0 DC=0.6V
Vout out 0 DC=0.6V
.op

.param R_sp_val = 9.68
.param R_sn_val = 10.5

.measure dc gds_p_val find lx8(x0.mm0) at=0.6
.measure dc gds_n_val find lx8(x0.mn1) at=0.6
.measure dc R_dp_val param='1/max(1e-12, gds_p_val)'
.measure dc R_dn_val param='1/max(1e-12, gds_n_val)'

.measure dc R_p param='R_sp_val + R_dp_val'
.measure dc R_n param='R_sn_val + R_dn_val'

.option post captab =1
.option opfile=1 split_dp=1
.option probe=1

.end
```

Cách đo:

Khi đo R_n và R_p tại thời điểm $t = 0.15\text{ns}$ (ngay khi cạnh lên của xung bắt đầu), các transistor hoạt động ở **vùng Bảo hòa (Saturation Region)**.

6.2.1. Đo độ dẫn thông qua hàm trích xuất thông số (lx8):

- gds_p_val : Đo độ dẫn kênh dẫn (g_{ds}) của transistor PMOS (mm0) thuộc khối x0.
- gds_n_val : Đo độ dẫn kênh dẫn (g_{ds}) của transistor NMOS (mm1) thuộc khối x0.
- **Cú pháp:** `.measure dc gds_val find lx8(linh_kien) at=0.6`
- **Giải thích:** Hàm `lx8` trong HSPICE dùng để lấy giá trị độ dẫn kênh (Drain-to-source conductance). Phép đo được thực hiện tại điện áp 0.6V.

6.2.2. Tính toán điện trở kênh dẫn (R_{ds}):

- R_{dp_val} : Điện trở kênh của PMOS.
- R_{dn_val} : Điện trở kênh của NMOS.
- **Công thức:** $R = 1 / g_{ds}$
- **Cú pháp:** `param='1/max(1e-12, gds_val)'`
 - Giải thích: Việc sử dụng hàm `max(1e-12, ...)` nhằm mục đích tránh lỗi chia cho số 0 trong trường hợp transistor bị tắt (độ dẫn bằng 0), giúp trình mô phỏng không bị treo.

6.2.3. Tính toán tổng điện trở nhánh (R_{total}):

- R_p : Tổng điện trở nhánh P, bao gồm điện trở kênh dẫn và điện trở ký sinh thiết lập sẵn ($R_{sp_val} = 9.68$).
- R_n : Tổng điện trở nhánh N, bao gồm điện trở kênh dẫn và điện trở ký sinh thiết lập sẵn ($R_{sn_val} = 10.5$).
- **Cú pháp:** `param='R_parasitic + R_channel'`

Kết quả:

```
SDATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
gds_p_val      gds_n_val      r_dp_val      r_dn_val
r_p            r_n            temper        alter#
5.030e-05      1.543e-04      1.988e+04      6.483e+03
1.989e+04      6.493e+03      25.0000       1
```

→ $R_p = 19890 \Omega$, $R_N = 6493 \Omega$

Báo cáo đồ án môn Thiết kế Vi mạch số

subckt	x0	subckt	x0
element	x0.mm4	element	x0.mm5
model	p	model	n
region	Saturation	region	Saturation
id	-81.4116u	id	315.9435u
ibs	-315.5825f	ibs	318.0693f
ibd	315.5472f	ibd	-317.8875f
vgs	-688.8088m	vgs	599.9998m
vds	-599.6288m	vds	599.8210m
vbs	-283.1616m	vbs	277.2935m
vth	-79.7351m	vth	195.8308m
vdsat	-287.7546m	vdsat	228.9378m
vod	-520.2649m	vod	484.1691m
beta	1.0395m	beta	11.1635m
gam eff	161.2169m	gam eff	567.6739m
gm	329.6372u	gm	1.2439m
gds	50.3087u	gds	155.6220u
gmb	36.8011u	gmb	0.
cdtot	953.3731a	cdtot	1.6686f
cgat	1.2045f	cgat	2.2998f
cstot	1.5984f	cstot	2.9688f
cbtot	1.4239f	cbtot	2.6268f
cgs	894.4437a	cgs	1.6889f
cgd	358.0899a	cgd	537.0794a

Kết luận:

$$C_{GP} = 1.2045\text{fF}$$

$$C_{DP} = 0.953731\text{fF}$$

$$C_{GN} = 2.2998\text{fF}$$


$$C_{DN} = 1.6686\text{fF}$$

$$R_P = 19890 \Omega$$

$$R_N = 6493 \Omega$$

6.3. Đo tổng trở, tụ và rise/fall time của mạch 2 inv nối tiếp

Mô phỏng:



Netlist:

```
x1 in out bai3 2inv_noitiep_1
Vdd vdd1 0 1.2V
Vss gnd1 0 0V
* --- NGUỒN VÀ LỆNH MÔ PHỎNG ---
Vin in 0 PULSE(0 1.2 100p 50p 50p 400p 1n)
.tran 1p 3n
* --- 1. THIẾT LẬP THAM SỐ ---
.param R_sp_val = 9.68
.param R_sn_val = 10.5
.param L_gate = 0.1u
.param W_p_act = 1.0u
.param W_n_act = 1.915u
* Thông số công nghệ (Thay bằng số thực tế trong file PDK của bạn nếu có)
.param C_oxn = 0.0148f
.param C_oxp = 0.0138f
.param C_jn = 1.0f
.param C_jp = 1.1f
.param C_jsw_n = 0.2f
.param C_jsw_p = 0.25f
* --- 2. ĐO ĐIỆN TRỞ R_P, R_N ---
* Lấy giá trị tại thời điểm MOSFET đang dẫn bão hòa (khoảng 0.15ns khi cạnh lên bắt đầu)
.measure tran gds_p find lx8(x1.am17) at=0.15n
.measure tran gds_n find lx8(x1.am19) at=0.15n
.measure tran R_dp_int param='1/max(1e-12, gds_p)'
.measure tran R_dn_int param='1/max(1e-12, gds_n)'
.measure tran R_P param='R_sp_val + R_dp_int'
.measure tran R_N param='R_sn_val + R_dn_int'
* --- 3. ĐO TỤ ĐIỆN ---
.measure tran C_GP param='W_p_act * L_gate * C_oxp'
.measure tran C_GN param='W_n_act * L_gate * C_oxn'
.measure tran C_DP param='(C_jp * 0.22p) + (C_jswp * 2.44u)'
.measure tran C_DN param='(C_jn * 0.421p) + (C_jswn * 4.27u)'
* --- 4. ĐO DELAY TOÀN MẠCH ---
* Do mạch có 2 Inverter nên ngõ ra cùng pha với ngõ vào
.measure tran delay_Rise TRIG v(in) VAL=0.6 RISE=1 TARG v(out) VAL=0.6 RISE=1
.measure tran delay_Fall TRIG v(in) VAL=0.6 FALL=1 TARG v(out) VAL=0.6 FALL=1
.measure tran Delay_Total param='(delay_Rise + delay_Fall) / 2'
.option opfile=i split_dp=1 post probe
.end
```

6.3.1. Đo điện trở động (R_P , R_N):

Khi đo R_n và R_p tại thời điểm $t = 0.15\text{ns}$ (ngay khi cạnh lên của xung bắt đầu), các transistor hoạt động ở **vùng Bão hòa (Saturation Region)**.

- **Mục đích:** Xác định điện trở của PMOS và NMOS khi chúng đang ở trạng thái dẫn bão hòa (tại thời điểm 0.15ns).
- **Cách đo:** Sử dụng hàm `lx8` để trích xuất độ dẫn g_{ds} từ linh kiện thực tế trong mô phỏng `.tran`.
 - Tính điện trở kênh dẫn nội tại: $R_{int} = 1 / g_{ds}$.
 - Tổng điện trở (R_P , R_N) được tính bằng cách cộng điện trở kênh dẫn với các tham số điện trở ký sinh thiết lập sẵn (R_{sp_val} , R_{sn_val}).

6.3.2. Đo các thành phần tụ điện (Capacitance):

- **Tụ cực cổng (C_{GP} , C_{GN}):** Được tính dựa trên diện tích kênh dẫn (W nhân L) nhân với điện dung đơn vị C_{ox} .
- **Tụ cực máng (C_{DP} , C_{DN}):** Được tính dựa trên tổng của tụ tiếp giáp đáy (C_j nhân Area) và tụ tiếp giáp thành bên (C_{jsw} nhân Perimeter). Các con số như 0.22p hay 2.44u chính là diện tích và chu vi trích xuất từ layout.

6.3.3. Đo độ trễ toàn mạch (Delay)(10% - 90%):

- **delay_Rise:** Đo thời gian từ khi tín hiệu vào (in) đạt 0.6V (đang lên) đến khi tín hiệu ra (out) đạt 0.6V (đang lên).
- **delay_Fall:** Đo thời gian từ khi tín hiệu vào đạt 0.6V (đang xuống) đến khi tín hiệu ra đạt 0.6V (đang xuống).

Kết quả:

Báo cáo đồ án môn Thiết kế Vi mạch số

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
gds_p      gds_n      r_dp_int      r_dn_int
r_p        r_n        c_gp        c_gn
c_dp        c_dn      delay_rise      delay_fall
delay_total      temper      alter#
3.400e-04      1.953e-06      2.941e+03      5.121e+05
2.951e+03      5.122e+05      1.380e-15      2.834e-15
6.100e-22      8.540e-22      2.160e-11      3.019e-11
2.590e-11      25.0000      1
```

Kết luận:

$$C_{GP} = 1.38\text{fF}$$

$$C_{DP} = 6.1 \times 10^{-22} \text{ F}$$

$$C_{GN} = 2.834\text{fF}$$

$$C_{DN} = 8.54 \times 10^{-22} \text{ F}$$

$$R_P = 2951 \Omega$$

$$R_N = 512200 \Omega$$

$$\text{Delay}_{\text{rise}} = 21.6\text{ps}$$

$$\text{Delay}_{\text{fall}} = 30.29\text{ps}$$

Nhận xét:

- **Kết quả về Điện trở (Resistance)**

- **Điện trở ký sinh ($R_{\text{parasitic}}$):** Các giá trị r_p (9.68 Ohm) và r_n (10.5 Ohm) được trích xuất từ layout cho thấy thành phần ký sinh của dây dẫn và tiếp xúc ổn định.
- **Điện trở nội tại (R_{internal}):** Kết quả r_{dp_int} và r_{dn_int} có giá trị rất lớn (hàng kOhm) phản ánh thực tế trở kháng của kênh dẫn MOSFET khi đang hoạt động.


- **Kết quả về Tự điện (Capacitance)**

- **Tự điện cực cửa (Gate Capacitance):** Các giá trị c_{gp} và c_{gn} trong kết quả cuối cùng đạt khoảng $1.38 \times 10^{-15} \text{ F}$ và $2.83 \times 10^{-15} \text{ F}$.
- **Tự điện khuếch tán (Diffusion Capacitance):** Các giá trị c_{dp} và c_{dn} đạt khoảng $6.1 \times 10^{-22} \text{ F}$ và $8.54 \times 10^{-22} \text{ F}$, đóng vai trò là tải ký sinh tại các nút chuyển mạch.

- **Kết quả về Thời gian trễ (Delay)**

- **Thời gian trễ cạnh lên ($\text{delay}_{\text{rise}}$):** Đạt khoảng 21.6 ps.
- **Thời gian trễ cạnh xuống ($\text{delay}_{\text{fall}}$):** Đạt khoảng 30.19 ps.
- **Thời gian trễ trung bình ($\text{delay}_{\text{total}}$):** Đạt khoảng 25.9 ps.
- **Đánh giá:** Thời gian trễ cạnh xuống (fall) lớn hơn cạnh lên (rise), điều này cho thấy khả năng kéo dòng xuống đất của NMOS đang chậm hơn khả năng sạc dòng từ nguồn của PMOS trong cấu hình mạch này.

Waveview:




Nhận xét:

- **Rise Delay (Trễ cạnh lên):** Đo từ điểm 50% (0.6V) của cạnh lên Vin đến điểm 50% (0.6V) của cạnh lên Vout. Kết quả trên hình là khoảng 21.5ps đến 21.7ps.
- **Fall Delay (Trễ cạnh xuống):** Đo từ điểm 50% (0.6V) của cạnh xuống Vin đến điểm 50% (0.6V) của cạnh xuống Vout. Kết quả trên hình là khoảng 30ps đến 30.3ps.
- **Ý nghĩa:** Trễ cạnh xuống lớn hơn trễ cạnh lên cho thấy tốc độ xả điện tích của NMOS trong mạch đang chậm hơn tốc độ sạc của PMOS.

Bài tập 7. Thiết kế mạch tạo xung Ring Oscillator 10Ghz


7.1. Đo delay inverter

7.1.1. Thiết kế schematic mạch 3 inverter



- **Tỷ lệ kích thước:** Thiết kế sử dụng $W_p = 2.5\mu m$ và $W_n = 1.3\mu m$ ($W_p \approx 2W_n$)
- **Lý do (Độ linh động):** Độ linh động của Electron (trong NMOS) cao gấp khoảng 2-3 lần Lỗ trống (trong PMOS). Việc thiết kế W_p lớn gấp đôi giúp bù đắp sự chênh lệch này.
- **Mục tiêu:**
 - Cân bằng dòng điện: Giúp dòng nạp và dòng xả qua hai đèn bằng nhau.
 - Đối xứng tín hiệu: Đảm bảo thời gian lên (Rise time) và thời gian xuống (Fall time) xấp xỉ nhau, giúp xung ngõ ra vuông vắn.
 - Tối ưu lè nhiễu: Đưa điểm điện áp chuyển mạch về gần vị trí $V_{DD}/2$, giúp mạch hoạt động ổn định và chống nhiễu tốt hơn.

7.1.2. Thiết kế layout và ExtractRC của mạch 3 inverter



7.1.3. Đo delay cho Inv ở giữa

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
tphl          tplh          tpd          temper
alter#
1.209e-11      1.223e-11      1.216e-11      25.0000
1
```

→ $t_d = 0.01216\text{ns}$

Phân tích số liệu:

- Trễ chuyển mức từ Cao xuống Thấp (t_{phl}): 12.09 ps (Thời gian NMOS dẫn để xả tụ ngõ ra).
- Trễ chuyển mức từ Thấp lên Cao (t_{plh}): 12.23 ps (Thời gian PMOS dẫn để nạp tụ ngõ ra).
- Trễ trung bình (t_{pd}): 12.16 ps.
- Độ lệch trễ (Skew): 0.14 ps (Độ chênh lệch giữa t_{plh} và t_{phl}).

Nhận xét về tính đối xứng và tỉ lệ W/L:

- Sự cân bằng: Hai giá trị t_{phl} và t_{plh} cực kỳ sát nhau (chênh lệch chỉ khoảng 1.15%). Điều này cho thấy việc chọn kích thước hình học $W_p = 2.5\mu\text{m}$ và $W_n = 1.3\mu\text{m}$ (đạt tỉ lệ $W_p/W_n \approx 1.92$) trên sơ đồ nguyên lý là vô cùng hợp lý. Thiết kế này đã bù trừ gần như hoàn hảo sự chênh lệch về độ linh động hạt tải giữa electron trong NMOS và lỗ trống trong PMOS.
- Phân tích chi tiết: Ta thấy t_{plh} (12.23 ps) chỉ lớn hơn t_{phl} (12.09 ps) một khoảng cực kỳ nhỏ (0.14 ps). Điều này chứng tỏ ở công nghệ vi mạch $L = 0.1\mu\text{m}$, tỉ lệ thiết kế xấp xỉ 1.92:1 đã giúp mạch đạt được trạng thái đối xứng (Symmetric Inverter) gần như lý tưởng mà không cần phải kéo rộng PMOS lên mức 2:1 hay 2.2:1 như lý thuyết cũ.

Nhận xét về tốc độ và công nghệ:

- Tốc độ đáp ứng: Với tổng thời gian trễ trung bình của chuỗi chỉ khoảng 12.16 ps, đây là một cấu trúc Inverter có tốc độ phản hồi siêu cao. Kết quả này phản ánh chính xác ưu thế vượt trội về mặt tốc độ của công nghệ vi mạch hiện đại có chiều dài kênh ngắn ($L = 0.1\mu\text{m}$).

- Khả năng hoạt động: Thời gian phản hồi ở mức picosecond cho phép mạch logic này vận hành hoàn toàn ổn định ở các dải tần số cao lên tới hàng chục GHz, đáp ứng tốt yêu cầu khắt khe của các khối xử lý tín hiệu tốc độ cao.

Kết luận:

Kết quả mô phỏng cho thấy mạch chuỗi Inverter 3 tầng có đặc tính thời gian xuất sắc. Việc thiết lập cấu hình kích thước $W_p = 2.5\mu m$ và $W_n = 1.3\mu m$ đã tối ưu hóa thành công điểm chuyển mạch và cân bằng thời gian trễ giữa hai trạng thái đóng/ngắt. Độ lệch trễ (Skew) giảm xuống chỉ còn 0.14 ps là mức lý tưởng, đảm bảo tín hiệu khi truyền qua nhiều tầng logic liên tiếp không bị méo chu kỳ nhiệm vụ (duty cycle distortion) và duy trì được độ đối xứng dạng sóng ngõ ra một cách trọn vẹn.

7.2. Thiết kế Ring Oscillator với tần số 10Ghz

Lý thuyết:


Ta có tần số cần thiết kế: $f = 10GHz$

Suy ra: $T = \frac{1}{f} = \frac{1}{10 \times 10^9} = 0.1 \text{ ns}$

Để tính được số inverter cần thiết cho mạch: $n = \frac{T}{t_d} = \frac{\frac{0.1}{2} \times 10^{-9}}{0.01216 \times 10^{-9}} \approx 4.111$

→ Chọn $n = 5$


7.2.1. Thiết kế schematic cho Ring Oscillator 5 inv:



Hình 103. Schematic Ring Oscillator 5 tầng


7.2.2. Thiết kế Layout cho Ring Oscillator 5 inv:

Layout:



Hình 104. Layout Ring Oscillator 5 tầng

StarRC:



Hình 105. StarRC Ring Oscillator 5 tầng

7.2.3. Đo tần số của Ring Oscillator 5 inv

```
* pd=5.44u ps=5.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm10 nm10|drn nm10|gate nm10|src nm10|bulk P w=2.5u l=0.1u nf=1 m=1 ad=0.55p as=0.55p
* pd=5.44u ps=5.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm9 nm9|drn nm9|gate nm9|src nm9|bulk N w=1.3u l=0.1u nf=1 m=1 ad=0.286p as=0.286p
* pd=3.04u ps=3.04u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm7 nm7|drn nm7|gate nm7|src nm7|bulk N w=1.3u l=0.1u nf=1 m=1 ad=0.286p as=0.286p
* pd=3.04u ps=3.04u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm5 nm5|drn nm5|gate nm5|src nm5|bulk N w=1.3u l=0.1u nf=1 m=1 ad=0.286p as=0.286p
* pd=3.04u ps=3.04u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm13 nm13|drn nm13|gate nm13|src nm13|bulk N w=1.3u l=0.1u nf=1 m=1 ad=0.286p
* as=0.286p pd=3.04u ps=3.04u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm11 nm11|drn nm11|gate nm11|src nm11|bulk N w=1.3u l=0.1u nf=1 m=1 ad=0.286p
* as=0.286p pd=3.04u ps=3.04u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends oscillator_ring_10ghz_1

*****
* Library      : BaiTap5_5
* Cell         : oscillator_ring_10ghz
* View         : schematic
* View Search List : hspice schematic symbol
* View Stop List  : symbol
*****
X1 v_out oscillator_ring_10ghz_1

Vvdd vdd! 0 1.2V
Vgnd gnd! 0 0V

.ic v(v_out)=0V

.tran lps 5ns

.MEASURE TRAN t_period
* TRIG V(v_out) VAL=0.6V RISE=10
* TARG V(v_out) VAL=0.6V RISE=11
|
.MEASURE TRAN f_osc PARAM='1/t_period'

.option post=1
.option opfile=1 split_dp=1
.option probe=1

.end
```

Hình 106.

Hspice đo chu kỳ, tần số của Ring Oscillator 5 tầng

Đo Chu kỳ (t_{period}):

Mạch sử dụng lệnh đo khoảng thời gian giữa hai thời điểm cụ thể trên dạng sóng ngõ ra:

- **Điểm bắt đầu (TRIG):** Xác định khi điện áp tại nút net9 đang trong trạng thái tăng lên (RISE) và chạm mức 0.6V lần thứ 10.
- **Điểm kết thúc (TARG):** Xác định khi điện áp tại nút net9 tiếp tục tăng lên ở chu kỳ kế tiếp (lần thứ 11) và chạm mức 0.6V.
- **Lý do chọn lần thứ 10:** Việc bắt đầu đo từ lần thứ 10 giúp bỏ qua giai đoạn nhiễu quá độ lúc mạch mới khởi động. Điều này đảm bảo phép đo được thực hiện khi mạch dao động đã đi vào trạng thái ổn định hoàn toàn. Khoảng cách giữa hai lần dốc lên liên tiếp này chính là chu kỳ (T) của tín hiệu.

Tính Tần số (f_{osc}):

Sau khi đã xác định được giá trị chu kỳ (t_{period}), phần mềm sẽ tự động tính toán tần số theo công thức:

- $f = 1 / T \rightarrow$ Kết quả thu được chính là tần số dao động thực tế của mạch (mục tiêu thiết kế là 10GHz).

Nguyên nhân chọn mức đo là 0.6V:

- **Điểm chuyển mạch lý tưởng:** Với nguồn cấp VDD = 1.2V, mức 0.6V chính là điểm trung vị (VDD/2).
- **Độ chính xác cao:** Đo tại điểm này giúp xác định thời gian chính xác nhất, vì đây là vùng tín hiệu biến thiên nhanh nhất, tránh được các sai số do hiện tượng bo tròn hoặc nhiễu ở đỉnh (mức cao) và đáy (mức thấp) của xung tín hiệu.

Kết quả sau khi đo đạc:

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
t_period      f_osc      temper      alter#
1.032e-10      9.685e+09      25.0000      1
```

Hình 107. Kết quả đo chu kỳ và tần số của Ring Oscillator 5 tầng

Nhận xét:

- Kết quả đo được mạch đạt tần số dao động thực tế 9.68Ghz, tương ứng với chu kỳ $T = 103\text{ps}$.
- **Ảnh hưởng của ký sinh (Post-layout):** Do netlist được trích xuất sau layout (StarRC), tần số dao động thực tế có xu hướng thấp hơn so với lý thuyết trên sơ đồ nguyên lý (Schematic). Nguyên nhân là do các tụ điện và điện trở ký sinh ($R_{\text{parasitic}}$, $C_{\text{parasitic}}$) sinh ra từ đường dây định tuyến làm tăng hằng số thời gian trễ tại các nút trung gian, từ đó kéo dài chu kỳ dao động của toàn mạch.

Kết luận: Mạch Ring Oscillator 5 tầng hoạt động chính xác theo nguyên lý và đạt tần số dao động ổn định ở mức 9.68Ghz, đáp ứng tốt yêu cầu thông số của bài thiết kế.

Bài tập 8. Thiết kế Decoder 2-4.

8.1. Cơ sở lý thuyết và ước lượng giá trị delay

8.1.1. Giải thích chọn Width của NMOS = 1.3 và PMOS = 2.5

- Nguyên nhân vật lý: Độ linh động của hạt tải điện (μ)
 - Bản chất dòng điện chạy trong **NMOS** là dòng chuyển động của các **electron**.
 - Bản chất dòng điện chạy trong **PMOS** là dòng chuyển động của các **lỗ trống (holes)**.
 - Trong tinh thể Silicon, electron di chuyển dễ dàng và nhanh hơn lỗ trống rất nhiều. Độ linh động của electron (μ_n) thường lớn gấp **2 đến 2.5 lần** so với độ linh động của lỗ trống (μ_p).

$$\mu_n \approx (2 \rightarrow 2.5) \times \mu_p$$

- Giải pháp: Bù đắp bằng kích thước bề rộng (W)
 - Để dòng nạp của PMOS mạnh ngang bằng với dòng xả của NMOS (giúp $t_{rise} \approx t_{fall}$), ta bắt buộc phải mở rộng bề rộng kênh dẫn W_p của PMOS lớn hơn W_n của NMOS theo tỷ lệ nghịch với độ linh động:

$$\frac{W_p}{W_n} = \frac{2.5}{1.3} \approx 1.92$$

8.1.2. Phân tích nguyên lý và Bảng chân trị

- Mạch có 2 ngõ vào A_1 (trọng số cao) và A_0 (trọng số thấp).
- Các cổng NOT đầu vào tạo ra tín hiệu đảo A_1' và A_0' .
- Sau đó, các tín hiệu này được đưa vào các cổng NAND 2 ngõ vào. Mỗi cổng NAND lại được nối tiếp với một cổng NOT ở ngõ ra, biến tổ hợp NAND + NOT thành một **cổng AND**.
- Dựa vào sơ đồ dây nối, ta có phương trình logic cho các ngõ ra như sau:
 - **D0** = $A_1' A_0'$
 - **D1** = $A_1' A_0$
 - **D2** = $A_1 A_0'$
 - **D3** = $A_1 A_0$

8.1.3. Bảng chân trị (Truth Table):

A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

8.1.4. Bảng ước lượng Logic Effort

Design	N	G	P	B	H	F	D
INV-NAND2-INV	3	4/3	4	2	1	8/3	≈ 8.17

8.1.5. Phân tích từng tham số


- N (Number of Stage): $N = 3$
- G (Path Logical Effort): $G = 1 \times 4/3 \times 1 = 4/3$
- P (Path Parasitic Delay): $P = 1 + 2 + 1 = 4$
- B (Branching Effort): $B = 2$
- H (Electrical Effort): $H = 1$
- F (Path Effort): $F = GBH = 4/3 \times 2 \times 1 = 8/3$
- D (Total Delay): $D = NF^{1/N} + P = 3 \times \left(\frac{8}{3}\right)^{\frac{1}{3}} + 4 \approx 8.17$

Giải thích chi tiết

- N (Number of Stages) = 3
 - **Ý nghĩa:** Số tầng logic trên đường truyền tín hiệu được xét.
 - **Giải thích:** Đường truyền từ ngõ vào đến ngõ ra đi qua đúng 3 cổng logic nối tiếp nối tiếp nhau bao gồm: Inverter $\rightarrow$ NAND 2 $\rightarrow$ Inverter.
- G (Path Logical Effort) = 4/3
 - **Ý nghĩa:** Nỗ lực logic tổng cộng của toàn bộ đường truyền, đặc trưng cho khả năng vận hành dòng điện của cấu trúc cổng so với cổng đảo chuẩn.
 - **Công thức:** $G = g_{INV1} \times g_{NAND2} \times g_{INV2}$
 - **Giải thích:** Trong công nghệ CMOS chuẩn:
 - Nỗ lực logic của cổng đảo (Inverter): $g_{INV} = 1$
 - Nỗ lực logic của cổng NAND 2 ngõ vào: $g_{NAND2} = 4/3$
 - Do đó: $G = 1 \times 4/3 \times 1 = 4/3$


- **P (Path Parasitic Delay) = 4**
 - **Ý nghĩa:** Trễ ký sinh tổng cộng của đường truyền, sinh ra do điện dung ký sinh tại các cực máng (drain) của Transistor.
 - **Công thức:** $P = p_{INV1} + p_{NAND2} + p_{INV2}$
 - **Giải thích:** Theo mô hình tính toán chuẩn hóa:
 - Trễ ký sinh của cổng đảo: $p_{INV} = 1$
 - Trễ ký sinh của cổng NAND2: $p_{NAND2} = 2$
 - Do đó: $P = 1 + 2 + 1 = 4$
- **B (Branching Effort) = 2**
 - **Ý nghĩa:** Hệ số phân nhánh đường truyền, thể hiện sự chia sẻ dòng điện khi một nút mạch phải lái nhiều công ở tầng kế tiếp.
 - **Giải thích:** Nhìn vào sơ đồ nguyên lý, ngõ ra của các cổng đảo nối vào (như I0, I1) không chỉ cấp tín hiệu cho một cổng duy nhất mà được rẽ nhánh để điều khiển **2 cổng NAND2** song song (ví dụ: ngõ ra của I0 cấp vào I2 và I3). Vì dòng điện bị chia đôi tại nút này, hệ số phân nhánh tại đây là $b = 2$. Các nút còn lại không phân nhánh ($b=1$).
 - Do đó, hệ số phân nhánh tổng của đường truyền là $B = 2 \times 1 \times 1 = 2$.
- **H (Electrical Effort) = 1**
 - **Ý nghĩa:** Nỗ lực điện (hệ số tải), là tỷ số giữa điện dung tải ở ngõ ra cuối cùng (C_{out}) và điện dung ngõ vào (C_{in}).
 - **Giải thích:** Trong bài toán ước lượng này, giả thiết tải ngõ ra được chuẩn hóa bằng với điện dung ngõ vào ($C_{out} = C_{in}$), do đó $H = 1$.
- **F (Path Effort) = 8/3**
 - **Ý nghĩa:** Nỗ lực tổng cộng mà đường truyền phải đáp ứng để chuyển trạng thái.
 - **Công thức:** $F = GBH$
 - **Giải thích:** Thay các giá trị đã tìm được vào: $F = 4/3 \times 2 \times 1 = 8/3$
- **D (Total Delay) ≈ 8.17**
 - **Ý nghĩa:** Tổng trễ tối ưu nhỏ nhất của mạch giải mã.
 - **Công thức:** Trễ tổng cộng trên đường truyền N tầng đạt cực tiểu khi nỗ lực được phân bổ đều cho mỗi tầng ($f = F^{(1/N)}$):

8.2. Thiết kế schematic mạch Decoder



Hình 108. Schematic Decoder 2 to 4



8.3. Thiết kế Layout:




Hình 109. Layout decoder 2 to 4

Diện tích thiết kế $11.4 \times 7.96 = 90.744 \mu\text{m}^2$

8.4. Check LVS và DRC:

	
Hình 110. Pass LVS	Hình 111. Clean DRC

8.5. StarRC:



Hình 112. StarRC Decoder 2 to 4


8.6. Mô phỏng post – layout:

8.6.1. HSPICE:

```
* Library : Decoder2to4
* Cell : Decoder2to4_th
* View : schematic
* View Search List : hspice hspice0 schematic spice verilog
* View Stop List : hspice hspice0
*****
ki0 net13 net15 d0 d1 d2 d3 decoder2to4
vs vdd: gnd: dc=1.2
v9 net15 gnd: dc=0 pulse ( 0 1.2 0 0.1n 0.1n 4n 8n )
v8 net13 gnd: dc=0 pulse ( 0 1.2 0 0.1n 0.1n 2n 4n )
*****
* LỆNH 00 LƯU LƯỢNG (MEASUREMENTS)
*****
** A. Công suất tổng **
.measure tran avg_total_power avg p(v5) from=0 to=100n
** B. Công suất Dòng rò (Static Power) **
* Chọn khoảng thời gian tín hiệu vào (A0, A1) không chuyển mạch và đã ổn định
* Ở đây chọn từ 3.5ns đến 3.9ns (trước khi xung V8 nhảy ở 4ns)
.measure tran static_leakage_power avg p(v5) from=3.5n to=3.9n
** C. Công suất Động & Ngắn mạch (Dynamic & Short-Circuit) **
* Công suất đỉnh (Peak power) thường đại diện cho mức tiêu thụ khi có dòng ngắn mạch lớn nhất
.measure tran peak_power max p(v5)
** D. Ước tính công suất chuyển mạch (Switching Power) **
* Bạn có thể lấy (Tổng công suất - Công suất rò) để ra công suất động xấp xỉ
.measure tran approx_dynamic_power param=abs(avg_total_power) - abs(static_leakage_power)
** 2. Đo Thời gian lên và Thời gian xuống (Rise/Fall Time) **
* Đo tại đầu ra D3 (khi cả A0 và A1 đều lên 1)
* Rise time: từ 10% (0.12V) đến 90% (1.08V) ở cạnh lên đầu tiên
.measure tran trise d3 trig v(d3) val=0.12 rise=1 targ v(d3) val=1.08 rise=1
* Fall time: từ 90% (1.08V) đến 10% (0.12V) ở cạnh xuống đầu tiên
.measure tran tfall d3 trig v(d3) val=1.08 fall=1 targ v(d3) val=0.12 fall=1
** 3. Đo Thời gian trễ (Propagation Delay) **
* Tính tại điểm 50% (0.6V) của tín hiệu
* Ví dụ 1: Trễ từ A0 (net13) lên đến D1 (d1) lên
.measure tran delay_a0_to_d1 trig v(net13) val=0.6 rise=1 targ v(d1) val=0.6 rise=1
* Ví dụ 2: Trễ từ A1 (net15) lên đến D3 (d3) lên
.measure tran delay_a1_to_d3 trig v(net15) val=0.6 rise=1 targ v(d3) val=0.6 rise=1
.tran ips 100m start=0
.option opfile=1 split dp=1
.option probe=1
.probe tran v(*) level=1
.end
```

Hình 113. Hspice đo delay decoder 2 to 4

8.6.2. Phân tích Waveform:



Hình 114. Waveview decoder 2 to 4

Phân Tích Tín Hiệu Logic (Inputs & Outputs)

Mạch có 2 ngõ vào điều khiển (A1, A0) tương ứng với các tín hiệu net15, net13 và 4 ngõ ra dữ liệu tương ứng với d3, d2, d1, d0.

- Các tín hiệu ngõ vào (Inputs):
 - **net15 (A1):** Đây là bit có trọng số cao (MSB). Nó là một xung vuông với chu kỳ lớn.
 - **net13 (A0):** Đây là bit có trọng số thấp (LSB). Nó là một xung vuông có chu kỳ bằng một nửa chu kỳ của net15 (tần số gấp đôi).

→ Việc kết hợp hai tín hiệu net15 (A1) và net13 (A0) tạo ra 4 trạng thái logic tuần tự lặp đi lặp lại: 00, 01, 10, 11.

- Các tín hiệu ngõ ra (Outputs):
 - **d0 (Màu cam):** Được kích hoạt (lên mức cao) khi $A_1A_0 = 00$ (net15 = 0, net13 = 0).
 - **d1 (Màu đỏ):** Được kích hoạt khi $A_1A_0 = 01$ (net15 = 0, net13 = 1).
 - **d2 (Màu trắng):** Được kích hoạt khi $A_1A_0 = 10$ (net15 = 1, net13 = 0).
 - **d3 (Màu vàng):** Được kích hoạt khi $A_1A_0 = 11$ (net15 = 1, net13 = 1).

Nhận xét: Nhìn trên trục thời gian, có thể thấy các xung d0, d1, d2, d3 lần lượt nổi lên theo đúng thứ tự (cam → đỏ → trắng → vàng) và không bao giờ chồng chéo lên nhau. Điều này khẳng định chức năng giải mã 2 sang 4 hoạt động chính xác.

8.6.3. Phân tích các kết quả đo:

```
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
delay_a0_rise_d0_fall delay_a0_rise_d1_rise delay_a0_fall_d0_rise
delay_a0_fall_d1_fall delay_a1_rise_d1_fall delay_a1_rise_d3_rise
temper alter#
8.987e-11 8.282e-11 1.008e-10 8.073e-11
8.875e-11 8.316e-11 25.0000 1
```

Hình 115. Kết quả các giá trị sau khi đo

Nhận xét và đánh giá kết quả mô phỏng:

- Dựa trên kết quả mô phỏng bằng công cụ HSPICE, độ trễ (delay) thực tế của chuỗi mạch INV-NAND2-INV dao động trong khoảng từ **80.73ps** đến **100.80ps**, với giá trị trễ trung bình đạt khoảng **87.85ps**.
- Khi tiến hành đối chiếu với tổng độ trễ chuẩn hóa thu được từ phương pháp toán học Logic Effort ($D \approx 8.17$), hằng số thời gian đơn vị trích xuất ngược lý thuyết đạt $\tau \approx 10.75 \text{ ps}$. Giá trị τ này hoàn toàn tương thích và nằm trong phạm vi đặc tính vật lý thực tế của các thư viện công nghệ CMOS hiện nay.
- Sự chênh lệch nhỏ về thời gian đáp ứng giữa các đường trễ (Rise/Fall) và giữa các chân ngõ vào (a_0, a_1) phản ánh chính xác các yếu tố phi lý tưởng trong cấu trúc phần cứng bao gồm:
 - Tính bất đối xứng của dòng nạp/xả giữa các transistor PMOS và NMOS trong quá trình chuyển mạch.
 - Ảnh hưởng của điện dung ký sinh tại các nút nội bộ (internal nodes) nằm giữa chồng transistor của cổng NAND2.

Kết luận: Kết quả mô phỏng thực nghiệm bằng HSPICE đạt độ tương thích cao, hoàn toàn đồng nhất và hợp lý với các dự đoán ước lượng thông qua lý thuyết Logic Effort.