INFORME TÉCNICO

Alumnos:

Adrian Rangel (202373631-7)

Emilio Moran (202473575-6)

1. Analisis teorico:

1.1 Tabla de verdad completa:

Se presenta la tabla de verdad de las 16 combinaciones de las 4 entradas.

A3	A2	A1	A0	a	b	c	d	e	f	g
0	0	0	0	1	1	0	1	1	0	1
0	0	0	1	0	0	1	0	0	1	0
0	0	1	0	1	0	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	0
0	1	0	0	0	1	0	0	1	1	1
0	1	0	1	1	1	0	1	0	1	1
0	1	1	0	1	1	1	1	1	0	0
0	1	1	1	1	0	0	0	1	1	0
1	0	0	0	0	1	1	0	1	1	1
1	0	0	1	1	1	1	0	1	0	1
1	0	1	0	0	0	1	1	1	1	1
1	0	1	1	1	1	0	1	1	1	1
1	1	0	0	0	1	1	1	0	1	0
1	1	0	1	1	0	1	0	1	1	1
1	1	1	0	1	1	1	1	0	1	1
1	1	1	1	1	0	0	1	1	0	1

1.2 Mapas de Karnaugh:

Se detallan los mapas de Karnaugh y la función booleana minimizada obtenida para cada salida.

- salida de a:



a = ~A3 · ~A2 · ~A0+A2 · A0+A3 · A0+A2 · A1+~A3 · A1

- Salida de b:



b = ~A1 · ~A0+~A3 · A2 · ~A1+A2 · ~A0+A3 · ~A2 · A0

- Salida de c:



c = A1 · ~A0+~A3 · ~A2 · A0+A3 · ~A1

- Salida de d:



d = ~A3 · ~A2 · ~A0+~A2 · A1+~A3 · A2 · ~A1 · A0+A1 · ~A0+A3 · A2 · ~A0+A3 · A1

- Salida de e:



e = A1 · A0+A3 · A0+~A3 · A2 · ~A0+A3 · ~A2+~A3 · ~A1 · ~A0

- Salida de f:



f = ~A3 · A0+~A2 · A1+A2 · ~A1+A3 · ~A0

- Salida de g:



g = ~A2 · ~A0+A3 · A1+~A3 · A2 · ~A1+A3 · A0

1.3 Explicación de la Arquitectura y Justificación de Diseño

Para obtener las funciones booleanas minimizadas, se utilizó el método de mapas de Karnaugh de 4 variables. Se agruparon los 1 lógicos en bloques de tamaño potencia de 2 (2, 4 y 8 celdas adyacentes), aplicando la regla de suma de productos (SOP).

Adicionalmente, se realizó una segunda fase de optimización global cruzando las funciones de todos los segmentos para identificar subexpresiones repetidas.

2. Implementación

2.1 Explicación de la Arquitectura y Justificación de Diseño

El circuito fue diseñado bajo una arquitectura de lógica compartida . En lugar de procesar cada segmento del display de forma aislada. Teniendo así funciones booleanas compartidas entre salidas, de esta forma se ahorraron 6 compuertas lógicas.

Término 1 (A3' A2' A0'): Lo usan los segmentos a y d.
Término 2 (A3 A0): Lo usan los segmentos a, e y g.
Término 3 (A3' A2 A1'): Lo usan los segmentos b y g.
Término 4 (A2' A1): Lo usan los segmentos d y f.
Término 5 (A1 A0'): Lo usan los segmentos c y d.

Por cada par de salidas que tienen una función booleana en común se ahorra una compuerta AND.

2.2 Diagrama del circuito final

En las siguientes Figuras se aprecia la implementación final realizada en Logisim Evolution.

Figura 1: Esquema principal ilustrando la conexión entre las entradas de 4 bits, el submódulo decodificador empaquetado y el display de 7 segmentos.



Figura 2: Diseño interno del sub módulo decodificador. Se aprecian las funciones booleanas compartidas y el funcionamiento de cada salida está representado por cada compuerta OR.

3. Validación

Se comprobó el comportamiento del circuito para las 16 posibles entradas. A continuación se muestran capturas de pantalla del funcionamiento correcto de las salidas 0, 8, 10 y 14 las cuales utilizan rutas de lógica compartida, permitiendo así corroborar la integridad y el correcto comportamiento del circuito en su totalidad., :



Figura 3 y 4: Captura de pantalla de salida 0.



Figura 5 y 6: Captura de pantalla de salida 8.



Figura 7 y 8: Captura de pantalla de salida 10.