Arquitectura de Computadoras

(Cód. 5561) 1° Cuatrimestre 2018

Dra. Dana K. Urribarri DCIC - UNS

Introducción a la materia

Cátedra

- Profesora: Dra. Dana K. Urribarri
- Asistente: Lic. Gabriela Diaz
- Ayudantes:
 - Santiago Barboza
 - Agustín Pacheco Di Santi
 - Martín Burón Brarda

_ ...



Cronograma tentativo

- Primer Parcial:
 - Jueves 3 de mayo
- Segundo Parcial:
 - Jueves 14 de junio
- Recuperatorio:
 - Jueves 28 de junio




Horarios

- Teoría
 - Martes y Jueves de 8:30 a 10 hs
- Práctica
 - Martes y Jueves de 10 a 12 hs
- Lugar
 - Aula 4 del complejo Palihue.

Prácticos y Transparencias

 Las transparencias y prácticos así como todo otro material del que se disponga una versión electrónica será dejado en la página web de la asignatura.



 Todo otro material adicional que se requiera será oportunamente dejado en la fotocopiadora del CeCom.



- Las transparencias son sólo una guía.
- Pueden contener errores u omisiones.
- El material de estudio son los (muchos) libros de texto sobre arquitectura de computadoras.



- Morris Mano, Kime & Martin. <u>Logic and computer</u> <u>design fundamentals</u>. Prentice Hall (2015, 5ta Ed) y capítulos suplementarios.
- M. Morris Mano & Michael D. Celetti. <u>Digital</u>
 <u>Design: With an Introduction to the Verilog HDL</u>.
 Pearson. (2015, 5ta Ed.)
- Israel Koren. <u>Computer Arithmetic Algorithms.</u> 2da Edición, A K Peters, Natick, MA, 2002. Adapted from Koren, UMass. Copyright 2008 Koren, UMass and A.K. Peters.
- Behrooz Parhami. <u>Computer Arithmetic:</u>
 <u>Algorithms and Hardware Designs</u>. Oxford
 University Press, New York, 2002.

- Jean-Loup Baer. <u>Multiprocessor Architecture. From simple pipelines to chip multiprocessor.</u>
 Cambridge University Press. 2010.
- David M. Harris & Sarah L. Harris. <u>Digital Design</u> and Computer Architecture. Elsevier. 2013, 2da Ed.
- John L. Hennessy & David A. Patterson. <u>Computer Architecture</u>. A Quantitative Approach. Elsevier Inc. 2012, 5ta Ed.
- David A. Patterson & John L. Hennessy. <u>Computer Organization and Design. The Hardware/Software Interface.</u> Elsevier Inc. 2014, 5ta Ed.

- Abraham Silberschatz & Peter Baer Galvin.
 <u>Operating System Concepts</u>. Addison Wesley
 1998. 5ta Ed. (en adelante).
- Bruce Jacob, Spencer W. Ng & David T. Wang. <u>Memory Systems. Cache, DRAM, Disk.</u> Elsevier 2008.
- William Stallings. <u>Computer Organization and</u> <u>Architecture. Designing for Performance.</u> Pearson. 2013, 9na Ed.

Suplementario

- Editor Wai-Kai Chen. <u>The VLSI Handbook.</u> CRC Press. (2da Ed. 2007)
- AMD64 Technology. <u>AMD64 Architecture</u>
 <u>Programmer's Manual Volume 2: System</u>
 <u>Programming.</u> Revision 3.23, Mayo 2013. developer.amd.com/wordpress/media/2012/10/24 593_APM_v21.pdf
- J. Hayes, <u>Computer Architecture and</u> <u>Organization</u>. McGraw-Hill 1978

Sistema de cursado

- Para cursar la materia:
 - Aprobar todos los exámenes parciales.
 - Aprobar el recuperatorio final.
- Aprobar el examen final (regular o libre).
 - El curso no se promociona.

Arquitectura vs. Microarquitectura

Arquitectura

- La arquitectura de una computadora la define el set de instrucciones (ISA)
 - Descripción funcional de las operaciones suportadas por el hw.
 - Descripción de cómo invocar las funciones
 - Descripción de la ubicación de los operandos (registros y memoria)

Ej: x86, MIPS, SPARC, PowerPC.


Arquitecturas *n*-bits

- El procesador opera con palabras (words) de nbits.
 - Usualmente: registros de n-bits

- Microprocesadores: 64-bits, 32-bits
- Sistemas embebidos: 16-bits, 8-bits


Direccionamiento de la Memoria

Direccionamiento al byte



Direccionamiento de la Memoria

Direccionamiento al word



Arquitectura MIPS

- Vamos a considerar MIPS:
 - RISC (reduced instruction set computer)
 - 32 y 64 bits
- Implementaciones de MIPS se usan en Sistemas Embebidos:
 - Dispositivos con Windows CE
 - Routers
 - Consolas como Nintendo 64, Sony PlayStation, PlayStation 2 y PlayStation Portable.
 - Industria aeroespacial.

New Horizons

versión resistente a la radiación del **MIPS R3000** (1997)Ten Years and Three Billion Miles... With NASA's approval **New Horizons can** The spacecraft is awakened explore suitable, recently discovered Kuiper Belt from its final planned hibernation. Intensive Objects beyond Pluto. preparations for the Pluto For most of the eight-year cruise from encounter continue. Jupiter to Pluto, the craft spins slowly in a state of "hibernation," signaling once a week to assure it's "sleeping peacefully." But for about 50 days each year, it is awakened to conduct an intensive set of spacecraft and instrument checks as well closest approach to Pluto as navigation measurements to verify the spacecraft is on course. ent Dust Counter (under space Spacecraft flies by Jupiter for a gravity assist that saves three years of flight time. The team preparation for the Pluto Alice: An ultraviolet imaging spectrometer used PEPSSI: Particle detection instrument used to detect January 19, 2006:
New Horizons spacecraft launches primarily to analyze the composition of Pluto's molecules and atoms escaping from Pluto's atmosphere. from Cape Canaveral, Florida. SWAP: Particle instrument used to measure the LORRI: A high-resolution optical telescope and camera properties of the solar wind around Pluto. that will start monitoring Pluto regularly about 200 days out. REX: Radio experiment to study Pluto's atmosphere by observing the bending of radio waves beamed up to A combination optical/infrared instrument that the craft by giant antennas on Earth. will be used to provide color maps of the surfaces of Pluto and Charon, plus compositional and thermal Student Dust Counter: Devised by undergrads at information on the surfaces. University of Colorado; will count dust particle impacts from Earth all the way into the Kuiper Belt.

Mongoose-V:

Arquitectura MIPS 32 bits


- Palabras (words) de 32 bits
 - 32 registros de 32 bits
 - Instrucciones 32 bits
 - 32 bits de direccionamiento
 - 32 bits de dato

Arquitectura MIPS: Registros

Name	Number	Use
\$0	0	the constant value 0
\$at	1	assembler temporary
\$v0-\$v1	2–3	function return value
\$a0 - \$a3	4–7	function arguments
\$t0-\$t7	8–15	temporary variables
\$s0 - \$s7	16–23	saved variables
\$t8 - \$t9	24–25	temporary variables
\$k0-\$k1	26–27	operating system (OS) temporaries
\$gp	28	global pointer
\$sp	29	stack pointer
\$fp	30	frame pointer
\$ra	31	function return address


Arquitectura MIPS: Registros

	Name	Number	Use
_	\$0	0	the constant value 0
	\$at	1	assembler temporary
	\$v0-\$v1	2–3	function return value
	\$a0 — \$a3	4–7	function arguments
	\$t0 - \$t7	8–15	temporary variables
	\$s0 - \$s7	16–23	saved variables Variables
	\$t8-\$t9	24–25	temporary variables
	\$k0—\$k1	26–27	operating system (OS) temporaries
	\$gp	28	global pointer
	\$sp	29	stack pointer
	\$fp	30	frame pointer
	\$ra	31	function return address



Arquitectura MIPS: Registros

Name	Number	Use	
\$0	0	the constant value 0	
\$at	1	assembler temporary	
\$v0-\$v1	2–3	function return value	
\$a0 — \$a3	4–7	function arguments	
\$t0-\$t7	8–15	temporary variables	Temporales
\$s0 - \$s7	16–23	saved variables	
\$t8 - \$t9	24–25	temporary variables	Temporales
\$k0-\$k1	26–27	operating system (OS)	temporaries
\$gp	28	global pointer	
\$sp	29	stack pointer	
\$fp	30	frame pointer	
\$ra	31	function return address	3




Arquitectura MIPS: Instrucciones

MIPS incluye:

- Instrucciones R-type
 Instrucciones aritmético-lógico
- Instrucciones de escritura y lectura en memoria
 - Load y store
- Instrucciones de bifurcación
 - Saltos condicionales (branch) e incondicionales (jump)

Arquitectura MIPS: Formato de instrucción


R-type



Dana K. Urribarri AC 2018

Arquitectura MIPS: Formato de instrucción

J-type



000010 (2)	j label	jump	PC = JTA
000011 (3)	ial label	jump and link	ra = PC + 4. $PC = JTA$

Dana K. Urribarri AC 2018

Arquitectura MIPS: Formato de instrucción

I-type

ор		rs	rt	imm		
6 bits		5 bits	5 bits	16	6 bits	
000100 (4)	beq	rs, rt, label	branch if e	qual	if ([rs] == [rt]) P	C = BTA
000101 (5)	bne	rs, rt, label	branch if n	ot equal	if([rs]!=[rt])P	C = BTA
000110 (6)	blez	rs,label	branch if le	ess than or equal to zero	if ([rs] ≤ 0) PC = B	TA
000111 (7)	bgtz	rs, label	branch if g	reater than zero	if ([rs] > 0) PC = B	TA
001000 (8)	addi	rt, rs, imm	add immed	iate	[rt] = [rs] + SignI	mm
001001 (9)	addi	urt,rs,imm	add immed	iate unsigned	[rt] = [rs] + SignI	mm
100011 (35)	lw r	t,imm(rs)	load word		<pre>[rt] = [Address]</pre>	
101011 (43)	sw r	t,imm(rs)	store word	IC MUIU	[Address] = [rt]	27

Microarquitectura

- La arquitectura de una computadora la define el set de instrucciones (ISA)
 - Descripción funcional de las operaciones suportadas por el hw.
 - Descripción de cómo invocar las funciones
 - Descripción de la ubicación de los operandos (registros y memoria)

Ej: x86, MIPS, SPARC, PowerPC.


Microarquitectura

- La arquitectura no define la implementación del hardware.
 - Intel y AMD implementan la arquitectura x86.
 - Diferencias en rendimiento, precio y consumo.

 La microarquitectura es la combinación específica del hw (registros, memoria, ALUs, etc.) que implementa las operaciones.

Microarquitectura de Microprocesador (Modelo von Neumann)


Bloques de una Microarquitectura



- Modelo von Neumann
- Modelo Harvard


Modelo von Neumann

- La memoria almacena instrucciones, datos y resultados intermedios y finales.
 Se implementa como una jerarquía.
- Tiene un bus de datos y otro de dirección.



Modelo Harvard

- Usa memoria y buses separados para instrucciones y datos.
- Pueden ejecutar instrucciones y acceder a datos simultáneamente.
- Requiere 4 buses, dos de direcciones y dos de contenido.



Dana K. Urribarri AC 2018

Microprocesador vs Microcontrolador

Microprocesador:

Chip que contiene la CPU.

Modelo Harvard modificado

 Modelo von Neumann. La memoria es externa al microprocesador.

Profundizar en la materia


Microcontrolador:


- Un único chip que contiene CPU, memoria, entrada/salida y periféricos.
- Modelo Harvard.

Microarquitectura

- La microarquitectura se divide en dos partes que interactúan entre sí:
 - Datapath
 - Unidad de Control
- Datapath
 - Opera sobre los datos.
 - Involucra memorias, registros, ALUs y multiplexores.
- Unidad de Control
 - A partir de la instrucción actual le indica al datapath cómo ejecutar la instrucción.
 - Produce señales de multiplexado, habilitaciones de registros y señales a la memoria para controlar las operaciones del datapath.

Niveles de abstracción





Dana K. Urribarri AC 2018

Bibliografía



- <u>Capítulo 1,6,B.</u> David M. Harris & Sarah L. Harris. Digital Design and Computer Architecture. Elsevier. 2013, 2da Ed.
- <u>Capítulo 1.</u> Jean-Loup Baer. Multiprocessor Architecture. From simple pipelines to chip multiprocessor. Cambridge University Press. 2010.
- <u>Capítulo 4</u>. David A. Patterson & John L. Hennessy. Computer Organization and Design. The Hardware/Software Interface. Elsevier Inc. 2014, 5ta Ed.