

Ejemplo: Cache unificada vs. Cache separada

· Miss Rate para Caches separadas:

Miss Rate_s =
$$(0.74*0.004) + (0.26*0.114) = 0.0326$$

Miss Rate			
Cache size	Instruction cache	Data cache	Unified cache
8KB	0.008	0.122	0.0463
16KB	0.004	0.114	0.0375
32KB	0.001	0.107	0.0318
64KB	0.001	0.103	0.0290
128KB	0.0003	0.098	0.0266
256KB	0.00002	0.091	0.0242

Ejemplo: Cache unificada vs. Cache separada · Miss Rate para Caches separadas: Miss Rate_s = (0.74*0.004) + (0.26*0.114) = 0.0326Miss Rate Instruction Data cache Unified cache Cache size 0.008 0.122 0.0463 8KB 16KB 0.114 0.0375 32KB 0.001 0.107 0.0318 64KB 0.001 0.0290 128KB 0.0266 ¿Tener caches separadas es peor? 256KB 0.0242

Ejemplo: Cache unificada vs. Cache separada

- ¿Qué pasa con el Average Memory Access Time?
 - Suponiendo
 - Hit time de 1 ciclo en caches separadas
 - Miss penalty de 10 ciclos en ambas

Ejemplo: Dos Niveles de Cache

- Referencias a datos toman 1 ciclo más en cache unificada
- Analizamos AMAT separando en Instrucciones y Datos

```
Average Memory Access Time (AMAT) = %Acc_{INST} (Hit time + Miss Rate * Miss Penalty) + %Acc_{DATOS} (Hit time + Miss Rate * Miss Penalty)
```

Ejemplo: Cache unificada vs. Cache separada

- ¿Qué pasa con el Average Memory Access Time?
 - Suponiendo
 - · Hit time de 1 ciclo en caches separadas
 - Miss penalty de 10 ciclos en ambas
 - Referencias a datos toman 1 ciclo más en cache unificada

$$AMAT_c = 0.74*(1+0.004*10)+0.26*(1+0.114*10) = 1.326$$

 $AMAT_{U} = 0.74*(1+0.0318*10)+0.26*(1+1+0.0318*10) = 1.578$

 $AMAT_U = 1.19*AMAT_S$

Agregar un segundo nivel de cache apunta a reducir la disparidad entre el procesador y MP Si bien la idea es simple, el análisis de performance se modifica Average Memory Access time = Hit time + Miss rate*Miss penalty Se convierte en: Average Memory Access time = Hit time_{L1} + Miss rate_{L1}*Miss penalty_{L1}


Donde:


 $\textit{Miss penalty}_{L1} = \textit{Hit time}_{L2} + \textit{Miss rate}_{L2} * \textit{Miss penalty}_{L2}$

Ejemplo: Dos Niveles de Cache

- ¿Cuál será el Average Memory Access Time? Si:
 - Cada 1000 referencias a memoria hay 40 misses en L1 y 20 misses en L2
 - Hit Time_{L1} = $\mathbf{1}$ ciclo
 - Hit Time_{L2} = **10** ciclos
 - Miss Penalty_{L2} = 200 ciclos

 $AMAT_{sin L2} = 1 + (40/1000)*200$ = 1 + 0.04*200 = 9 ciclos







Impacto de la cache en la Performance del Procesador


• Performance de CPU $\begin{array}{c}
CPU_{time} = (CPU_{ciclos} + Memory stall cycles) * CC_{time} \\
CPU_{ciclos} = IC * CPI


\\
Memory stall cycles = IC * <math>\frac{Accesos\ a\ Mem}{Instrucción} * Miss\ Rate \\
\hline
CPU_{time} = IC * (CPI + <math>\frac{Accesos\ a\ Mem}{Instrucción} * Miss\ Rate * Miss\ Penalty) * CC_{time}
\end{array}$





Impacto de la cache en la Performance del Procesador · Ejemplo 1: Supongamos una arquitectura con ¿Qué pasa si disminuye el CPI? - Miss Rate = **11%** - Miss Penalty = 6 ciclos - 3 Accesos a memoria / Instrucción ¿Cuál es el impacto de la caché en la performance? $CPU_{time} = IC*(8,5+0)*CCT$ Sin considerar la cache (todos Hits): $CPU_{time} = 8,5*IC*CCT$ 24% de Incremento Considerando CPU_{time} = IC*(8,5+3*0.11*6)*CCT la cache: CPU = 10,48*IC*CCT

















Tipos de misses

- **Compulsivos:** son los que se ocasionan en la primera vez que un bloque es referenciado.
- Capacitivos: son los que se producen si la cache no puede contener a todos los bloques que se necesitan para la ejecución de un programa.
- Conflictivos: si se utiliza mapeo directo o set asociativo, se producen (además) misses debido a que muchos bloques mapean al mismo set, lo que genera que se descarten bloques que son requeridos posteriormente.

Referencias

Hennessy, J., and Patterson, D. Computer Architecture, second ed. Morgan Kaufmann, 1996. (Capítulo 5)

Hennessy, J., and Patterson, D. Computer Architecture, fourth ed. Morgan Kaufmann, 2006. (Apéndice C)

26