

Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur



Arquitectura de Computadoras para Ingeniería

Trabajo Práctico N° 1 **Técnicas Digitales** ¹

Primer Cuatrimestre de 2018

Ejercicios

1. Demostrar formalmente la siguiente igualdad:

$$\overline{AB + BC + CA} = \overline{AB} + \overline{BC} + \overline{CA}$$

2. Demostrar que el término $A\overline{C}$ resulta superfluo en la siguiente expresión lógica:

$$AB + \overline{BC} + A\overline{C}$$

- 3. Expresar $F = AC + B(D + \overline{A}) + BD\overline{C}$ como:
 - a) Una suma expandida de productos.
 - b) Un producto expandido de sumas.

En ambos casos, notar sus respectivas formas canónicas tanto en forma expandida como compacta.


- 4. Bosquejar un diagrama de Veitch que describa la función analizada en el ejercicio anterior. A su vez, utilizar un mapa de Karnaugh para representar el complemento de la misma.
- 5. Definir las funciones w, y, z de salida de un circuito combinacional de cuatro entradas A, B, C y D que verifican el siguiente comportamiento:
 - ullet La salida z es 1 cuando la mayoría de las entradas son 1
 - \blacksquare La salida y es 1 cuando haya menos de tres entradas que son 1
 - \blacksquare La salida w es 1 cuando dos o tres entradas son 1

Expresar el resultado final utilizando la *notación canónica compacta*.

- 6. Considerando la función lógica $F(A, B, C, D) = \sum (1, 3, 7, 13, 15)$, determinar tanto su mínima suma de productos como su mínimo producto de sumas aplicando el método gráfico. ¿Cuál resulta más simple de obtener? ¿Las soluciones obtenidas resultan mínimas?
- 7. Sea $F(A, B, C, D) = \sum_{op} (2, 7, 8, 13)$, con $\sum_{op} (0, 1, 3, 5, 10, 12)$
 - a) Determinar **todos** los implicantes primos de F aplicando el método tabular. Obtener todas las soluciones irredundantes *mínima suma de productos* para F aplicando el **método algebraico**.

¹Fecha sugerida de finalización de este trabajo práctico: jueves 22 de marzo de 2018.

- b) Idem anterior pero esta vez obteniendo soluciones para el **mínimo producto de** sumas.
- 8. Implementar las soluciones obtenidas en el ejercicio 6 con compuertas **NAND** e **INV** para su *mínima suma de productos*, y con compuertas **NOR** e **INV** para su *mínimo producto de sumas*. Muestre el diagrama lógico de detalle especificando claramente la polaridad de la lógica utilizada.
- 9. Se desea implementar un circuito con cuatro entradas A, B, C, D y cuatro líneas de control W, X, Y, Z. El propósito de cada línea de control radica en seleccionar una determinada entrada. Implemente el circuito con a lo sumo 5 compuertas lógicas convencionales. ¿Existe algún inconveniente con la solución planteada? En caso de que su respuesta sea afirmativa proponga una solución alternativa.
- 10. Considerando el siguiente diagrama de detalle de un circuito implementado con compuertas **NAND** de dos entradas e inversores:



- a) Analizar las condiciones que conducen a la validación de la salida, F, partiendo desde la misma y retrocediendo hasta llegar a las entradas.
 - OBS: En este análisis se deberá procesar la información lógica, no eléctrica. Analizar el circuito prescindiendo de los niveles de tensión.
- b) Si las compuertas y los inversores tienen un retardo de 3ns (i.e., $3 \times 10^{-9}s$), ¿cuál es el retardo necesario para que la salida esté establecida en el peor caso, esto es, con todos los niveles de salida de las compuertas cambiando?
- c) Indicar cuál es la función lógica resultante en cada entrada y salida de compuerta, partiendo desde las entradas al diagrama, hasta llegar a la salida.
- 11. Considerando la función de cuatro variables $f(A, B, C, D) = \sum (1, 6, 7, 9, 10, 14), \sum_{op} (13, 15)$ implementada mediante un MUX, con las entradas B y C conectadas como líneas de dirección y las variables A y D para las funciones residuo:
 - a) Determinar todas las funciones residuo.
 - b) Calcular el número máximo de funciones residuo que se podrían generar con las variables A y D y obtenerlas a partir de las diversas combinaciones de miniterms.
 OBS: Desarrollar una tabla en dos partes: función de un lado y complemento del otro (tomando los miniterms faltantes).
 - c) Excluyendo las funciones triviales, generar las restantes funciones residuo de dos variables con a lo sumo cinco compuertas NAND de dos entradas y cinco INV(asumir como disponibles A, D, \overline{A} y \overline{D}).
- 12. Desarrollar el diagrama lógico de detalle de las funciones requeridas para controlar un display digital de siete segmentos, a fin de que pueda mostrar el dígito equivalente para cada entrada binaria. Por ejemplo si la entrada binaria es 0₂, deberá verse el dígito 0, si la entrada binaria es 10₂ el display deberá mostrar el 2. Resuelva el diagrama lógico de detalle utilizando:

- a) Siete multiplexores de 8 entradas de datos.
- b) Tres chips de dos multiplexores de 4 a 1 cada uno y compuertas.
- c) Un decodificador BCD (en el cual la entrada binaria determinará cuál de las 10 salidas se seteará en low) y compuertas NAND para armar las funciones de entrada al display.

OBS: Resolver el problema de forma directa y atacando a la función complemento. ¿Existe alguna diferencia entre ambas implementaciones? ¿Cuál recomendaría?

- d) Utilizando un PLA, indicando el tamaño requerido.
- e) Empleando una ROM, indicando su programación y el tamaño requerido.
- 13. Simular las implementaciones realizadas en los ejercicios 12b, 12c y 12e utilizando el software LogiSim.
- 14. Determinar el tamaño del PLA requerido para poder implementar:
 - a) Cuatro multiplexores de dos entradas de datos cada uno, compartiendo líneas de selección de a dos MUXs.
 - b) Dos multiplexores de cuatro entradas y líneas de selección independientes.
 - c) Un *Priority Encoder* de ocho entradas y tres salidas.
- 15. Considerando la función OR-exclusivo entre cuatro variables $(A \oplus B \oplus C \oplus D)$:
 - a) Construir su tabla de verdad.
 - b) Obtener su mínima suma de productos asociada.
 - c) Desarrollar el diagrama lógico de detalle de la función obtenida con compuertas NAND e INV.
 - d) Desarrollar el diagrama lógico de detalle usando compuertas NAND con salida opencollector (wired OR) e INV.
 - e) Desarrollar el diagrama lógico de detalle esta vez empleando solamente tres compuertas XOR de dos entradas.
- 16. Emular los siguientes dispositivos:
 - a) Un flip-flop S-R a partir de un flip-flop D.
 - b) Un flip-flop J-K a partir de un flip-flop D.
 - c) Un flip-flop D a partir de un flip-flop T.
 - d) Un flip-flop J-K a partir de un flip-flop T.
 - e) Un flip-flop D a partir de un flip-flop J-K.
- 17. Implementar un contador binario sincrónico módulo 10 (esto es, de 0 a 9) a partir de los siguientes componentes:
 - a) Flip-flops individuales tipo J-K, controlando sus entradas.
 - b) Un contador de cuatro etapas *up-down* con carga en paralelo.
- 18. Utilizando LogiSim implementar un contador binario módulo 8 cuya evolución esté controlada por un botón. A su vez, la implementación debe contar con un botón adicional que permita restaurar el estado original del contador. Monitorear la salida del contador para verificar el correcto funcionamiento del mismo.

- 19. Simular el ejercicio 17b utilizando LogiSim.
- 20. Implementar el comportamiento de un semáforo utilizando LogiSim y los siguientes componentes:
 - Tres diodos emisores de luz (LED) para modelar las luces del semáforo.
 - Una memoria ROM para almacenar la información que será enviada a los LEDs.
 - Un contador binario para direccionar la memoria. Considere la utilización de un botón que funcione como reset del contador.
 - Un reloj con un período de 1 segundo para forzar la evolución del contador.
- 21. Verificar el funcionamiento de los circuitos del ejercicio 16 utilizando LogiSim.
- 22. Un contador Moebius (esto es, un contador que que modifica sólo un bit en cada cambio de estado), puede ser fácilmente implementado usando un registro de desplazamiento. Teniendo esto en cuenta:
 - a) Bosquejar un contador Moebius módulo seis a partir de un registro de desplazamiento implementado con flip-flops J-K.
 - b) Desarrollar las seis señales periódicas de salida.
 - c) Verificar que dividen el período de partida en seis intervalos iguales y que cada señal tiene un $duty\ cycle$ de exactamente 50 %.
 - OBS: En un tren de pulsos ideal (uno compuesto de pulsos rectangulares), el duty cycle es la razón entre la duración del pulso y el período del mismo. Por caso, para un tren de pulsos en el que la duración del pulso es de $1\mu s$ y el período es de $4\mu s$, el duty cycle resulta ser del 25%.
 - d) Indicar como se decodifican los estados 001, 110, 000 y 111.
 - e) Suponiendo que la transición del estado 011 al estado 001 recién deba realizarse cuando aparezca un 1 en una cierta señal e (esto es, e funciona como señal de enable para esa transición), ¿cómo hay que modificar al contador para que contemple a la señal e?
 - f) Modificar el control sobre la transición entre estados propuesta en el inciso anterior para que la señal e ahora regule el paso del estado 110 al estado 111.

Referencias

[Mar76] Marcus, M. P. Switching Circuits for Engineers, third ed. Prentice-Hall, 1976.