## Arquitectura de Computadoras

(Cód. 5561) 1° Cuatrimestre 2018

Dra. Dana K. Urribarri DCIC - UNS

- 1967: IBM System 360/91
- Orientada a cómputo científico
  - → diseño optimizado de la unidad de punto flotante.



- Un sumador en pipeline con 3 estaciones de reservación
- Un multiplicador-divisor con dos estaciones de reservación
- Una cola de instrucciones
- Conjunto de registros en punto flotante
- Buffers para los load y buffers para los store
- Un bus de datos común (CBD) para hacer broadcast: resultados del multiplicador, sumador y buffers de loads → estaciones de reservación, registros y buffers de store

## Diferencias con el modelo original


 No consideramos buffers de load y store.

Solamente operaciones

de punto-flotante


 ROB para que las instrucciones terminen en orden

 Un mapeo de registros




# Las estaciones de reservación tienen 6 campos:

- Un bit indicando si la estación de reservación está libre o no
- Dos campos por operando: un flag y el dato. El flag indica si el dato es un valor o un nombre (tag).
- Un campo con un puntero a la entrada en el ROB (tag) donde se debe almacenar el resultado de la instrucción.




- El mapeo entre registros lógicos y físicos es con una tabla indexada por registro lógico.
- El nombre de un registro físico puede ser el índice a una entrada en el ROB (tag) o el registro lógico.



### El ROB tiene dos propósitos

- Asegurar que las instrucciones terminen el orden
- Implementar el conjunto de registros físicos
- Tiene tres campos:
  - Dos campos para el registro físico: flag y dato. El flag (ready-bit) indica si el dato es el valor resultado de la instrucción o es un tag.
  - El nombre del registro lógico resultado



- Luego del fetch las instrucciones están en una cola de instrucciones
- Las siguientes etapas son:
  - Decode-rename
  - Dispatch
  - Issue
  - Execute
  - Commit

- Decode-rename:
  - Si la estación de reservación necesaria está llena:
    - $\Rightarrow$  Conflicto estructural
  - Si el ROB está lleno
    - ⇒ Conflicto estructural
  - Si hay algún conflicto estructural se frena el flujo de instrucciones entrantes hasta que se resuelvan.
  - Una vez que se resuelvan los conflictos estructurales
    - Se reserva la estación de reservación
    - Se reserva la última entrada en el ROB

### Dispatch

Se completa la estación de reservación y la entrada del ROB:

- Para cada operando:
  - Si el mapeo indica un registro lógico, el registro contiene un valor válido.
  - Si el mapeo indica una entrada en el ROB, se chequea si esa entrada contiene un valor u otra entrada del ROB.
  - En cualquier caso, a la estación de reservación se le envía el contenido del registro lógico o de la entrada del ROB (indicado por el flag)
- Se mapea el registro resultado a la nueva entrada del ROB y se ingresa en la estación de reservación.
- Se encola la instrucción en el ROB indicando que lo asociado es un tag.

### Issue

- Cuando ambos operandos en la estación de reservación están disponibles y la UF no está frenada esperando que el CDB haga *broadcast* del último resultado, se puede enviar la instrucción a la UF para que comience la ejecución.
- Si varias estaciones de reservación están listas en el mismo ciclo, algún algoritmo de planificación decidirá cuál enviar primero.

#### Execute

- En el último ciclo de ejecución, la UF pide el control del CDB.
- Si hay varias UF pidiendo el control del CDB en el mismo ciclo, se resuelve mediante algún esquema de prioridades (cableado).
- Una vez que la UF toma el control del CDB
  - Hace un broadcast del resultado y del tag asociado a la instrucción.
  - El resultado se almacena en la entrada del ROB que indica el tag y se modifica el ready bit.
  - El resultado se almacena en todas las estaciones de reservación que tengan ese tag como operando y se modifica el flag de disponible.

### Commit

- En cada ciclo, se controla el ready bit de la primera entrada del ROB.
- Si está en verdadero, el valor se almacena en el registro lógico indicado en la entrada del ROB y se borra la entrada.

## Inconsistencias en el uso de los nombres Issue y Dispatch

- CDC 6600 Scoreboard: issue → dispatch
  - Reservar la unidad funcional: Issue (tarea del *front-end*)
  - Enviar la instrucción a la unidad funcional: Dispatch (tarea del back-end)
- Algoritmo de Tomasulo: dispatch → issue
  - Enviar una instrucción a una estación de reservación:
    Dispatch (tarea del front-end)
  - Enviar una instrucción a una unidad funcional: Issue (tarea del *back-end*).

## Algoritmo de Tomasulo: Ejemplo

```
i1: R4 \leftarrow R0 * R2 \rightarrow Usa una estación de reservación del multiplicador.
```

```
i2: R6 \leftarrow R4 * R8 \rightarrow Usa otra estación de reservación del multiplicador. RAW con <math>i1
```

$$i3$$
: R8 ← R2 + R12 → Usa una estación de reservación del sumador. WAR con  $i2$ 

$$i4$$
: R4  $\leftarrow$  R14 + R16  $\rightarrow$  Usa otra estación de reservación del sumador. WAW con  $i1$ 

Asumimos el multiplicador y el sumador en pipeline y con una latencia de 4 y 1 ciclos, respectivamente.

Dana K. Urribarri AC 2018

### Estado inicial

*i*1: R4 ← R0 \* R2

*i2*: R6 ← R4 \* R8

*i*3: R8 ← R2 + R12

*i4*: R4 ← R14 + R16

Register I	V	lap	
------------	---	-----	--

Index	Мар
4	
5	
6	
7	
8	

Ready bit	Data	Registro Iógico	
			$\bigstar$

Free	Val/ tag	(	Эреі	r1	Val/ tag	O	per	2	Tag	
			•							
	Sumador									

Free	Val/ tag	Op	er1	Val/ tag	Oper2	Tag
			<b>V</b>		<b>V</b>	_
			licador			

### Ciclo 1

*i*1: R4 ← R0 \* R2 Decode-rename

*i*2: R6 ← R4 \* R8

*i*3: R8 ← R2 + R12

*i4*: R4 ← R14 + R16

Regist	er Map
--------	--------

	•
Index	Мар
4	E1
5	
6	
7	
8	

177	<u> </u>		
Ready bit	Data	Registro lógico	
0	E1	R4	•
			•

Free	Val/ tag	(	Эре	r1	Val/ tag	O	oer	2	T	ag
			lacksquare				7			
	Sumador									

Free	Val/ tag	Ор	er1	Val/ tag	Oper2	Tag
		_	lacksquare		▼	_
Multiplicador						

### Ciclo 2

i1:  $R4 \leftarrow R0 * R2$  Dispatch

*i*2: R6 ← R4 \* R8 Decode-rename

*i*3: R8 ← R2 + R12

*i4*: R4 ← R14 + R16

Index	Мар
4	E1
5	
6	E2

Register Map

_R(	OB		_
Ready bit	Data	Registro lógico	
0	E1	R4	•
0	E2	R6	
			lacksquare

Free	Val/ tag	(	Ope	r1	Val/ tag	О	pera	2	-	Tag
	$\downarrow$									
Sumador										

Free	Val/ tag	Ope	r1	Val/ tag	Oper2	Tag			
1	1	Valor R0		1	Valor R2	E1			
	$\downarrow$								
	Multiplicador								

### Ciclo 3

*i*1: R4 ← R0 \* R2 *Issue* → *Execute* 

*i*2: R6 ← R4 \* R8 *Dispatch* 

i3: R8  $\leftarrow$  R2 + R12 Decode-rename

*i4*: R4 ← R14 + R16

Register	Map
----------	-----

Index	Мар
4	E1
5	
6	E2
7	
8	E3

NOD							
Ready bit	Data	Registro lógico					
0	E1	R4	<b>◆</b>				
0	E2	R6					
0	E3	R8					
			<b>4</b>				

Free	Val/ tag	(	Oper1	1	√al/ tag	Oper	2	Tag	
	Щ								
	Щ								
	Sumador								

Free	Val/ tag	Oper1		Val/ tag	Oper2	Tag		
1	0	E1		1	Valor R8	8 E2		
			<e1></e1>					

### Ciclo 4

*i*1: R4 ← R0 \* R2 *Execute* 

*i2*: R6 ← R4 \* R8 Issue-Waiting

i3: R8  $\leftarrow$  R2 + R12 Dispatch

*i*4: R4 ← R14 + R16 Decode-rename

Register	Map
----------	-----

Index	Мар
4	E4
5	
6	E2
7	
8	E3

NOD							
Ready bit	Data	Registro lógico					
0	E1	R4	#				
0	E2	R6					
0	E3	R8					
0	E4	R4					

Free	Val/ tag	(	Эре	er1	Val/ tag	Оре	er2	Т	ag
1	1	Valor R2		1	Valor R12		E	<b>E</b> 3	
	$\downarrow$								
	Sumador								

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag			
1	0	E1	1	Valor R8	E2			
	Multiplicador <e1></e1>							

### Ciclo 5

*i*1: R4 ← R0 \* R2 *Execute* 

*i2*: R6 ← R4 \* R8 Issue-Waiting

i3: R8  $\leftarrow$  R2 + R12 | Issue  $\rightarrow$  Execute

Register	Map
----------	-----

Index	Мар
4	E4
5	
6	E2
7	
8	E3

1 ,	1100					
Ready bit	Data	Registro lógico				
0	E1	R4	1			
0	E2	R6				
0	E3	R8				
0	E4	R4				

Fı	ree	Val/ tag	Oper1		Val/ tag	Oper	2	Tá	ag	
L	1	1	1/0	1	D1.4	1	\ /ala v [	24.6		. 4
Ŀ	1	1	Valor R14		Τ	vaior F	716		4	
L										
L										
			Suma			nac	dor	<e< td=""><td>3&gt;</td><td></td></e<>	3>	

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag
1	0	E1	1	Valor R8	E2
		Mu	ltip	licador	<e1></e1>

### Ciclo 5 (al final)

*i*1: R4 ← R0 \* R2 *Execute* 

*i2*: R6 ← R4 \* R8 Issue-Waiting

i3: R8  $\leftarrow$  R2 + R12 Exec (pide el CDB) i4: R4  $\leftarrow$  R14 + R16 Dispatch

Register	M	ap
----------	---	----

9			
Index	Мар		
4	E4		
5			
6	E2		
7			
8	E3		

1 ,	TOB				
Ready bit	Data	Registro lógico			
0	E1	R4	1		
0	E2	R6			
0	E3	R8			
0	E4	R4			

Free	Val/ tag	Ор	er1	Val/ tag	Oper	2	Tag
1	1	Valor	R14	1	Valor F	R16	E4
			7		•	•	
Sumador < <i>Valor</i> , E					alor, E3>		

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag	
1	0	E1	1	Valor R8	E2	
	Multiplicador <e1></e1>					

### Ciclo 6

*i*1: R4 ← R0 \* R2 *Execute* 

*i*2: R6 ← R4 \* R8 *Issue-Waiting* 

i3: R8  $\leftarrow$  R2 + R12 Broadcast

Register	Map
----------	-----

Index	Мар
4	E4
5	
6	E2
7	
8	E3

	10D								
Ready bit	Data	Registro lógico							
0	E1	R4	1						
0	E2	R6							
1	Valor R8	R8							
0	E4	R4							

Free	Val/ tag	(	Oper1	_	Val/ tag	O	per2	2		Tag
	Sumador						<e< th=""><th>4&gt;</th><th></th></e<>	4>		

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag		
1	0	E1	1	Valor R8	E2		
	U	ET		vaiui Ro	EZ		
Multiplicador <e1></e1>							

### Ciclo 6 (al final)

i1:  $R4 \leftarrow R0 * R2$  Exec (pide el CDB)

*i2*: R6 ← R4 \* R8 Issue-Waiting

i3: R8  $\leftarrow$  R2 + R12 Broadcast

*i*4: R4 ← R14 + R16 Exec (pide el CDB)

Register Map

Index	Мар
4	E4
5	
6	E2
7	
8	E3

ROI
-----

1 / 1	ROD								
Ready bit	Data	Registro Iógico							
0	E1	R4	#						
0	E2	R6							
1	Valor R8	R8							
0	E4	R4							

<Valor, E1>

Free	Val/ tag	(	Ope	r1	Val/ tag	Oper	2	Tag
	Sumador					< <i>V</i>	alor, E4>	

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag
1	0	E1	1	Valor R8	E2
				•	

Multiplicador

### Ciclo 7

i1: R4  $\leftarrow$  R0 \* R2 Exec-Waiting

*i2*: R6 ← R4 \* R8 *Issue-Waiting* 

i3: R8  $\leftarrow$  R2 + R12 Commit-Waiting

*i*4: R4 ← R14 + R16 Broadcast

Register	V	la	r
----------	---	----	---

	<u>'</u> _		
Index	Мар		
4	E4		
5			
6	E2		
7			
8	E3		

	<u> </u>								
Ready bit	Data	Registro Iógico							
0	E1	R4	#						
0	E2	R6							
1	Valor R8	R8							
1	Valor R4	R4							

Free	Val/ tag	(	Эр	er1	Val/ tag	0	per2	2	Tag
			1	7			<b>7</b>		
Sumador								< <i>V</i>	alor, E4>

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag
1	0	E1	1	Valor R8	E2
		<valor, e1=""></valor,>			

#### Ciclo 8

*i1*: R4  $\leftarrow$  R0 \* R2 *Broadcast* 

*i2*: R6 ← R4 \* R8 Issue-Waiting

i3: R8  $\leftarrow$  R2 + R12 Commit-Waiting

*i*4: R4 ← R14 + R16 *Commit-Waiting* 

Register	Мар
----------	-----

Tragillator male				
Index	Мар			
4	E4			
5				
6	E2			
7				
8	E3			

#### ROB

	<u> </u>		
Ready bit	Data	Registro Iógico	
1	Valor R4	R4	#
0	E2	R6	
1	Valor R8	R8	
1	Valor R4	R4	

Free	Val/ tag	(	Эре	er1	Val/ tag	0	per2	2		Tag	
	Sumador										

Free	Val/ tag	Oper1	Val/ tag	Oper2	Tag
1	1	Valor R4	1	Valor R8	E2
				<b>V</b>	
		М	<valor, e1=""></valor,>		

#### Ciclo 9

*i*1: R4 ← R0 \* R2 *Commit* 

i2: R6 ← R4 \* R8 Issue → Execute

i3: R8  $\leftarrow$  R2 + R12 Commit-Waiting

*i4*: R4 ← R14 + R16 Commit-Waiting

Register	Map
----------	-----

Index	Мар
4	E4
5	
6	E2
7	
8	E3

	<u> </u>							
Ready bit	Data	Registro Iógico						
			<b>◆</b>					
0	E2	R6	lacktriangle					
1	Valor R8	R8						
1	Valor R4	R4						

Free	Val/ tag	(	Oper:	L	Val/ tag	O	per:	2		Tag	
	Sumador										

Free	Val/ tag	Οp	er1	Val/ tag	Oper2	2	Tag
$\vdash$				+			
Multiplicador							<e2></e2>

## Ciclo 10, 11 y 12

*i*4: R4 ← R14 + R16 *Commit-Waiting* 

Register l	V	lap
------------	---	-----

11091010111104						
Index	Мар					
4	E4					
5						
6	E2					
7						
8	E3					

	<u> </u>		
Ready bit	Data	Registro lógico	
			<b>◆</b>
0	E2	R6	•
1	Valor R8	R8	
1	Valor R4	R4	

Free	Val/ tag	(	Oper1		Val/ tag	Oper	2	Tag
	Ш							
	Ш			_				
			lacksquare			lacksquare		
	Sumador							

Free	Val/ tag	Op	er1	Val/ tag	Oper2	2	Tag
				-			
			Т				
			lacksquare		lack		
			Мі	ultip		<e2></e2>	

### Ciclo 12 (al final)

$$i2: R6 \leftarrow R4 * R8$$
 Exec (pide el CDB)

$$i4: R4 \leftarrow R14 + R16$$
 Commit-Waiting

#### Register Map

1109101111111						
Index	Мар					
4	E4					
5						
6	E2					
7						
8	E3					

	<u> </u>		_
Ready bit	Data	Registro Iógico	
			<b>◆</b>
0	E2	R6	<b>—</b>
1	Valor R8	R8	
1	Valor R4	R4	

Free	Val/ tag	(	Oper1		Val/ tag	Oper	2	Tag
	Ш							
	Ш			_				
			lacksquare			lacksquare		
	Sumador							

Free	Val/ tag	Op	oer1	Val/ tag	Oper2	Tag
L						
					lacksquare	_
			М	ultip	licador	<valor, e2=""></valor,>

#### Ciclo 13

*i*1: R4 ← R0 \* R2 --

*i*2: R6 ← R4 \* R8 *Broadcast* 

i3: R8  $\leftarrow$  R2 + R12 Commit-Waiting

*i4*: R4 ← R14 + R16 Commit-Waiting

Red	jister	Mar
1 (09		iviap

110910101 111040						
Index	Мар					
4	E4					
5						
6	E2					
7						
8	E3					

	<u> </u>		
Ready bit	Data	Registro lógico	
			<b>◆</b>
1	Valor R6	R6	<b>◆</b>
1	Valor R8	R8	
1	Valor R4	R4	

Free	Val/ tag	(	Эре	r1	Val/ tag	O	per2	2	Tag	
		_	<b>V</b>				7			
			Sumador							

Free	Val/ tag	Op	er1	Val/ tag	Oper2	Tag	
				_			
			M	ultip	licador		

#### Ciclo 14

*i*1: R4 ← R0 \* R2 --

*i*2: R6 ← R4 \* R8 *Commit* 

i3: R8  $\leftarrow$  R2 + R12 Commit-Waiting

*i*4: R4 ← R14 + R16 Commit-Waiting

Register	Map
----------	-----

11091010111104				
Index	Мар			
4	E4			
5				
6				
7				
8	E3			

	<u> </u>							
Ready bit	Data	Registro lógico						
			<b>◆</b>					
1	Valor R8	R8	<b>←</b>					
1	Valor R4	R4						

Free	Val/ tag	(	Oper1		Val/ tag	Oper	2	Tag
	Ш							
	Ш			_				
			lacksquare			lacksquare		
		Sumador						

Free	Val/ tag	Op	er1	Val/ tag	Oper2	Tag
			<b>V</b>		<b>V</b>	
			М	ultip		

### Ciclo 15

*i*1: R4 ← R0 \* R2 --

*i2*: R6 ← R4 \* R8 <sup>--</sup>

i3: R8  $\leftarrow$  R2 + R12 Commit

*i*4: R4 ← R14 + R16 Commit-Waiting

Register I	V	ap
------------	---	----

Index	Мар
4	E4
5	
6	
7	
8	

111	<u> </u>		_
Ready bit	Data	Registro lógico	
			<b>-</b>
1	Valor R4	R4	<b>-</b>

Free	Val/ tag	(	Эре	er1	Val/ tag	O	pera	2	Tag	
			<b>V</b>	,			<u></u>			
			Sumador							

Free	Val/ tag	Op	er1	Val/ tag	Oper2		Tag
				$oldsymbol{ol}}}}}}}}}}}}}}}}}}$			
				lacksquare		_	
	<u> </u>						
		Multiplicador					

### Ciclo 16

Register	Map
----------	-----

	<u> </u>		
Index	Мар		
4			
5			
6			
7			
8			

	<u> </u>		
Ready bit	Data	Registro Iógico	
			#

Free	Val/ tag	(	Oper1	L	Val/ tag	Oper	2	Tag
			Sumador					

Free	Val/ tag	Op	er:	1	Val/ tag	Оре	er2	Tag
				7		1		
			Multiplicador				·	


Microarquitectura Pentium P6 (i686)

## Microarquitectura Pentium P6 (i686)

- Microarquitectura implementada en el procesador Pentium Pro (1995)
  - Pentium II (1997) y Pentium III (1999)
- Pentium 4 fue diferente
- Pentium M y las microarquitecturas Core están basadas en Pentium P6.


## Esquema

- La unidad de fetch/decode implementa el frontend del pipeline (en orden).
- Hace el fetch de la instrucción, decodifica, renombra los registros y despacha la instrucción a la ventana de instrucción (estación de reservación centralizada).




## Esquema

- Las instrucciones del pool se envían a la unidad de ejecución (fuera de orden).
- El resultado retorna a la estación de reservación y al ROB.




## Esquema

 Finalmente, la unidad de retiro hace el commit de la instrucción (escribiendo en registros y en memoria, en orden).



## Esquema

- Pipeline de 14 etapas
- Arquitectura CISC
  - Instrucciones de tamaño variable.
  - Decodificar el set de instrucciones es más complejo que en el caso de una arquitectura RISC.
  - Se transforman las instrucciones en una secuencia de operaciones estilo RISC, llamadas µops
  - Del front-end al Instruction pool pueden pasar entre 3 y 6 µops.
  - Del Instruction pool al back-end pueden pasar 5 µops.
  - Todas las µops que componen una instrucción deben hacer el commit en el mismo ciclo (la ejecución debe ser atómica).



- Front-end: 9 etapas
  - Fetch de la instrucción y predicción de branch: 4 etapas
  - Decode: 2 etapas
  - Renombramiento de registros: 2 etapas
  - Dispatch: 1 etapa

#### 4 etapas del Fetch

- Seleccionar la fuente del próximo PC: La instrucción inmediata siguiente, la predicción del branch o la dirección correcta del branch si la predicción fue errada.
  - La predicción se hace en esta etapa usando un *Branch* target buffer. Demanda dos ciclos acceder el buffer y enviar la predicción de vuelta a la primera etapa.
- 2) 3) y 4) Si no hay branch o se predijo no tomado, se hace el fetch de una línea de la *I-cache* (varias instrucciones) al *Instruction Buffer* (si está vacío). Si el IB no está vacío, *Stall* del pipeline.

- 2 etapas de Decode (traducir instrucciones a µops):
  - 1) Se toman tres instrucciones del IB y se envían a 3 decoders que operan en paralelo. Uno solo puede decodificar *branchs*.
- 2) En caso de un *branch* (o un salto incondicional) se calcula la dirección de salto y se verifica con la dirección de la predicción. En caso de diferencia, se descarta lo que esté en el *front-end* y se reinicia en la etapa 1 con la dirección correcta.

Además, se actualiza el BTB.

Si no hubo error en el flujo de instrucciones, se almacenan hasta 6 µops en una cola de µops.

- 2 etapas de Renombramiento de registros
- 1) Toma 3 µops a la vez de la cola de µops y renombra los registros.

El mapeo de registros se llama *Register Alias Table* (RAT), indica con un bit si el registro está mapeado a un registro lógico (EAX, EBX, etc) o a una de las 40 entradas del ROB.

El RAT debe tener 6 puertos de lectura.

Se reservan tres entradas disponibles en el ROB (cola circular), si no hay disponibles (conflicto estructural) se frena la unidad de renombramiento hasta que poder reservarlos.

2) Actualiza el ROB (para cada µop se marca si es la primera, la última o ninguna → atomicidad de la instrucción) y si es necesarios los buffers de load y store.

Las entradas del ROB son usadas como registros físicos.

#### 1 etapa de Dispatch

1)Cuando haya 3 estaciones de reservación disponibles para reservar, se despachan las instrucciones a las estaciones de reservación.

Como las estaciones de reservación no se liberan en orden, se utiliza un mapa de bits para saber cuáles están libres.

### Back-end

- Back-end: 3 etapas
  - Planificación
  - Issue
  - Ejecución


### Back-end

#### 1 etapa de Planificación:

 Por ciclo podrían comenzar a ejecutar hasta 5 µops por vez.
 Esto va a depender de la disponibilidad de los operandos y de la disponibilidad de las UF.

 Cuando hay varias µops listas en el mismo ciclo, se debe elegir cual puede continuar.

 La planificación asigna la prioridad a las µops en función del tiempo que lleva esperando la instrucción. A mayor tiempo, mayor prioridad.



### Back-end

#### 1 etapa de *Issue*

- Se envían las µops a las UF.
- Una vez que se envía µop se libera la estación de reservación.

#### Etapas de Execute

- La latencia de la ejecución de las UF depende de la operación que realicen.
- Una vez que termina la ejecución (si el CDB está disponible) se hace el *broadcast* del resultado y se guarda en el ROB.

#### Commit

#### 3 etapas para Commit

1) Se resuelven los conflictos de control (error en la predicción de *branchs*, excepciones, ...)

Estamos dejando de lado lo que concierne a loads y stores.

Todas las µops que constituyen una misma instrucción se retiran juntas y demanda dos ciclos:

- 2) Leer el contenido del ROB
- 3) Escribir en el banco de registros.

#### Predicción de los branchs

- Si se erró la predicción del branch:
  - 1)Se vacía le *front-end* y se comienza con las instrucciones correspondientes al nuevo PC hasta el renombramiento de registros.
  - 2)El *back-end* continúa hasta que terminen todas las µops. Las µops delante del *branch* en el ROB pueden hacer el *commit*.
  - 3)Se descartan las µops que siguen al *branch* y se borran del RAT todos los mapeos al ROB. Se prosigue con la normal operación, a partir del renombramiento de registros.
- Es necesario un predictor sofisticado.
  - En el mejor de los casos, luego de errar la predicción, pasaron 12 ciclos (9 de front-end y 3 de ejecución)

# Bibliografía



 <u>Capítulo 3.</u> Multiprocessor Architecture. From simple pipelines to chip multiprocessor. Jean-Loup Baer. Cambridge University Press. 2010.

#### Suplementaria

- <u>Capítulo 3 y Apéndice C</u>. John L. Hennessy & David A. Patterson. Computer Architecture. A Quantitative Approach. Elsevier Inc. 2012, 5ta Ed.
- <u>Capítulo 4</u>. David A. Patterson & John L. Hennessy.
  Computer Organization and Design. The Hardware/Software Interface. Elsevier Inc. 2014, 5ta Ed.