Arquitectura de Computadoras

(Cód. 5561) 1° Cuatrimestre 2018

Dra. Dana K. Urribarri DCIC - UNS

- Read Only Memory (ROM)
- Programmable Logic Array (PLA)
- Programmable Array Logic (PAL®)
- Field Programmable Gate Array (FPGA)

- No tienen una función lógica preestablecida
- Es posible controlar las conexiones o almacenar información para definir la lógica a implementar.
- Para poder ser usados necesitan ser programados: un procedimiento de hw que determina la función a implementar.

Tecnologías permanentes

Fusibles

 Inicialmente cerrados. Se queman con voltajes superiores a los normales y eso abre la conexión.

Antifusibles

 Inicialmente abiertos. Contienen un material no conductor que con voltajes elevados se funde y baja la resistencia cerrando la conexión.

Programación por máscara

 La realiza el fabricante durante las últimas fases del proceso de fabricación del chip. Dependiendo de la función a implementar, se realizan o no las conexiones sobre las capas de metal que sirven como conductoras en el chip.


Tecnologías reconfigurables

 Un dispositivo de almacenamiento de 1 bit que controla un transistor: si el bit está en 1, el transistor cierra el circuito. Si el bit está en 0, el transistor abre el circuito.


Es fácilmente reprogramable, pero necesita alimentación.

 Basada en transistores floating-gate (transistor que tiene una puerta flotante aislada en el interior) conectada de forma capacitiva. Como está aislada permite mantener la carga por largos períodos de tiempo.


Definición genérica de una función lógica








(a) Programmable read-only memory (PROM)



(b) Programmable array logic (PAL) device




(c) Programmable logic array (PLA) device

Dana K. Urribarri AC 2018

ROM

No volátil y permanente.



- Permite especificar completamente n funciones de k entradas.
- Tamaño: $2^k \times n$ bits

ROM

- Una ROM de 2^k x n tendrá internamente un decoder de k a 2^k y n compuertas OR.
- Cada OR tendrá 2^k entradas conectadas de manera programable a cada salida del decoder.

ROM de 32x8:
32 palabras de 8 bits cada una.

5 líneas de entrada y 8 líneas de salida.

I₁

Secondar de salida.

I₂

Secondar de salida.

A₇

A₆

A₅

A₇

A₆

A₈

A₄

A₃

A₂

A₁

A₁

A₃

A₂

A₁

A₁

A₁

A₂

A₃

A₄

A₃

A₂

A₁

A₁

A₃

A₂

A₁

A₁

A₃

A₄

A₃

A₄

A₃

A₄

A₃

A₄

A₄

A₅

A₅

A₄

A₅

A₄

A₅

A₅

A₄

A₅

A₄

A₅

A₅

A₄

A₅

A₆

A₅

A₄

A₅

A₆

A₅

A₄

A₅

A₆

A₅

A₄

A₅

A₆

A₅

A₆

A₇

A₈

A


OR de 32

ROM

- Dependiendo de la tecnología de programación:
 - ROM → programación por máscara
 - PROM → programación por fusible o antifusible
 - EPROM → tecnología que usa transistores floatinggate. Programable electrónicamente y borrable con luz ultravioleta.
 - EEPROM → tecnología que usa transistores floatinggate. Programable y borrable electrónicamente.
 - Memoria FLASH → Mejora de la EEPROM.


PLA

- Similar a la ROM
- No genera todos los posibles minitérminos.
- El decoder se reemplaza por un arreglo de AND que se pueden programar para generar términos productos.
- Los términos productos se conectan selectivamente a compuertas OR para generar la función requerida.
- Tamaño: cantidad de conexiones disponibles




Tamaño: (nro entradas + nro de salidas) × nro términos producto

PLA



PAL®

- Similar al PLA pero no tan flexible.
- El plano de AND es programable.
- El plano de OR es fijo.
- Los minitérminos no se pueden compartir entre múltiples salidas.




FPGA

- Interconectan elementos básicos para lograr funcionalidad más avanzada.
 - Bloques de lógica programable
 - Interconexiones programables entre los bloques
 - Pines de entrada/salida programables
- Adicionalmente, bloques de lógica dedicada:
 - Memorias
 - Unidades aritmético/lógicas
 - Microprocesadores

FPGA

Conceptualmente: un arreglo 2D de celdas con posibles interconexiones entre ellas.

- Las celdas consisten de tablas de lookup (LUT): una pequeña cantidad de lógica y RAM.
- Configurar el FPGA requiere configurar los pines de entrada, los bloques de lógica programable, el conexionado entre los bloques, y los pines de salida.



Bibliografía



• <u>Capítulo 3* y 5*.</u> Morris Mano, Kime & Martin. *Logic* and computer design fundamentals. Prentice Hall (5ta Ed. 2015)

Suplementaria

 <u>Apéndice B.</u> David A. Patterson & John L. Hennessy. Computer Organization and Design. The Hardware/Software Interface. Elsevier. (5ta Ed. 2014)

* no completos