

# Esercitazione 1 - Progetto guidato di un circuito

# Esercizio 1 - Rilevamento della velocità dei veicoli

- ▼ Creatore originale: @Giacomo Dandolo
  - @<Utente>(<Data>): <Descrizione della modifica>

#### **Objettivo**




Diagramma temporale del circuito da creare

Si vuole realizzare il comportamento del diagramma temporale attraverso un circuito logico.

### **▼ Logica della realizzazione**

La logica della realizzazione è:

- 1. generare un segnale QQQ che va a 1 nell'intervallo di tempo tra i due segnali dei sensori S1 e S2, utilizzando un componente che viene impostato (SET) dal segnale del sensore S1 e resettato (RESET) dal segnale del sensore S2.
  - Il componente utilizzato è un Flip-Flop SR, poiché permette di impostare (S = SET) e resettare (R = RESET) il valore QQQ in uscita;
- 2. misurare la durata della fase in cui QQQ è a 1.
  - Il componente utilizzato è un clock accoppiato ad un contatore, che permette di contare (e quindi misurare) la durata della fase;
- 3. confrontare la durata con una soglia.
  - a. Durata superiore alla soglia: velocità inferiore al limite;
  - b. Durata inferiore alla soglia: velocità superiore al limite, bisogna attivare la telecamera.

Il componente utilizzato è un comparatore, che permette di confrontare l'ingresso A con l'ingresso B aritmeticamente, portando una delle tre uscite (>,<,=>,<,=>,<,=) a 1.

#### **▼ Descrizione del circuito**

Analizziamo le varie parti:

- (1) Il FF-SR è impostato per eseguire SET quando  $S1=1S_1=1S1=1$ , mentre eseguire RESET quando  $S2=1S_2=1S2=1$ , in modo da, rispettivamente, iniziare o terminare la conta.
- (2) Si utilizza il FF-D sincrono con un clock CK per sincronizzare l'uscita Q del FF-SR, in modo da evitare che ci siano inconsistenze nei periodi di conta.
- (3) Impostando che il tempo di clock sia  $TCK=10msT_{\text{CK}} = 10msTCK = 10ms$ , si imposta come soglia CNTR=6CNTR=6CNTR = 6:

- (4) Se il segnale  $Q0=Q^-=1Q_0= \text{Noverline } Q=1Q0=Q=1$ , il segnale di CLR viene attivato, poiché il segnale di RESET è impostato a 1, e si è quindi resettato il valore del counter di tempo. Se il segnale  $Q1=1Q_1=1Q1=1$  oppure  $Q2=1Q_2=1Q2=1$ , si ha che  $FZ=1\text{text}{FZ}=1$ FZ = 1.
- (5) Se i segnali  $Q^-=0$ \overline Q=0Q=0 (segnale di SET è impostato a 1, si sta ancora contando), X=1X=1X=1 e FZ=1\text{FZ}=1FZ = 1 hanno i valori definiti, allora si deve attivare la telecamera. Per attivarla, si usano due FF-D:
  - il primo FF-D sincrono permette di memorizzare il valore di Y0=FZ·Q<sup>-</sup>·XY\_0 = \text{FZ} \cdot \overline Q \cdot XY0 = FZ·Q·X, portando in uscita Y1=Y0<sup>-</sup>Y\_1 = \overline{Y\_0}Y1 = Y0;
  - il secondo FF-D sincrono permette di memorizzare il valore di Y1=Y2Y\_1 = Y\_2Y1 = Y2.

Si definisce  $T=Y1 \cdot Y2T=Y_1 \cdot Y2T = Y1 \cdot Y2$ .

{T=0telecamera disattivataT=1telecamera attivata\begin{cases}

```
T = 0 & \text{telecamera disattivata} \\
T = 1 & \text{telecamera attivata}
```

 $\ensuremath{\mbox{\mbox{end}\{\mbox{\mbox{\mbox{cases}}\}\{T=0T=1\mbox{\mbox{\mbox{\mbox{\mbox{elecamera}}}}\ attivata}$ 

Questa implementazione utilizza due FF-D perché si utilizza un comparatore che imposta X=1X=1X = 1quando CNTR<6\text{CNTR} < 6. ma la telecamera si deve attivare quando CNTR=6\text{CNTR} = 6. Grazie al clock, il quale sincronizza tutto il circuito, è necessario che sia Y1Y\_1Y1 che Y2Y\_2Y2 siano uguali a 1 nello stesso periodo di clock, ossia quando Y0=1Y\_0 = 1Y0 = 1 per due periodi di clock successivi.

# Esercizio 2 - Calcolo della frequenza massima

- ▼ Creatore Originale: @Giacomo Dandolo
  - @Giacomo Dandolo (13/04/2025): aggiunti i collegamenti ad argomenti di teoria.
  - @<Utente>(<Data>): <Descrizione della modifica>

#### **Obiettivo**

Qual è la massima frequenza di clock Fmax[fo]F\_{\max}Fmax?

### **▼ Tempistiche del circuito**

Riportiamo le tempistiche del circuito:

- tempo di propagazione della porta OR: tOR=1 nst\_{\text{OR}} = 1 \text{ns}tOR = 1 ns;
- tempo di propagazione della porta AND: tAND=2 nst\_{\text{AND}} = 2 \ \text{ns}tAND = 2 ns;
- tempo di propagazione del comparatore: tcomp=10 nst\_{\text{comp}} = 10 \text{ns}tcomp = 10 ns;
- FF-D e contatore:
  - o tempo di propagazione del clock;

```
tCK-Q=1 nst_{\text{CK-Q}} = 1 \setminus text\{ns\}tCK-Q = 1 ns
```

o tempo di setup;

```
tSU=0.8 nst_{\text{SU}} = 0.8 \text{ns}tSU = 0.8 ns
```

o tempo di hold.

```
tH=0.5 nst_\text{H} = 0.5 \ \text{ms}_tH = 0.5 ns
```

#### ▼ Calcolo della frequenza massima

Si devono considerare i vari percorsi da QQQ a DDD per i vari flip-flop per il calcolo della <u>frequenza massima</u> Fmax{fijF\_{\max}Fmax, facendo in modo di trovare il percorso con il tempo di percorrenza maggiore.

Visualizzazione dei percorsi su cui calcolare il tempo di percorrenza

(1)

```
t1=tCK-Q+tOR=1 \ ns+1 \ ns=2 \ nst\_1 = t_{\text{CK-Q}} + t_{\text{CK-Q}} + t_{\text{CR}} = 1 \ \text{text}\{ns\} + 1 \ \text{text}\{ns\} = 2 \ \text{text}\{ns\}t1 = tCK-Q+tOR = 1 \ ns + 1 \ ns = 2 \ ns
```

(2)

```
t2 = tCK-Q + tOR + tAND = 1 \ ns + 1 \ ns + 2 \ ns = 4 \ ns + 2 \ t_{\c K-Q} + t_
```

(3)

```
t3=tCK-Q+tcomp+tAND=1 \ ns+10 \ ns+2 \ ns=13 \ nst\_3 = t_{\text{CK-Q}} + t_{\text{comp}} + t_{\text{AND}} = 1 \setminus \text{text}\{ns\} + 10 \setminus \text{text}\{ns\} + 2 \setminus \text{text}\{ns\} = 13 \setminus \text{text}\{ns\} + 2 \setminus \text{text}\{ns\} + 2
```

Si ottiene che il tempo di clock minimo è t3t\_3t3 sommato a tSUt\_{\text{SU}}tSU, essendo t3t\_3t3 il percorso di costo massimo in termini di tempo tra quelli definiti.

```
TCK \geq TCK, \ min=t3+tSU=1 \ ns+10 \ ns+2 \ ns+0.8 \ ns=13.8 \ nsT_{\text{CK}} \ ge \ T_{\text{CK}} \ ge \ T_{\text{CK}} = 1 \ \text{text}\{ns\} + 10 \ \text{text}\{ns\} + 2 \ \text{text}\{ns\} + 0.8 \ \text{text}\{ns\} = 13.8 \ \text{text}\{ns\}TCK \geq TCK, \ min = t3 + tSU = 1 \ ns + 10 \ ns + 2 \ ns + 0.8 \ ns = 13.8 \ ns
```

Dopo il calcolo di TCK, minT\_{\text{CK, min}}TCK, min, si può definire la frequenza massima Fmax[6]F\_{\max}Fmax.

```
FCK=1TCK \leq Fmax = 1TCK, min=72.5 MHzF_{\text{CK}} = \frac{1T_{\text{CK}}}{\text{CK}} = \frac{1T_{\text{CK}}}{\text{CK
```

#### **▼ Verifica delle violazioni di hold**

## (1)

 $tCK-Q = 1 \; ns > tH = 0.5 \; nst_{\{\text{CK-Q}\}} = 1 \; \setminus \\ text\{ns\} > t_H = 0.5 \; \setminus \\ text\{ns\}tCK-Q = 1 \; ns > tH = 0.5 \; ns = 0.5 \; \cap \\ text\{ns\}tCK-Q = 1 \; ns > tH = 0.$ 

Dato che la <u>condizione di hold</u> è verificata, non ci possono essere violazioni.