

Esercitazione 3 - Tempi di salita, di discesa, di propagazione e frequenza massima

Esercizio 1 - Porte Logiche CMOS


- ▼ Creatore originale: @Francesco Ambrosino
 - @Giacomo Dandolo (11/04/2025): Aggiunte descrizioni per passaggi dell'obiettivo 1, aggiunti valori forniti dal testo ed eseguiti i calcoli per l'obiettivo 2.1.
 - @<utente> (<data>): <descrizione della modifica>

Obiettivo 1 - Completamento della schematica

Completare lo schematica della porta logica.

Dato un pull-up network (pull-down network), il corrispettivo pull-down network (pull-up network) si disegna per antitesi: data una serie di CMOS si ha un parallelo, e viceversa.

Supponiamo di avere la seguente PUN, che è tale perché sono presenti i pMOS. Vogliamo costruirne la PDN.




Visualizzazione della PUN in esame

▼ Costruzione della PDN


Costruiamo la PDN, dall'esterno verso l'interno.

 Evidenziamo CCC, mettendola in serie al resto del sistema, poiché il parallelo tra CCC e gli altri componenti è descrivibile da una serie tra gli stessi.



Prima operazione


 Evidenziamo DDD, mettendola in parallelo agli altri componenti, poiché la serie tra DDD e gli altri componenti è descrivibile da un parallelo degli stessi.



Seconda operazione

3. Evidenziamo AAA e BBB, mettendoli in serie tra loro, poiché il parallelo tra AAA e BBB è descrivibile da una serie degli stessi.


A // B \square A + B A \/ B \longrightarrow A + B A // B \square A + B



Terza operazione

4. Alla fine del procedimento, si ottiene che il circuito finale è

come nella figura a lato.




Risultato finale

Obiettivo 2.1 - Tempo di salita e di discesa

Dato lo schema precedentemente ottenuto, determinare il tempo di salita (triset_{\text{rise}}trise) e il tempo di discesa (tfallt_{\text{fall}}tfall) minimi e massimi al nodo E, nota RONR_{\text{ON}}RON e CgateC_{\text{gate}}Cgate dei MOS.

 $RON=10 \ k\Omega R_{\text{cons}} = 10 \ \ \text{komegaRON} = 10 \ k\Omega$

 $Cgate=5 \ fFC_{\text{gate}} = 5 \setminus \text{text} \{fF\}Cgate = 5 \ fF$



Schema ottenuto alla fine dell'obiettivo 1



Richiami teorici

Calcolo del tempo di salita (triset_{\text{rise}}trise) e del tempo di discesa (tfallt_{\text{fall}}tfall)

Per il calcolo di triset_{\text{rise}}trise si guarda la PUN, mentre per il calcolo di tfallt_{\text{fall}}tfall si guarda la PDN, visto che la carica arriva (rise) dalla Pull Up Network e si disperde (caduta) dalla Pull Down Network.

↑□ Tempi di salita e di discesa

Calcolo del tempo di transizione (ttransizionet_{\text{transizione}}}ttransizione)

```
\label{eq:transizione} $$ transizione = \tau \cdot \ln[6](9) = \tau \cdot 2.2t_{\text{transizione}} = tau \cdot (0) = tau \cdot 2.2t_{\text{transizione}} = \tau \cdot \ln(9) = \tau \cdot 2.2
```


```
\tau=Req·Ccarico\tau = R_{\text{eq}} \cdot C_{\text{carico}}\tau = Req·Ccarico
```

Per il calcolo di ttransizione, mint_{\text{transizione, min}}ttransizione, min si usano le Req, minR_{\text{eq, min}}Req, min, mentre per il calcolo di ttransizione, maxt_{\text{transizione, max}}ttransizione, max si usano le Req, maxR_{\text{eq, max}}Req, max.

La CcaricoC_{\text{carico}}Ccarico è la stessa per entrambi i casi.

▼ Impostazione

Considereremo Ccarico= $2 \cdot \text{CgateC}_{\text{carico}}=2 \cdot \text{Cgate}$ C_{\text{gate}}Ccarico = $2 \cdot \text{Cgate}$, poiché il carico è rappresentato dall'inverter il quale è formato da due MOS considerabili in parallelo e, di conseguenza, bisogna considerare il parallelo delle CgateC_{\text{gate}}Cgate dei MOS che costituiscono l'inverter.



Sia per il tempo di salita, sia per il tempo di discesa, si possono descrivere i rispettivi tempi massimi e minimi come:

 $ttransizione, min=2.2 \cdot Req, min \cdot Ccarico=2.2 \cdot Req, min \cdot 2Cgatet_{\text{transizione, min}}=2.2 \cdot R_{\text{eq, min}} \cdot C_{\text{carico}} = 2.2 \cdot R_{\text{eq, min}} \cdot C_{\text{carico}} = 2.2 \cdot R_{\text{eq, min}} \cdot R_{\text{carico}}$

2C_{\text{gate}}ttransizione, min = 2.2 · Req, min · Ccarico = 2.2 · Req, min · 2Cgate

 $\label{transizione, max=2.2-Req, max-Ccarico=2.2-Req, max-2Cgatet_{\text{transizione, max}} = 2.2 \cdot Req, \\ \text{cdot C_{\text{text}\{carico\}}} = 2.2 \cdot Req, \\ \text{max} \cdot \text{Corico} = 2.2 \cdot R$


▼ Calcolo della resistenza equivalente minima e massima

Per il calcolo della Req,minR_{\text{eq,min}}Req,min e Req,maxR_{\text{eq,max}}Req,max, in entrambi i casi di tempo di salita e di discesa, si può procedere in due modi:

- 1. si calcolano tutte le combinazioni di ReqR_{\text{eq}} Req possibili, prendendo quelle che ne minimizzano (o massimizzano) il valore;
- 2. si osserva che i paralleli diminuiscono il valore della ReqR_{\text{eq}}Req, le serie aumentano il valore della ReqR_{\text{eq}}Req. Sapendo questo, nel calcolo della Req, minR_{\text{eq, min}}Req, min basta tenere in considerazione più paralleli possibili e solo le serie "obbligate". Nel calcolo della Req, maxR_{\text{eq, max}}Req, max dobbiamo tenere in considerazione più serie possibili, evitando i paralleli.

▼ Calcolo del tempo di salita

Sviluppiamo i calcoli della Req, minPUNR^{\text{PUN}}_{\text{eq, min}}Req, minPUN e Req, maxPUNR^{\text{PUN}}_{\text{eq, max}}Req, maxPUN in relazione al tempo di salita, osservando la PUN.




Calcolo della resistenza equivalente minima:

in

rosso A// BA\|BA/| B, in verde (A// B)+D(A\|B)+D(A// B) + D, in blu $((A// B)+D)// C((A\setminus B)+D)\setminus C((A// B)+D)// C$.

N.B. stiamo considerando la PUN



Calcolo della resistenza equivalente massima:

in

rosso AAA oppure BBB (essendo uguali in valore), in arancione DDD e tutti insieme (A+D)(A + D)(A + D) oppure (B+D)(B + D)(B + D). N.B. stiamo considerando la PUN

Si noti come la serie utilizzata tra $\{A,B\}\A, B\}$ e DDD è obbligata, perché altrimenti non sarebbe presente collegamento tra EEE e $V \otimes V_{infty} \otimes e$, e quindi deve fare parte del calcolo di Req, minPUNR^{\text{PUN}}_{\text{eq, min}}Req, minPUN.

```
Possiamo, quindi, calcolare trise,mint_{\text{rise,min}}trise,min e trise,maxt_{\text{rise,max}}trise,max.
```


```
trise, min=Req, minPUN · 2Cgate=35RON · 2Cgate\begin{align*}
```

```
\tau_{\text{vise, min}} &= R_{\text{eq, min}}^{\text{pUN}}
\cdot 2C_{\text{gate}} \k = \frac{35 R_{\text{ON}} \cdot dot}{}
2C_{\text{gate}}
\end{align*}\trise, min = Req, minPUN \cdot 2Cgate = 53RON \cdot 2C
gate
           trise,min=2.2\text{rise, min=0.13 nst_{\text{rise,min}} =
           2.2 \tan_{\text{rise, min}} = 0.13
           \text{text}\{\text{ns}\}\text{trise}, \text{min} = 2.2\tau\text{rise}, \text{min} = 0.13 \text{ ns}
trise, max=Req, maxPUN · 2Cgate=2RON · 2Cgate\begin{align*}
\text{tau}_{\text{eq, max}} &= R_{\text{eq, max}}^{\text{pUN}}
\cdot 2C_{\text{gate}} \= 2 R_{\text{ON}} \cdot
2C_{\text{gate}}
\ensuremath{\mbox{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbox{$\sim$}}}\ensuremath{\mbox{\mbo
gate
           trise,max=2.2trise, max=0.44 nst_{\text{rise,max}} =
           2.2\tau_{\text{rise, max}} = 0.44 \
```

▼ Calcolo del tempo di discesa

 $\text{text{ns}}$ trise,max = 2.2trise, max = 0.44 ns


Sviluppiamo i calcoli della Req, minPDNR^{\text{PDN}}_{\text{eq, min}}Req, minPDN e Req, maxPDNR^{\text{PDN}}_{\text{eq, max}}Req, maxPDN in relazione al tempo di discesa, osservando la PDN.



Calcolo della resistenza equivalente minima:

in

verde A+BA+BA + B, in rosso (A+B)// D(A+B)\/D(A+B)// D e in blu ((A+B)// D)+C((A+B)\/D)+C((A+B)// D)+C. N.B. stiamo considerando la PDN



Calcolo della resistenza equivalente massima:

In

rosso CCC, in arancione A+BA+BA + B e in verde

A+B+CA+B+CA+B+C;

N.B. stiamo considerando la PDN

 $\label{eq:req_minPDN} $$ \operatorname{Req_minPDN} = ((RA + RB) \ / \ RD) + RC = \frac{53}{R_{\text{N}}} = ((R_A + R_B) \ / \ R_D) + R_C = \frac{53}{R_{\text{N}}} = ((R_A + R_B) \ / \ R_D) + R_C = \frac{53}{R_{\text{N}}} = \frac{63}{R_{\text{N}}} = \frac{6$

Possiamo, quindi, calcolare tfall,mint_{\text{fall,min}}tfall,min e tfall,maxt_{\text{fall,max}}tfall,max.

τfall, min=Req, minPDN · 2Cgate=53RON · 2Cgate\begin{align*}

 $\label{eq:condition} $$ \end{align*} $$ $$ \end{align*} $$ in = Req, minPDN \cdot 2Cgate = 35RON \cdot 2C $$ gate $$$

τfall, max=Req, maxPDN · 2Cgate=3RON · 2Cgate\begin{align*}

 $\end{align*}\tau fall, max = Req, maxPDN \cdot 2Cgate = 3RON \cdot 2Cgate$


 $tfall,max=2.2\tau fall, max=0.66 \ nst_{\text{fall,max}} = 2.2 \ tau_{\text{fall,max}} = 0.66 \ \ \text{text{ns}tfall,max} = 2.2\tau fall, max = 0.66 \ ns$

▼ Nota a posteriori

In questo caso, Req,minfallR^{\text{fall}}_{\text{eq,min}}Req,minfall risulta uguale a Req,minriseR^{\text{rise}}_{\text{eq,min}}Req,minrise, ma con il coefficiente invertito. Questa non è una regola: la spiegazione è che in questo caso entrambe le ReqR_{\text{eq}}Req considerano tutto il circuito, quindi al più può essere vista come una conferma di simmetria tra PUN e PDN.

Obiettivo 2.2 - Tempi di propagazione

Dato lo schema precedentemente ottenuto, determinare tpropagazione, mint_{\text{propagazione, min}}tpropagazione, min e tpropagazione, maxt_{\text{propagazione, max}}tpropagazione, max, noti VIL,VIH,VDD,RON,Ccarico,E,Ccarico, IV_{\text{IL}}, V_{\text{IH}}, V_{\text{IH}}, V_{\text{DD}}, R_{\text{ON}}, C_{\text{carico,E}}, C_{\text{carico, I}}, C_{\text{LX}}, V_{\text{IL}} < V_{\text{IL}} < VIH, VDD, RON, Ccarico, E, Ccarico, I, dove VIL < VIHV_{\text{IL}} < V_{\text{IH}} \) VIL < VIH.



Schema ottenuto nell'obiettivo 1

▼ Impostazione

Per calcolare il tempo di propagazione tpropagazionet_{\text{propagazione}}tpropagazione, sia esso minimo o massimo, dobbiamo considerare quattro situazioni:

- 1. commutazioni in E;
 - a. L→HL \rightarrow HL → H;
 - b. H→LH \rightarrow LH → L.
- 2. commutazioni in OUT.
 - a. L→HL \rightarrow HL → H;
 - b. $H \rightarrow LH \setminus rightarrow LH \rightarrow L$.

Per gestire questi casi, è necessario ricordarsi la seguente formula:

 $Vc(t) = V = +(V0 - V = V_{\infty})e^{-t\tau} Vc(t) = V_{\infty} + (V0 - V = V_{\infty})e^{-t\tau} Vc(t) = V = V_{\infty} + (V0 - V = V_{\infty})e^{-t\tau} Vc(t) = V_{\infty} + (V0 - V = V_{\infty})e^{-t\tau} Vc($

▼ Spiegazione del caso L→H

Per il caso in cui è presente la transizione LOW (L) → HIGH (H), si deve:

- guardare la PUN, ricordando che si vuole raggiungere HIGH;
- ricordando che si parte da LOW, equivalente a GND, si ha:

$$V0=VGNDV_0 = V_{\text{c}} = VGND$$

$$V = VDDV_{infty} = V_{\text{DD}}V = VDD$$

• sviluppando l'equazione generale, si ottiene:

```
t = \tau \cdot ln[fo](VDDVDD - Vc(t))t = \lambda \ln \wedge (V_{\tau}(DD)) = \lambda (V_{\tau}(DD)) = \tau \cdot ln(VDD - Vc(t)) + \lambda (V_{\tau}(DD)) = \tau \cdot ln(VDD - Vc(t)) + \lambda (V_{\tau}(DD)) = \lambda (V_{\tau}(D
```

▼ Caso L→H (E)

Utilizzeremo i valori Req, minR_{\text{eq, min}}Req, min ed Req, maxR_{\text{eq, max}}Req, max del tempo di salita calcolati all'obiettivo precedente, che d'ora in poi alleggeriremo omettendo l'apice PUN\text{PUN}PUN.

```
Req, min=35RONR_{\text{eq, min}} = \frac 35
R_{\text{ON}}Req, min = 53RON

Req, max=2RONR_{\text{eq, max}}=2R_{\text{ON}}Req, max = 2RON
```

- motivo fisico: essendo in salita (L→H), per il calcolo del tempo minimo usiamo la soglia più bassa, poiché è quella che viene attraversata prima tra le due;
- motivo matematico: volendo trovare il tempo minimo, usiamo il valore più piccolo poiché, essendo col segno negativo
 al denominatore, è quello che minimizza il risultato della frazione. Detto in altri termini, se usassimo
 VIHV_{\text{IH}}\VIH otterremmo un valore maggiore rispetto ad usare VILV_{\text{IL}}\VIL.

Per il calcolo di $tL \rightarrow H$, $maxt_{\text{L}} \rightarrow H$, $max_{\text{L}} \rightarrow H$, $max usiamo Vc(t) = VIHV_c(t) = V_{\text{L}} \lor Vc(t) = VIHV_c(t) = VIHV_c(t)$

```
 \label{thmax} $$ tL\to H, \max-\operatorname{Ccarico}, E\cdot\ln_{\mathcal{O}}(VDDVDD-VIH)=0.36 \ nst_{\text{L} \rightarrow L, \max}=R_{\text{eq, max}} \cdot C_{\text{carico}, E} \cdot \ln\log(\frac{V_{\text{DD}}}V_{\text{DD}}-V_{\text{IH}})) = 0.36 \ \cdot (1.5) + 0.36 \ ns \ \cdot C_{\text{max}}(VDD) = 0.36 \ ns
```

▼ Caso L→H (I)

Per il calcolo delle Req, minR_{\text{eq, min}}Req, min ed Req, maxR_{\text{eq, max}}Req, max dell'inverter, guardiamo la PUN, in cui notiamo che c'è un solo percorso possibile. Si ha, quindi:

```
Req=Req, min=Req, max=RONR_{\text{eq}} = R_{\text{eq}}, min\} = R_{\text{eq}}, max\} = R_{\text{on}} = Req, min = Req, max = RON
```

Come per il punto E, per il calcolo di $tL \rightarrow H$, $mint_{\text{L}}\right. H$,

```
 \label{tl} $$tL\to H$, $\max=Req\cdot Ccarico, I\cdot In[\mathcharpoonup Information of the property of
```

▼ Spiegazione del caso H→L

Per il caso in cui è presente la transizione HIGH (H) → LOW (L), si deve:

- guardare la PDN, ricordando che si vuole raggiungere LOW;
- ricordando che si parte da HIGH, equivalente a DD, si ha:

```
V0 = VDDV_0 = V_{\text{DD}}V0 = VDD V\infty = VGNDV_{\text{infty}} = V_{\text{CND}}V\infty = VGND
```

• sviluppando l'equazione generale, si ottiene:

 $t = \tau \cdot \ln[fo](VDDVc(t))t = \lambda \cdot \ln \left(\frac{V_{\text{DD}}}{V_c(t)} \right) = \tau \cdot \ln \left(\frac{V_{\text{DD}}}{V_c(t)} \right)$

▼ Caso H→L (E)

Utilizzeremo i valori Req, minR_{\text{eq, min}}Req, min ed Req, maxR_{\text{eq, max}}Req, max del tempo di discesa calcolati all'obiettivo precedente, che d'ora in poi alleggeriremo omettendo l'apice PDN\text{PDN}PDN.

```
Req, min=53RONR_{\text{eq, min}} = \frac 53
R_{\text{ON}}Req, min = 35RON

Req, max=3RONR_{\text{eq, max}}=3R_{\text{ON}}Req, max = 3RON
```

Per il calcolo di $tH \rightarrow L$, $mint_{\text{H}}\right\} Vc(t) = VIHV_c(t) = VI$

- motivo fisico: essendo in discesa (H→L), per il calcolo del tempo minimo usiamo la soglia più alta, poiché è quella che viene attraversata prima tra le due;
- motivo matematico: volendo trovare il tempo minimo, usiamo il valore più alto poiché, essendo col segno positivo al denominatore, è quello che minimizza il risultato della frazione. Detto in altri termini, se usassimo VILV_{\text{IL}}VIL otterremmo un valore maggiore rispetto ad usare VIHV_{\text{IH}}VIH.

```
 \label{thomographic} $$ tH\to L, \min=Req, \min\cdot Ccarico, E\cdot \ln[O](VDDVIH)=0.03 \ nst_{\text{H} \rightarrow L, \min}=R_{\text{eq, min}} \cdot C_{\text{carico, E}} \cdot \ln[O](VDDVIH)=0.03 \ nst_{\text{H}\rightarrow L, \min}=Req, \min\cdot Ccarico, E\cdot \ln(VIHVDD)=0.03 \ nst_{\text{H}\rightarrow L, \infty}=Req, \min\cdot Ccarico, E\cdot \ln(VIHVDD)=0.03 \ nst_{\text
```

Per il calcolo di $tL \rightarrow H$, maxt_{\text{L} \rightarrow \text{H, max}} $tL \rightarrow H$, max usiamo $Vc(t) = VIHV_c(t) = V_{\text{L}} Vc(t) = VIHV_c(t) = VIHV_c(t)$

```
tH \rightarrow L, max = Req, max \cdot Ccarico, E \cdot ln \color{C_{\text{L}, max}} = R_{\text{L}, max}} \cdot Ccarico, E \cdot ln \color{C_{\text{L}, max}} = R_{\text{L}, max}} \cdot Ccarico, E \cdot ln \color{C_{\text{L}, max}} = Req, max \cdot Ccarico, E \cdot ln (VILVDD) = 0.21 \chinq (LL) \chinq (LL
```

▼ Caso H→L (I)

Per il calcolo delle Req, minR_{\text{eq, min}}Req, min ed Req, maxR_{\text{eq, max}}Req, max dell'inverter, guardiamo la PDN, in cui notiamo che c'è un solo percorso possibile. Si ha, quindi:

```
\label{eq:req_req} $$ Req=Req, min=Req, max=RONR_{\text{eq}} = R_{\text{eq}, min} = R_{\text{eq}, max} = R_{\text{on}} $$ R_{\text{on}} = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, min = Req, max = RON $$ Req = Req, max = Req, max = RON $$ Req = Req, max = RON $$ Req = Req, max = Req, max
```

Come per il punto E, per il calcolo di $tH \rightarrow L$, $mint_{\text{H}\rightarrow L}$, $min_{tH}\rightarrow L$

 $tH \rightarrow L$, $max=Req \cdot Ccarico$, $I \cdot In (VDDVIL) = 0.69$ $nst_{\text{H} \cdot L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $I \cdot In (VILVDD) = 0.69$ $nst_{\text{H} \rightarrow L}$, $max=Req \cdot Ccarico$, $max=Req \cdot Cca$, $max=Req \cdot Ccarico$, $max=Req \cdot Ccarico$, $max=Req \cdot Ccarico$,

Si noti come si ottiene lo stesso risultato ottenuto per la PDN, poiché i due network dell'inverter sono identici a livello di MOS.

▼ Ritardo complessivo (OUT)

Facciamo alcuni commenti preliminari:

- per il calcolo dei tempi minimi (massimi) totali si usano i tempi minimi (massimi) locali. Nella pratica, in un'equazione dobbiamo controllare che i pedici siano tutti minimi o tutti massimi;
- fisicamente parlando, i circuiti implementati tramite CMOS comportano sempre una variazione di livello logico.
 Questo significa che, in una serie di circuiti con porte CMOS, la somma tra i tempi di propagazione deve avere i pedici H→L e L→H alternati poiché un MOS che riceve un valore logico basso/alto lo trasmette in uscita alto/basso.

Come esempio, quando vorremo calcolare un $tH \rightarrow Lt_{\text{H}} \rightarrow Lt_{\text{H}} \rightarrow L dovremo impostare i calcoli sapendo che l'ultimo tempo sommato dovrà essere anch'esso <math>tH \rightarrow Lt_{\text{H}} \rightarrow L dovremo impostare i calcoli garantire la coerenza sul valore logico finale e, a cascata, i tempi precedenti dovranno avere i pedici alternati, secondo l'ordine dato dal circuito stesso.$

Definiamo alcuni esempi:

• circuito composto da 3 moduli:

```
tH \rightarrow L, tot = tH \rightarrow L, 1+tL \rightarrow H, 2+tH \rightarrow L, 3t_{\text{H} \rightarrow L}, 1+tL \rightarrow H, 2+tH \rightarrow L, 3t_{\text{H} \rightarrow L}, 1+tL \rightarrow H, 2+tH \rightarrow L, 3t_{\text{H} \rightarrow L}, 1+tL \rightarrow H, 2+tH \rightarrow L, 3+tL \rightarrow H, 3+tL \rightarrow
```

 $tL \rightarrow H, tot = tL \rightarrow H, 1 + tH \rightarrow L, 2 + tL \rightarrow H, 3t_{\text{L} \wedge \text{L}} \rightarrow \text{L} + t_{\text{L}} \rightarrow H, 1 + tH \rightarrow L, 2 + tL \rightarrow H, 3t_{\text{L}} \rightarrow \text{L} \rightarrow H, 1 + tH \rightarrow L, 2 + tL \rightarrow H, 3 + t_{\text{L}} \rightarrow H, 1 + tH \rightarrow L, 2 + tL \rightarrow H, 3 + tL \rightarrow H$

• circuito composto da 4 moduli:

```
 tH \rightarrow L, tot = tL \rightarrow H, 1 + tH \rightarrow L, 2 + tL \rightarrow H, 3 + tH \rightarrow L, 4t_{\{th\} \land \{th\} \land
```

```
\label{tl} $tL\to H, tot=tH\to L, 1+tL\to H, 2+tH\to L, 3+tL\to H, 4t_{\text{L} rightarrow } \text{$tL\to H, tot=tH\to L, 1+tL\to H, 2+tH\to L, 3+tL\to H, 4t_{\text{L} rightarrow } \text{$text\{L\}$, 1} + t_{\text{L} rightarrow } \text{$text\{L\}$, 2} + t_{\text{L} rightarrow } \text{$text\{L\}$, 3} + t_{\text{L} rightarrow } \text{$text\{L\}$, 4} + t_{\text{L} \to H, tot=tH\to L, 1+tL\to H, 2+tH\to L, 3+tL\to H, 4} $$
```

Per calcolare il tempo di propagazione complessivo tprop, tott_{\text{prop, tot}}tprop, tot dobbiamo considerare i quattro casi possibili:

- 1. $tH \rightarrow L$, $mint_{\text{text}} \rightarrow L$, $min_{\text{text}} \rightarrow L$, $min_{\text{text}} \rightarrow L$, $min_{\text{text}} \rightarrow L$
- 2. $tH \rightarrow L$, $maxt_{\text{H} \rightarrow L}$, $max_{\text{H} \rightarrow L}$, $max_{\text{H} \rightarrow L}$, $max_{\text{H} \rightarrow L}$
- 3. $tL\rightarrow H$, mint_{\text{L} \rightarrow \text{H, min}} $tL\rightarrow H$, min;
- 4. $tL \rightarrow H$, $maxt_{\text{L}} \rightarrow H$, $max}tL \rightarrow H$, max

Una volta visionati e capiti i <u>commenti preliminari</u>, lo sviluppo dei calcoli per il nostro esercizio, in cui il circuito è composto da 2 parti, risulta come segue:

```
tH \rightarrow L, tot, min = tL \rightarrow H, E, min + tH \rightarrow L, I, min = 0.22 \ nSt_{\text{H} \rightarrow L, tot, min} = t_{\text{L} \rightarrow H, E, min} + t_{\text{L}, text} + t_{\text{L}, text
```

```
 \begin{tabular}{ll} $$ tH \to L, tot, max = tL \to H, E, max + tH \to L, I, max = 1.05 \ nSt_{\text{H} \to L, tot, max} = t_{\text{L} \to H, tot, max} = t_{\text{L} \to H, E, max} + tH \to L, I, max = 1.05 \ nS \\ $$ tL \to H, tot, min = tH \to L, E, min + tL \to H, I, min = 0.72 \ nSt_{\text{L} \to H, tot, min} = t_{\text{L} \to H, tot, min} = tH \to L, E, min + tL \to H, I, min = 0.72 \ nS \\ $$ tL \to H, tot, min = tH \to L, E, min + tL \to H, I, min = 0.72 \ nS \\ $$ tL \to H, tot, min = tH \to L, E, min + tL \to H, I, min = 0.72 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nSt_{\text{L} \to H, tot, max} = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 2.00 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 1.05 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 1.05 \ nS \\ $$ tL \to H, tot, max = tH \to L, E, max + tL \to H, I, max = 1.05 \
```

▼ Nota a posteriori

Per semplificare la trattazione, è stata omessa l'importanza di verificare sempre che tmax foi > tmin foit_{\max} > t_{\min} tmax > tmin, ma, essendo i calcoli soggetti a piccoli errori di attenzione, questa verifica può risultare assai importante.

Esercizio 2 - Porte Logiche CMOS

- ▼ Creatore originale: @Gianbattista Busonera
 - @<utente> (<data>): <descrizione della modifica>

Obiettivo 1 - Implementazione di funzione logica con CMOS

Implementare, tramite porte CMOS, la seguente funzione logica.

Come visto nella sezione di teoria relativa all'<u>implementazione delle porte logiche CMOS</u>, è possibile implementare una funzione logica grazie a un circuito con rete di pull down e rete di pull up. La via più conveniente è solitamente quella di partire dalla rete di pull-down (nMOS).

Per far ciò, è necessario avere la funzione logica UUU scritta in maniera tale che sia completamente negata. Per renderlo possibile, è necessario utilizzare le leggi di De Morgan per ricondurci a tale forma ed, eventualmente, ricorrere a una doppia negazione.

▼ Utilizzo delle leggi di De Morgan

Ricordiamo le leggi di De Morgan:

```
A \cdot B^{-} = A^{+} B^{\operatorname{log}} + A \cdot B^{-} = A + B A^{-} \cdot B^{-} = A + B^{\operatorname{log}} + B + B A^{-} \cdot B^{-} = A + B^{\operatorname{log}} + B + B A^{-} \cdot B^{-} = A + B
```

Da queste, possiamo ricavare:

```
U = A + B^{-} + C \cdot D^{-}U = \langle A + B \rangle + \langle C \rangle U = A + B + C \cdot D
```

▼ Utilizzo della doppia negazione

Utilizziamo la doppia negazione:

```
 U = U^- = A + B^- + C \cdot D^- U = \operatorname{\{\overline\{U\}\}} = \operatorname{\{\overline\{\overline\{A+B\} + \operatorname{\{\overline\{C \setminus CD\}\}}\}} U = U = A + B + C \cdot D
```


Concentriamoci, per il momento, su $A+B^-+C\cdot D^-$ \overline{\overline{A + B} + \overline{C \cdot D}}A + B + C \cdot D, notando che è stata rimossa una negazione dalla definizione di UUU, in modo da visualizzare meglio cosa succede.

 $U=U^{-}=(A+B)\cdot(C\cdot D)^{-}U= \\ verline\{verline\{U\}\} = \\ verline\{(A+B)\cdot(C\cdot C)U\}U=U=(A+B)\cdot(C\cdot D)$

Otteniamo pertanto il circuito CMOS equivalente che implementa tale funzione logica:

Obiettivo 2 - Tempi di salita e di discesa

Determinare i tempi di salita e discesa minimi, sapendo che RON=20 k Ω R_{\text{ON}} = 20 \\text k \\OmegaRON = 20 k Ω e che l'uscita UUU è collegata ad un carico di 50 fF50 \\\text{fF}50 fF (50 femtofarad).



Circuito CMOS equivalente che implementa la funzione logica $U=U^-=(A+B)\cdot (C\cdot D)^-U= \\ | (C\cdot D)$

▼ Calcolo del tempo di salita

Come visto nell'esercizio 1, per calcolare il tempo di salita è necessario guardare la rete di Pull Up (quella dove sono presenti

i P-MOS).

Per il calcolo del tempo di salita minimo trise,mint_{\text{rise,min}}trise,min è necessario considerare il maggior numero di percorsi possibili e, visto che quando i PMOS sono "accesi", cioè fanno passare corrente, li possiamo considerare dei resistori con resistenza RONR_{ON}RON, conviene considerare come percorso "minimo":

```
Req, min=(RA+RB) // RC // RD=2R // (R // R)=2R // R2=R2 · 2RR2 + 2R=2R25R=25R\begin{align*}
```

 $R_{\text{eq, min}} &= (R_A + R_B) | R_C | R_D \\ &= 2R | (R|R) = 2R | \frac{R}{2} \cdot 2R | R_{2} \cdot R_{2} | R_{2} | R_{2} \cdot R_{2} | R_{$

```
\end{align*}Req, min = (RA + RB) // RC // RD = 2R // (R // R) = 2R // 2R = 2R + 2R2R \cdot 2R = 5R2R2 = 52R
```

Ci viene detto nel testo che il carico dell'uscita (rappresentato come una freccia verso destra) ha capacità pari a C=50 fFC = 50 fF. Sapendo che trise=2.2 trise = $2.2 \text{tau}_{\text{rise}}$ trise = 2.2 trise, possiamo calcolare:

```
trise,min=2.2 trise,min=2.2
```

Il calcolo del tempo di salita massimo differisce solo per il fatto che consideriamo il percorso peggiore che la corrente può attraversare (quello che farebbe impiegare più tempo). Chiaramente, questo percorso viene dato dall'attraversamento delle due resistenza A e B, senza considerare alcun parallelo.

```
Req, max=RA+RB=2RR_{\text{eq, max}} = R_A + R_B = 2RReq, max = RA + RB = 2R
```

```
trise,max=2.2trise, max=2.2Req,max\cdot C=2.2(2RC)=4.4 \ nst_{\text{rise,max}}=2.2 \ tau_{\text{rise,max}}=2.2 \ R_{\text{eq,max}} \ C=2.2(2RC)=4.4 \ ns
```

▼ Tempo di discesa


Come visto nell'esercizio 1, per calcolare il tempo di discesa è necessario guardare la rete di Pull Down (quella dove sono presenti gli N-MOS).

Per il calcolo del tempo di discesa minimo è necessario considerare il maggior numero di percorsi possibili e, visto che quando gli NMOS sono "accesi", cioè fanno passare corrente, li possiamo considerare dei resistori con resistenza RONR_{ON}RON, conviene considerare come percorso "minimo":

```
Req,min=(RA // RB)+RC+RD=R2+2R=52R \setminus \{align*\}
```

 $R_{\text{eq,min}} &= (R_A \mid R_B) + R_C + R_D \\ &= \frac{R}{2} \\ &+ 2R = \frac{5}{2}R$

 $\ensuremath{\mbox{end\{align*\}\mbox{Req,min} = (RA // RB) + RC + RD = 2R + 2R = 25R}$



Circuito CMOS equivalente che implementa la funzione logica $U=U^-=(A+B)\cdot (C\cdot D)^-U = \operatorname{overline}_{\coloredge} = \operatorname{overline}_{\c$

Ci viene detto che il carico dell'uscita (rappresentato come una freccia verso destra) ha capacità pari a C=50 fFC = 50 \text{ fF}C = 50 fF. Sapendo che tfall= 2.2τ fallt_{\text{fall}} = 2.2τ fallt_{\text{fall}} = 2.2τ fallt_{\text{fall}} = 2.2τ fallt_{\text{fall}}

 $tfall,min=2.2\tau fall, min=2.2Req, min \cdot C=2.2(25RC)=5.5 \ nst_{\text{fall,min}}=2.2 \ tau_{\text{fall,min}}=2.2 \ R_{\text{eq,min}} \ C=2.2 \ bigg(\frac{2}{5}RC \)=5.5 \ nst_{\text{min}} \ C=2.2\tau fall, min=2.2Req, min \cdot C=2.2(52RC)=5.5 \ nst_{\text{min}}=2.2\tau fall, min=2.2\tau fall, mi$

Il calcolo del tempo di discesa massimo differisce solo per il fatto che consideriamo il percorso peggiore che la corrente può attraversare (quello che farebbe impiegare più tempo). Chiaramente, questo percorso viene dato dall'attraversamento delle due resistenza A o B e dalla serie di C e D.

 $Req, max = RA + RC + RB = 3RR_{\text{eq,max}} = RA + R_C + R_B = 3RReq, max = RA + RC + RB = 3R$

 $tfall,max=2.2\tau fall, max=2.2Req,max \cdot C=2.2(3RC)=6.6 \ nst_{\text{fall,max}}=2.2 \ tau_{\text{fall,max}}=2.2 \ R_{\text{eq,max}} \cdot C=2.2(3RC)=6.6 \ nst_{\text{fall,max}}=2.2\tau fall, max=2.2Req,max \cdot C=2.2(3RC)=6.6 \ nst_{\text{fall,max}}=2.2\tau fall, max=2.2\tau fall, max=$

Esercizio 3 - Circuito sequenziale CMOS

- ▼ Creatori originali: @Gianbattista Busonera, @Francesco Ambrosino
 - @<utente> (<data>): <descrizione della modifica>

Descrizione dei parametri del circuito in esame

Nel <u>circuito in esame</u>, i FF hanno TCK-Q=0.1 nsT_ ${\text{CK-Q}} = 0.1 \text{ ns}$ TCK-Q = 0.1 ns, TSU=0.15 nsT_ ${\text{CK-Q}} = 0.15 \text{ ns}$ TSU = 0.15 ns e capacità di ingresso CinC_ ${\text{CN-Q}} = 0.15 \text{ ns}$ TSU=0.15 ns e capacità di ingresso CinC_ ${\text{CN-Q}} = 0.15 \text{ ns}$

 $Cin=20 \ fFC_{\text{in}} = 20 \ text{ fF}Cin = 20 \ fF$

Le due porte logiche combinatorie sono di tipo CMOS, in cui tutti i MOS hanno resistenze


 $RONR_{\text{N}}RON, capacità di gate CgC_{\text{D}}\ VDDL_{\text{DD}}\ VDD.$

 $RON=20 \ k\Omega R_{\text{ON}} = 20 \ \text{cmgaRON} = 20 \ k\Omega$

$$Cg=5 fFC_\text{text}{g}= 5 \text{ text}{fF}Cg = 5 fF$$

$$loff=10 nAl_{\text{off}} = 10 \text{ } loff = 10 nA$$

$$VDD=1.8\ VV_{\text{text}}DD\} = 1.8 \setminus \text{text}\ VVDD = 1.8\ V$$



Circuito sequenziale CMOS di riferimento

La tensione di soglia VTV_TVT che riguarda la tensione in cui si commuta da uno stato alto/basso ad uno basso/alto non è specificata e, pertanto, possiamo assumerla per entrambi i casi implicitamente pari a:

$$VT = V - V02 = V - V02 = \sqrt{r} = \frac{V_{\left(\frac{0}{2}\right)}}{2} = \frac{V_{\left(\frac{1}{2}\right)}}{2} = \frac{V_{\left(\frac{1}{2}\right)}}{2}VT = 2V - V0 = 2V - V0$$

Questa situazione semplifica la trattazione e i calcoli:

$$Vc(t) = V - (V0 - V - V) = -t\tau = VT = V - (text{c}){\text{text}(t)} = V_{\left(text{T}\right)} + (V_0 - V_{\left(text{T}\right)})e^{-t\tau} = VT = 2V - (V_0 - V_0)e^{-t\tau} = VT = VT - (V_0 - V_0)e^{-t\tau} = VT - (V_0 -$$

$$e^{-t\tau} V^{-V} V^{-V} = V^{2-V} V^{-V} = 12e^{-\frac{t}{\lambda}} = \frac{V_{\star T}}{V_{\star T}} V_{\star T} V^{-V} = V^{-V} V^{-V} V^{-V} = V^{-V} V^{-V} V^{-V} = V^{-V} V^{-V} V^{-V} V^{-V} V^{-V} = V^{-V} V^{-V$$

$$t=\ln[f_0]2\tau=0.69\tau t=\ln{2}\tau=0.69\tau t=\ln{2}\tau=0.69\tau$$

Questo è un risultato notevole, da ricordare perché utilizzato sempre quando il valore della tensione VTV_\text{T}VT non è reso noto dai dati del testo.


Obiettivo 1 - Ritardi di propagazione CMOS

Lo svolgimento è simile a quello fatto nell'<u>esercizio 1 obiettivo</u> <u>2.2.</u>

Calcolare i ritardi tp, L \rightarrow H,maxfot_{\text {p, L} \rightarrow \text{H,} \max}tp, L \rightarrow H, max e tp, H \rightarrow L,maxfot_{\text {p, H} \rightarrow \text{L,} \max}tp, H \rightarrow L, max della porta NAND e NOR.

Per quanto appena discusso, si userà in entrambi i casi:

 $t=0.69\tau=0.69 \cdot Req \cdot Ccaricot=0.69 \cdot R_{\text{eq}} \cdot Cdot$ $R_{\text{eq}} \cdot Cdot$ $C_{\text{carico}}t = 0.69\tau = 0.69 \cdot Req \cdot Ccarico$



Rappresentazione porta NAND in serie con porta NOR con condensatori

▼ Porta NAND

Si ha Ccarico=2CgC_{\text{carico}}=2C_{\text{g}}Ccarico = 2Cg, poiché all'uscita della porta NAND c'è il parallelo dei condensatori nel punto identificato dalla targa C, che equivale alla somma delle capacità CgC_\text gCg.

Studiamo i due casi:

• caso L→H\text{L}\rightarrow\text{H}L → H:

Guardando la PUN della NAND, per il calcolo delle resistenze equivalenti possiamo prendere una sola resistenza o il parallelo delle due resistenze, come sappiamo dall'<u>esercizio 1</u>.

Per il calcolo della Req, maxR_{\text{eq, max}}Req, max dobbiamo evitare i paralleli, poiché diminuiscono il valore totale della resistenza equivalente.

Req, $max=RONR_{\text{eq, }max}=R_{\text{on}}$

Si ottiene, quindi, il tempo di propagazione richiesto in transizione $L \rightarrow H \setminus L \setminus L \setminus L \rightarrow H$ per la porta NAND come segue:

tp, L \rightarrow H,max[6]NAND=0.69 · RON · 2Cg=0.138 nSt ^ {\text{NAND}}_{\text{p, L} \rightarrow \text{H,} \max} = 0.69 \cdot R_{\text{ON}}\cdot2C_{\text{g}}=0.138 \text{ nS}tp, L \rightarrow H, maxNAND = 0.69 · RON · 2Cg = 0.138 nS

• caso $H \rightarrow L \setminus \{H\} \setminus \{H\} \setminus \{L\} \mid H \rightarrow L$:

Guardando la PDN della NAND, possiamo prendere solo la serie delle resistenze.

 $Req, max=2RONR_{\text{eq, max}} = 2R_{\text{on}} \\ Req, max = 2RON$

Si ottiene, quindi, il tempo di propagazione richiesto in transizione $H \rightarrow L \setminus EH \rightarrow L$ per la porta NAND come segue:

▼ Porta NOR

Si ha Ccarico=CinC_{\text{carico}}=C_{\text{in}}Ccarico = Cin, poiché all'uscita della porta NOR c'è il flip-flop D, il quale ha capacità di ingresso CinC_{\text{in}}Cin.

Studiamo i due casi:

caso L→H\text{L}\rightarrow\text{H}L → H:

Guardando la PUN della NOR, possiamo prendere solo la serie delle resistenze.

 $Req, max = 2RONR_{\text{eq, max}} = 2R_{\text{ON}} Req, max = 2RON$

Si ottiene, quindi, il tempo di propagazione richiesto in transizione $L \rightarrow H \setminus L \setminus H$ per la porta NOR come segue:

 $tp, L \rightarrow H, max \cite{MOR} \cite$

caso H→L\text{H}\rightarrow\text{L}H → L:

Guardando la PDN della NOR, per il calcolo delle resistenze equivalenti possiamo prendere una sola resistenza o il parallelo delle due resistenze, come sappiamo dall'<u>esercizio 1</u>.

Per il calcolo della Req, maxR_{\text{eq, max}}Req, max dobbiamo evitare i paralleli, poiché diminuiscono il valore totale della resistenza equivalente.

Req, $max=RONR_{\text{eq, }max}=R_{\text{on}}$


Si ottiene, quindi, il tempo di propagazione richiesto in transizione $H \rightarrow L \setminus E + H \setminus E \setminus E + L$ per la porta NOR come segue:

tp, $H \rightarrow L$, max[n]NOR=0.69 · RON · Cin=0.276 nSt^{\text{NOR}}_{\text{p, H} \rightarrow \text{L,} \max} = 0.69 \cdot R_{\text{ON}}\cdot C_{\text{in}}=0.276 \text{nS}tp, $H \rightarrow L$, $maxNOR = 0.69 \cdot RON \cdot Cin = 0.276 nS$

Obiettivo 2 - Frequenza massima del circuito

Calcolare la massima frequenza di clock del circuito FmaxF_{max}Fmax.

Detto in altri termini: qual è il tempo minimo di caso peggiore (il massimo tempo per far propagare il segnale dalle porte logiche) che garantisce al circuito il corretto funzionamento?



E' necessario, pertanto, cercare il tempo minimo necessario all'attraversamento del percorso più lungo che connette due FF.

In questo caso, prendiamo come


riferimento l'uscita del FF-A e l'ingresso del FF-D, ma anche l'uscita del FF-B e l'ingresso del FF-D sarebbero adeguate a tale scopo.

▼ Impostazione


Dobbiamo distinguere il tempo di arrivo massimo in due casi:

• propagazione di un segnale inizialmente basso da A o B (la porta NAND è sempre in stato alto se A = 0 o B = 0);

• propagazione di un segnale inizialmente alto (A = 1 e B = 1).



Transizione alto basso seguita da una basso alto



Transizione basso alto seguita da una alto basso.

La formula sacra da considerare per calcolare il tempo di clock minimo che garantisce il funzionamento del circuito è come segue:

tarrivo<trichiestot_{\text{arrivo}} < t_{\text{richiesto}}tarrivo < trichiesto</pre>

 $TCK>tCK,Q+tsetup+tpercorsoT_{\text{CK}}> t_{\text{CK}}+ t_{\text{$

▼ Propagazione di un segnale inizialmente alto

- 1. Abbiamo assunto di partire dal caso in cui A o B siano 0 e, di conseguenza, la porta NAND dovrà passare da uno stato basso a uno alto (in quanto deve dare 1 come risultato);
- 2. Il tempo di propagazione massimo necessario ad attraversare il percorso tra A (o B) e la porta NAND è dato da tp,NAND,maxL→Ht_{\text{p,NAND,max}}^{\text L \rightarrow \text H}tp,NAND,maxL→H , calcolato nell'obiettivo 1 di questo esercizio;
- 3. Adesso che siamo ad uno stato alto entriamo nella porta NOR, che darà un risultato sicuramente basso per come è implementata la porta NOR (se diamo un 1 in ingresso, quello della porta NAND, sicuramente darà un risultato basso);
- 4. Il tempo di propagazione massimo necessario ad attraversare il percorso tra la porta NAND e la porta NOR è dato da tp,NOR,maxH→Lt_{\text{p,NOR,max}}^{\text{text{p,NOR,max}}}^{\text{text H \rightarrow \text L}tp,NOR,maxH→L, calcolato nell'obiettivo 1 di questo esercizio.

Otteniamo quindi:

 $tp,1=tp,NAND,maxL\rightarrow H+tp,NOR,maxH\rightarrow L=0.414\ nst_{p,1}=t_{\text{NAND,max}}^{\text{text }L} = t_{\text{NAND,max}}^{\text{text }L} = 0.414\ nst_{p,1}=t_{\text{NAND,max}}^{\text{text }L} = 0.41$

▼ Propagazione di un segnale inizialmente basso


In questo caso, invece, non ci sono evidenti forzature dell'uscita della porta NOR, ma si cerca un tempo di caso peggiore, e quindi il maggior numero di transizioni non considerate finora:

 $tp,2=tp,NAND,maxH\rightarrow L+tp,NOR,maxL\rightarrow H=0.828 \ nst_{p,2}=t_{\text{p,NAND,max}}^{\text{text }H \rightarrow L+tp,NOR,maxL\rightarrow H=0.828 \ nst_{p,2}=t_{\text{p,NAND,max}}^{\text{text }L \rightarrow H=0.82$

▼ Frequenza massima

In ogni caso, i tempi di propagazione saranno tali da mantenere una certa continuità tra stati logici:

- se la NAND passa da alto a basso, la NOR dovrà passare da basso ad alto:
- se la NAND passa da basso ad alto, la NOR dovrà passare da alto a basso.



Visualizzazione della relazione NAND-NOR definita

Tra i due tempi di propagazione tp,1t_{p,1}tp,1 e tp,2t_{p,2}tp,2, sceglieremo il tempo maggiore. Dalla <u>formula vista nella sezione di implementazione</u>, si ottiene che TCK,minT_{\text{CK,min}}TCK,min è definita come:

TCK,min=tCK,q+tsetup+tLC,max=0.1 ns+0.15 ns+tp,2=0.1+0.15+0.828ns=1.078ns\begin{align*}

 $T_{\text{cK,min}} &= t_{\text{cK,q}} + t_{\text{setup}} + t_{\text{cmax}}$

 $\end{align*}TCK,min = tCK,q + tsetup + tLC,max = 0.1 ns + 0.15 ns + tp,2 = 0.1 + 0.15 + 0.828ns = 1.078ns$

Infine, si può calcolare la frequenza massima Fmax[fo]F_{\max}Fmax come:


Fmax[f0]=1TCK,min=928 MHzF_{\max} = \frac{1}{T_{\text{CK,min}}} = 928 \text{ MHz}Fmax = TCK,min1 = 928 MHz

Obiettivo 3 - Valore massimo del tempo di hold



Per svolgere questo esercizio, si rimanda alla teoria: LINK.

Calcolare il valore massimo del tempo di hold (THT_\text HTH) dei flip-flop che consente di evitare violazioni.




Circuito sequenziale di riferimento

▼ Determinazione del percorso più breve

Ci potrebbero venire in mente due alternative:

- 1. scegliere il percorso con la porta NAND e la porta NOR;
- 2. scegliere il percorso con la sola porta NOR.

Chiaramente, il secondo è un sottoinsieme del primo e, pertanto, sarà sicuramente lui il percorso più breve.




Visualizzazione del percorso più breve

Prima di considerare i due casi di transizione, è opportuno ricordare come è implementata una porta NOR.

Una porta NOR implementa, in genere, una funzione logica:

$$g(X,Y)=X+Y^-g(X,Y) = \operatorname{Voverline}\{X+Y\}g(X,Y) = X+Y$$

Si implementa, quindi, con un parallelo tra XXX e YYY nella PDN e una serie tra XXX e YYY della PUN.



Visualizzazione della porta NOR implementata in CMOS

Il tempo di propagazione minimo è dato dal percorso che implementa la porta NOR, ed è definibile attraverso:

• transizione da basso ad alto della NOR (L→H);

Per considerare il tempo necessario per passare da uno stato basso ad uno alto, di base è necessario guardare la PUN

(rete P-MOS). Dal punto precedente otteniamo:

```
tp,NOR,min\bigcirc L \rightarrow H = 0.276 nst_{\text{p,NOR,}\min}^{\text L\rightarrow \text H} = 0.276 \text{ns}tp,NOR, minL\rightarrow H = 0.276 ns
```

transizione da alto a basso della NOR (H→L): tp NOR,minH->Lt_{p\space NOR,min}^{H->L}tp NOR,minH->L
 Per considerare il tempo necessario per passare da uno stato alto ad uno basso, di base è necessario guardare la PDN (rete N-MOS).

E' evidente che sia il tempo minimo di propagazione, in quanto è presente un parallelo e, di conseguenza:

```
Req,min=RON \# RON=RON2R_{\text{eq,min}} = R_{\text{ON}}\|R_{\text{ON}} = \frac{R_{\text{ON}}}{2} \\ Req,min=RON \# RON = 2RON \\ RON=RON \# RON \\ RON=RON \\
```

Ricordando che il carico è un flip flop, di cui conosciamo la capacità equivalente in ingresso CinC_{\text{in}}Cin dai dati dell'esercizio, otteniamo:

```
tp,NOR,min[f_0]H\rightarrowL=0.69 · \tau=0.69 · Req,minCcarico=0.69RON2Cin=0.69 · 10 k\Omega · 20 fF=0.138 ns\begin{align}
```

 $t_{\text{NOR}}\min^{\text{text}(p,NOR,)\min}^{\text{text H/rightarrow \text{L} \&= 0.69 \cdot R_{\text{eq,min}} C_{\text{text}(carico)}}}$

\\&=

```
0.69 \frac{R_{\text{ON}}}{2}C_{\text{in}} = 0.69 \cdot 10 \cdot \text{k-Omega \cdot 20 \cdot 16} = 0.138 \cdot \text{ns}
```

```
\end{align}tp,NOR, minH\rightarrowL = 0.69 · \tau = 0.69 · Reg,minCcarico = 0.692RONCin = 0.69 · 10 k\Omega · 20 fF = 0.138 ns
```

Il caso limite è presentato, dunque, dal tempo di propagazione in cui la porta NOR passa da uno stato alto ad uno basso, in quanto impiega meno tempo e, di conseguenza, potrebbe sporcare il dato memorizzato del flip flop prima che lo memorizzi completamente.

```
tp,LC,min=tp,NOR,minH\rightarrow Lt_{\text{p,LC},min} = t_{\text{p,NOR},min}^{\text{text } H \rightarrow L} tp,LC,min = tp,NOR,minH\rightarrow L
```

▼ Calcolo del tempo di hold

La condizione da rispettare, di cui ricordiamo la relativa lezione di teoria, è la seguente:

```
tarrivo>trichiestot_{\text{arrivo}} > t_{\text{richiesto}}tarrivo > trichiesto
```

L'equazione si espande come segue:

tCK-Q+tp,LC,min>tholdthold≤tCK-Q+tp,NOR,minthold≤0.1 ns+0.138 nsthold≤0.238 ns\begin{align}

 $\end{align}tCK-Q + tp,LC,mintholdtholdthold > thold \le tCK-Q + tp,NOR,min \le 0.1 ns + 0.138 ns \le 0.238 ns$

Si ottiene che il tempo massimo di hold vale:

Nella sua soluzione sbaglia anche a considerare anche il tempo di propagazione della NAND ma a lezione ha considerato solo la NOR...


P.S. (15/05/2025) Ho chiesto a Casu e ha confermato la mia soluzione. □

Obiettivo 4 - Potenza dinamica e statica



Per svolgere questo esercizio, si rimanda alla teoria: LINK.


Calcolare la potenza dinamica e statica consumata dalle due porte NAND e NOR nell'ipotesi che ogni ingresso abbia activity $\alpha{=}0.2\alpha{=}0.2\alpha=0.2\,.$




Circuito sequenziale di riferimento

▼ Potenza statica (NAND)

Definiamo due visualizzazioni che torneranno utili nel capire il calcolo della potenza statica nella porta NAND.



Visualizzazione della porta NAND implementata in CMOS



Visualizzazione della porta NAND con le sole resistenze


Consideriamo le varie casistiche possibili per i valori di ingresso di AAA e BBB:

• A=0, B=0A=0, A=0, A=0.

In questa configurazione le resistenze nella PDN sono circuiti aperti, mentre quelle nella PUN sono circuiti chiusi, essendo i valori di AAA e BBB negati nella PDN, e quindi diretti nella PUN.

La situazione è rappresentata nell'<u>immagine a lato</u>, da cui si evince che:

 $PA^{-}B^{-}VDD \cdot IOFFP_{\hat{A},\hat{B}} = V_{\hat{D}} \cdot I_{\hat{D}} \cdot I_{\hat{D}} \cdot I_{\hat{D}} \cdot IOFF$




Rappresentazione del caso A=0, B=0 A = 0, B = 0A = 0, B = 0

• A=0,B=1A=0, B=1A = 0, B = 1 oppure A=1,B=0A=1, B=0 A = 1, B = 0:

In queste configurazioni equivalenti la PDN globalmente risulta un circuito aperto (si noti come solo una delle 2 resistenze è un circuito aperto, ma sono in serie tra loro), mentre la PUN è costituita da una resistenza e un circuito aperto (che, essendo in parallelo tra loro, risultano equivalenti ad una resistenza).

La situazione è rappresentata nell'immagine a lato, da cui si evince che:

 $PA^-,B=PA,B^-=VDD\cdot IOFFP_\{\bar\{A\},B\}=P_\{A,\bar\ B\}=V_{\text{text}}DD\}\} \land I_{\text{text}}DFF\}PA^-,B=PA,B^-=VDD\cdot IOFFP_{\text{text}}DFFPA^-,B=PA,B^-=VDD\cdot IOFFP_{\text{text}}DFFP_{\text{text}}DFFP_{\text{text}}DFFP_{\text{text}}DFFP_{\text{text}}DFFP_{\text{text}}DFFP_{$




Rappresentazione del caso A=1,B=0 A = 1, B = 0 A = 1, B = 0 e del caso A=0,B=1A=0, B=1A = 0, B = 1

• A=1,B=1A=1, B=1A = 1, B = 1:

In questa configurazione le resistenze nella PDN sono circuiti chiusi, mentre quelle nella PUN sono circuiti aperti, portando ad una situazione speculare al <u>primo caso</u>, essendo i valori di AAA e BBB diretti nella PDN, e quindi negati nella PUN.

La situazione è rappresentata nell'immagine a lato, da cui si evince che:

 $PA,B=VDD \cdot 2IOFFP_{A,B} = V_{\text{DD}} \cdot 2I_{\text{OFF}}PA,B = VDD \cdot 2IOFF$




Rappresentazione del caso A=1,B=1A=1, B=1A=1, B=1

Dati i valori della potenza per tutte le possibili configurazioni, calcoliamo la potenzia statica media per la porta NAND:


 $Ps, mediaNAND=34 \cdot VDD \cdot IOFF+14 \cdot VDD \cdot 2IOFF=22.5 \ mWP^\text{NAND}_{\text{s}, media} = \frac{3}{4}\cdot VD_{\text{DD}}\cdot I_{\text{OFF}}+\frac{1}{4}\cdot VD_{\text{DD}}\cdot 2I_{\text{OFF}}=22.5 \ mWP^\text{NAND}_{\text{S}, mediaNAND}} = 43 \cdot VDD \cdot IOFF + 41 \cdot VDD \cdot 2IOFF = 22.5 \ mW$

▼ Potenza statica (NOR)

Definiamo due visualizzazioni che torneranno utili nel capire il calcolo della potenza statica nella porta NOR.



Visualizzazione della porta NOR implementata in CMOS



Visualizzazione della porta NOR con le sole resistenze

Il ragionamento è analogo a quanto <u>discusso per la porta NAND</u>.

Essendo le visualizzazioni con le sole resistenze della NAND e della NOR specchiate rispetto al punto di incontro di PDN e PUN, si avranno situazioni opposte per i casi con variabili entrambe concordi e stessa situazione per i casi con variabili discordi.

Consideriamo le varie casistiche possibili per i valori di ingresso di AAA e BBB:

• A=0,B=0A=0,B=0A=0,B=0:

in questa configurazione le resistenze nella PDN sono circuiti aperti, mentre quelle nella PUN sono circuiti chiusi, essendo i valori di AAA e BBB negati nella PDN, e quindi diretti nella PUN.

Avendo i circuiti aperti della PDN in parallelo, si ha che:

 $PA^-,B^-=VDD\cdot 2IOFFP_{\hat{A},\hat{B}}=V_{\hat{D}}\cdot 2I_{\hat{D}}PA^-,B^-=VDD\cdot 2IOFF$

• A=0,B=1A=0,B=1A=0,B=1 oppure A=1,B=0A=1,B=0 A = 1,B = 0:

E' una situazione analoga al <u>caso della porta NAND</u>, quindi si ha che:

 $PA^{-}_{A} = PA_{B}^{-} = VDD \cdot IOFFP_{\hat{A},B} = P_{A,\hat{B}} = V_{\hat{A},B} = V_{\hat{A$

• A=1,B=1A=1,B=1A=1,B=1:

In questa configurazione le resistenze nella PDN sono circuiti chiusi, mentre quelle nella PUN sono circuiti aperti, essendo i valori di AAA e BBB diretti nella PDN, e quindi negati nella PUN.

Avendo i circuiti aperti della PUN in serie, si ha che:

```
PA,B=VDD \cdot IOFFP_{A,B} = V_{\text{DD}} \cdot I_{\text{OFF}}PA,B = VDD \cdot IOFF
```

Il calcolo della potenza statica media per la porta NOR è banale e superfluo, essendo i valori identici a quelli ottenuti per la NAND.

 $Ps, mediaNOR=34 \cdot VDD \cdot IOFF+14 \cdot VDD \cdot 2IOFF=22.5 \ mW=Ps, mediaNANDP^\text{NOR}_{\text{NOR}_{\text{NOR}_{\text{NOR}}}} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot I_{\text{NOR}_{\text{NOR}_{\text{NOR}}}} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot I_{\text{NOR}_{\text{NOR}}} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot I_{\text{NOR}_{\text{NOR}}} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot I_{\text{NOR}_{\text{NOR}}} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{22.5 \text{ mW}}{2.5} = \frac{3}{4}\cdot VD^{\text{DD}}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{22.5 \text{ mW}}{2.5} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF + \frac{41}{VDD}\cdot IOFF + \frac{41}{VDD}\cdot IOFF} = \frac{3}{4}\cdot IOFF + \frac{41}{VDD}\cdot IOFF + \frac{$

▼ Nota sulla potenza statica

Talvolta il testo potrebbe fornire informazioni esplicite circa la probabilità del verificarsi delle singole configurazioni. Qualora tali informazioni siano assenti, come nel caso di questo esercizio, si assumono le (in questo caso) 4 configurazioni equiprobabili e si procede al calcolo della potenza statica media utilizzando la media aritmetica, come fatto.

▼ Potenza dinamica

Come formula generale, per la potenza dinamica PdP_dPd abbiamo la seguente:

```
Pd=f\cdot C\cdot VDD2P_{\text{text d}} = f\cdot C\cdot VDD2
```

La traccia dell'esercizio ci fornisce un valore di activity (α \alpha α), e quindi sappiamo che la nostra uscita non cambia stato in ogni periodo di clock, ma ogni NNN periodi.

Attraverso la relazione $T=2NTCKT=2NT_{\text{cK}}T=2NTCK$, possiamo ottenere:

 $f=12NfCKf=\frac{1}{2N}f_{\text{\tiny K}}f=2N1fCK$

 $con fCK = fMAX = 928 \ MHzf_{\text{CK}} = f_{\text{MAX}} = 928 \ MHz, calcolata \ all' \underline{obiettivo 2}.$

Si noti come, se l'uscita commutasse ogni periodo di clock, avremmo $f=12fCKf = \frac{12 f_{\text{K}}}{f} = 21fCK$ e il testo dell'esercizio non ci avrebbe fornito un valore di α

Ricordando che α =1N\alpha = \frac 1N α = N1, otteniamo la formula finale:

 $Pd=0.22FMAX \cdot C \cdot VDD2=0.1FMAX \cdot C \cdot VDD2P_{\text{d}}= \frac{0.2}{2}F_{\text{MAX}}\cdot C \cdot VDD2=0.1FMAX \cdot C \cdot VDD2=0.1FM$

Essendo la tensione fornita dal testo e la frequenza massima un valore già calcolato, l'unica incognita da calcolare è la capacità di carico CCC, diversa per le due porte, ma calcolata già all'<u>obiettivo 1</u>.

Calcoliamo, quindi, l'effettiva potenza dinamica per le due porte:

porta NAND;

 ${\tt CNAND=2CgC_{\{\setminus text\{NAND\}\}=2C_{\{\setminus text\{g\}\}CNAND=2Cg\}\}}} = {\tt CNAND=2Cg} =$

 $PdNAND=0.1FMAX \cdot 2Cg \cdot VDD2=3 \ mWP^\text{NAND}_{\text{d}} = 0.1F_{\text{MAX}} \cdot 2C_{\text{g}} \cdot V_{\text{DD}}^{2}=3 \ \text{mW} \cdot 2C_g \cdot VDD2=3 \ \text{mW} \cdot 2C_g \cdot VD2=3 \ \text{mW} \cdot 2C_g \cdot VD2=3 \ \text{$

• porta NOR.

 $\label{eq:cnor} \mbox{CNOR=CinC_{\text{NOR}}=C_{\text{in}}CNOR=Cin}$

 $PdNOR=0.1FMAX \cdot Cin \cdot VDD2=6 \ mWP^\text{\{NOR\}_{\text{NOR}_{\text{NOR}_{\text{NOR}}} = 0.1 \ F_{\text{NAX}} \ Cin \cdot VDD2} = 6 \ mW} \\ V_{\text{NOR}}^{2}=6 \ \text{mW}PdNOR=0.1FMAX \cdot Cin \cdot VDD2=6 \ mW}$

Si ha che la potenza dinamica totale del circuito risulta essere:

 $Pd, TOT=PdNAND+PdNOR=9 \ mWP_{\text{d}, TOT} = P^\text{NAND}_{\text{d}} + P^\text{NOR}_{\text{d}} = 9 \ text{mW}Pd, TOT = PdNAND + PdNOR = 9 \ mW$