

# Tempi di clock, di setup, di hold e frequenza massima

- ▼ Creatore originale: @Gianbattista Busonera 🏻
  - @Gianbattista Busonera(12/04/2025): Trattazione tramite video e testo di un argomento filosofico del corso, utile in numerosi esercizi.
  - @Giacomo Dandolo (13/04/2025): aggiunta di piccole descrizioni, miglioramento dell'evidenziatura del testo, in modo da catturare meglio le parti importanti.

Il materiale di questa pagina è stato preso:


- dalle lezioni di ELAP 2018: LINK
- da video di indiani su Youtube, di cui allego il principale: <u>LINK</u>

#### https://youtu.be/rTB2H5gs9vA

Spiegazione di questo argomento in formato video (NB: il materiale mostrato in video potrebbe non essere 1:1 con ciò che è mostrato in questa pagina, ma i concetti sono equivalenti)


Tutte le porte logiche, quindi anche quelle che formano i flip-flop, introducono dei ritardi.

Prendiamo in considerazione un Flip Flop di tipo D che commuta sul fronte di salita del clock.



Visualizzazione del componente Flip-Flop di tipo D

In un mondo ideale, senza ritardi di alcun tipo, otterremmo questo risultato:




Questo perché il Flip Flop commuta sul fronte di salita del clock e, di conseguenza, mantiene il valore alto (1 logico) per tutto il tempo in cui D resta alto, senza alcun ritardo.

Fino ad ora stiamo assumendo che, al fronte di salita del clock (CLK), qualsiasi sia il valore di D (ingresso), quest'ultimo verrà campionato istantaneamente (in Q).


# Ritardo di propagazione del clock

In un modello ideale, l'uscita Q del flip flop assume istantaneamente il valore di D, come visto precedentemente.

In un modello reale, l'uscita Q commuta con un certo ritardo, detto ritardo di propagazione tCK-Qt\_{\text{CK-Q}}tCK-Q.



Uscita Q commuta istantan eamente (modello ideale)




Uscita Q che commuta con un certo ritardo (reale)

Il ritardo di propagazione tCK-Qt\_{\text{CK-Q}}tCK-Q è dovuto al fatto che il clock non commuta istantaneamente da uno stato basso a uno alto, ma quest'ultimo deve passare una certa soglia VTV\_TVT affinché si possa effettivamente considerare "commutato".


# Ritardi di propagazione su transizione L→H e H→L

I tempi descritti in questa sezione sono quelli di propagazione sulla transizione  $L \rightarrow H$  (tCK,L $\rightarrow$ Ht\_{\text{CK,} L \rightarrow H}tCK,L $\rightarrow$ H) e sulla transizione  $H \rightarrow L$  (tCK,H $\rightarrow$ Lt\_{\text{CK,} H \rightarrow L}tCK,H $\rightarrow$ L), dove L indica lo stato basso (0), mentre H indica lo stato alto (1).

Come visibile in foto, l'output inizia a cambiare stato solo quando il clock raggiunge effettivamente lo stato alto. Inoltre, l'uscita non commuta istantaneamente al valore d'ingresso, ma è necessario un certo tempo transitorio, cioè un breve tempo necessario affinché anche l'output possa effettivamente commutare (in quanto anche lui ha un certo ritardo di propagazione da uno stato alto a basso o viceversa).



Visualizzazione della commutazione di output quando il valore di clock arriva allo stato alto (ideale)



Visualizzazione della commutazione di output quando il valore di clock arriva allo stato alto (reale)

# Finestra di campionamento

In un modello reale, l'input dovrebbe rimanere stabile per una certa quantità di tempo, detto tempo di acquisizione o finestra di campionamento.

In particolare, tale finestra è suddivisa in:

- tempo di setup tsut\_{\text{su}}tsu;
- tempo di hold tholdt\_{\text{hold}}thold.



La finestra di campionamento e, quindi, i tempi di setup tsut\_{\text{su}}tsu e di hold tholdt\_{\text{hold}}thold di cui è composta, riguarda solamente la quantità di tempo per cui l'input deve rimanere stabile.


## Tempo di setup

Il tempo di setup tsut\_{\text{su}}tsu è l'intervallo di tempo per cui l'ingresso D (Input) deve rimanere stabile (non può commutare) **prima** del fronte di salita del clock.


Sono presenti due casi:

- 1. nel <u>primo diagramma temporale</u>, si può vedere che l'input è stabile al valore alto per il tempo di setup. Di conseguenza, non sono presenti violazioni e il dato può essere campionato;
- 2. nel secondo diagramma temporale, si può vedere che l'input non è stabile per il tempo di setup. Di conseguenza, sono

presenti violazioni e il dato risulta inconsistente con ciò che ci si aspetta.



Soddisfacimento del tempo di setup, in quanto l'input NON commuta durante il tempo di setup




Violazione del tempo di setup, in quanto l'input commuta durante il tempo di setup

Si noti che il tempo di setup dipende unicamente dalle caratteristiche intrinseche del flip flop ed è un dato che ci verrà sempre fornito.

#### Calcolo del periodo di clock minimo (ritardi massimi)

Consideriamo il seguente <u>modello di circuito</u>, in cui il flip flop a sinistra (d'ora in poi chiamato FF1) deve trasferire il suo valore (IN, equivalente a Q1) <u>nella logica combinatoria</u>, la quale farà le dovute trasformazioni su tale dato.

Una volta processato, il dato (OUT) è pronto per essere immagazzinato nel flip flop a destra (FF2) come input.




Circuito con 3 flip flop di tipo D e una logica combinatoria

Valutiamo un diagramma temporale di esempio che ci permette di vedere le variazioni su IN e OUT tra FF1 e FF2:

- 1. concentriamoci sull'input: esso non viene propagato istantaneamente sulla logica combinatoria, ma deve aspettare un tempo tCK-Qt\_{\text{CK-Q}}tCK-Q.
- 2. per un certo periodo di tempo tLC,maxt\_{\text{LC,max}}tLC,max (definito come il tempo massimo di elaborazione della logica combinatoria), il dato resta variabile prima di stabilizzarsi a un certo valore.

Si prende il ritardo massimo della logica combinatoria in quanto vogliamo considerare il caso peggiore per il quale dobbiamo garantire il corretto funzionamento del circuito e, quindi, determinare un periodo di clock minimo.

E' importante che il dato si stabilizzi prima del tempo di setup del periodo di clock successivo (OUT è l'input D del FF2, e deve soddisfare i vincoli della finestra di campionamento).



Consideriamo il primo Flip Flop a sinistra come già "stabile"; il problema è l'input del flip flop a destra, il quale risente dei ritardi del primo flip flop (tCK-Qt\_{\text{CK-Q}}tCK-Q) e dei ritardi della logica combinatoria (tLC,MAXt\_{\text{LC,MAX}}tLC,MAX).

Il dato che parte dall'uscita del FF1 si propaga in ingresso nella logica combinatoria (come in via indiretta in ingresso del FF2) dopo un certo tarrivo=tat\_{\text{arrivo}} = t\_atarrivo = ta pari a:

 $ta = tCK-Q + tLC, maxt_{\text{a}} = t_{\text{c}} + t_{\text{c}} + t_{\text{c}} = tCK-Q + tLC, max$ 

Però, è necessario che tale dato sia memorizzato nel FF2 in un certo trichiesta=trt\_{\text{richiesta}}} = t\_rtrichiesta = tr pari a:

 $tr = TCK - tsut_{\text{cK}} = T_{\text{cK}} - t_{\text{su}} tr = TCK - tsu$ 

Il dato che parte dall'uscita del FF1, per essere memorizzato nel FF2, deve restare stabile per un tempo di setup prima del successivo colpo di clock. In tal senso, si parla di tempo minimo richiesto per evitare violazioni.

Per quanto detto in precedenza, consideriamo la seguente relazione:

 $ta \le trt_{a} \le t_{r}ta \le tr$ 

Riportando i valori di tat\_ata e trt\_rtr definiti in precedenza ed esplicitando il valore di TCKT\_{\text{CK}}TCK, si ottiene:

 $tCK-Q+tLC,max \leq TCK-tsu \Rightarrow TCK \geq tCK-Q+tLC,max+tsut\_\{\text{CK-Q}\} + t\_\{\text{text}\{LC,max\}\} \setminus eT_{\text{text}\{CK\}} - t\_\{\text{text}\{su\}\} \cap eT_{\text{text}\{Su\}} \cap eT_$ 

\Rightarrow

 $\label{eq:color} $$ \operatorname{T_{\text{CK-Q}}} + t_{\text{CK-Q}} + t_{\text{CK-Max}} + t_{\text{Su}}} tCK-Q + tLC, max \leq TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK \geq tCK-Q + tLC, max + tsu $$ TCK - tsu \Rightarrow TCK - tsu \Rightarrow$ 

Si capisce, dunque, che il periodo di clock minimo affinché il circuito funzioni senza violazioni di setup è pari a:

 $TCK,min=tCK-Q+tLC,max+tsuT_{\text{CK,min}} = t_{\text{CK-Q}} + t_{\text{CK-Q}} + t_{\text{CK,min}} + t_{\text{CK$ 

#### Calcolo della frequenza massima


La frequenza massima per la quale un circuito può funzionare senza problemi è facilmente calcolabile come segue (ricordando che la frequenza è l'inverso del periodo):

 $Fmax[fo] = 1TCK, min = 1tCK-Q + tLC, max + tsuF_{\max} = \frac{1}{T_{\text{CK,min}}} = \frac{1}{t_{\text{CK,min}}} + t_{\text{CK,min}} + t_{\text{CK,min}} = TCK, min = tCK-Q + tLC, max + tsu = \frac{1}{t_{\text{CK,min}}} + t_{\text{CK,min}} +$ 

# Tempo di hold

Il tempo di hold tholdt\_{\text{hold}}thold è l'intervallo di tempo per cui l'ingresso D (input) deve rimanere stabile dopo il fronte di salita del clock.

Nel <u>diagramma temporale di esempio</u>, si può notare che l'input non è stabile per il tempo di hold, in quanto passa da alto a basso. Di conseguenza, è presente una violazione di hold.



Violazione del tempo di hold, in quanto l'input commuta durante il tempo di hold


Si noti che il tempo di hold è più subdolo del tempo di setup, in quanto non dipende unicamente dal flip flop, ma anche dal contesto esterno (ritardi di propagazione, logica combinatoria, e via dicendo)

Un'analogia interessante per questo concetto risulta essere nella macchina fotografica:

- per catturare una foto con tanta luce, il tempo è breve (contesto favorevole);
- per catturare una foto con poca luce, il tempo risulta lungo (contesto sfavorevole).

#### Calcolo del tempo di hold massimo (ritardi minimi)

Consideriamo il seguente <u>modello di circuito</u>, descritto già quando si è parlato del <u>calcolo del periodo di clock minimo</u> nella sezione del tempo di setup.



Circuito con 3 flip flop di tipo D e una logica combinatoria

Valutiamo un diagramma temporale di esempio che ci permette di vedere le variazioni su IN e OUT tra FF1 e FF2:


- 1. concentriamoci sull'input: esso non viene propagato istantaneamente sulla logica combinatoria all'arrivo del fronte di salita del clock, ma deve aspettare un tempo tCK-Qt\_{\text{CK-Q}}tCK-Q.
- 2. per un certo periodo di tempo tLC,MINt\_{\text{LC,MIN}}tLC,MIN (definito come il tempo minimo di elaborazione della logica combinatoria), il dato resta variabile prima di stabilizzarsi a un certo valore.

#### 

Si prende il ritardo minimo della logica combinatoria in quanto vogliamo considerare il caso peggiore per il quale dobbiamo garantire il corretto funzionamento del circuito e, quindi, determinare un tempo di hold massimo.

E' importante che il FF2 mantenga il dato precedente (area evidenziata in arancione) per un certo tempo di hold prima che assuma un nuovo valore. Il tempo di hold, infatti, ha come vincolo il periodo di clock attuale (e non il successivo, come nel caso del tempo di setup).

Se il nuovo dato (IN) arriva troppo in fretta (dati i tempi tCK-Qt\_{\text{CK-Q}}tCK-Q e tLC,mint\_{\text{LC,min}}tLC,min troppo brevi), rischiamo che OUT commuti durante il suo tempo di hold, commettendo una violazione di hold.



Consideriamo il primo Flip Flop a sinistra (FFI) come già "stabile"; il problema sta nel valore "precedente" del flip flop a destra, il quale deve rimanere stabile per almeno il tempo di hold del periodo di clock attuale

Il dato che parte dall'uscita del FF1 si propaga in ingresso della logica combinatoria (e quindi in via indiretta in ingresso del FF2) dopo un certo tarrivo=tat\_{\text{arrivo}} =t\_atarrivo = ta pari a:

```
ta = tCK-Q + tLC, mint_{a} = t_{\text{CK-Q}} + t_{\text{CK-Min}} + t
```

Però è necessario che tale dato arrivi nel FF2 solo dopo che sia passato il tempo di hold per il suo precedente valore e, quindi, dopo un certo trichiesta=trt\_{\text{richiesta}} =t\_rtrichiesta = tr pari a:

```
tr=thold=tht_{r} = t_{\hat{h}} = t_{\hat{h}} = thold = th
```



Il dato che parte dall'uscita del FF1, deve evitare di arrivare troppo in fretta all'ingresso del FF2, altrimenti violeremmo il tempo di hold del FF2 per il precedente valore (riferito allo stesso periodo di clock). In tal senso, si parla di tempo massimo di hold richiesto per evitare violazioni.

Per quanto detto in precedenza, consideriamo la seguente relazione:

 $ta \ge trt_{a} \ge tr$ 

Riportando i valori di tat\_ata e trt\_rtr definiti in precedenza ed esplicitando il valore di tholdt\_{\text{hold}}thold, si ottiene:

 $tCK-Q+tLC,min\geq thold \Rightarrow thold \leq tCK-Q+tLC,mint_{\text{CK-Q}} + t_{\text{LC,min}} \setminus t_{\text{LC,min}} \leq t_{\text{LC,min}} + t_$ 

Si capisce, dunque, che il tempo di hold massimo affinché il circuito funzioni senza violazioni di hold è pari a:


 $thold, max = tCK-Q + tLC, mint \_(\text{hold}, max) = t \_(\text{hold}, max) + t \_(\text{hold}, ma$ 



In pratica, il problema è che un segnale può arrivare nel FF2 così rapidamente da modificare un suo ingresso che, invece, doveva rimanere stabile per un tempo di hold.

# Esempio - Soddisfacimento delle condizioni di setup e hold

L'input descritto nel diagramma temporale soddisfa entrambe le condizioni di setup e di hold.



Esempio di soddisfacimento di tempi di setup e di hold

Un'analogia interessante per descrivere la finestra temporale di acquisizione risulta essere nella macchina fotografica: immaginiamo di utilizzare una macchina fotografica e di voler scattare una foto al Prof. "C" (ovvero il nostro input D del FF).

Il fronte di salita del clock è dato dalla pressione del bottone per scattare la foto, e vogliamo che il soggetto della nostra foto (input D):

- resti fermo per un dato periodo di tempo prima dello scatto, così che non faccia smorfie poco prima che sia scattata e si possa scegliere l'istante giusto, definendo il tempo di setup;
- resti fermo un istante dopo lo scatto, cosicché la macchina fotografica abbia il tempo di catturare correttamente l'immagine, definendo il tempo di hold.