

Modellazione a livello di porta logica (GATE-LEVEL)

▼ Creatore originale: @Gianbattista Busonera

La modellazione a livello di porta logica rappresenta il circuito come un'interconnessione esplicita di porte elementari (AND, OR, XOR, NAND, flip-flop, ecc.). Ogni istanza di porta è contemporanea, e si ha quindi del parallelismo.

Usi tipici includono:


- checks post-sintesi;
- netlist generata dai tool;
- esercizi per piccole logiche.

Simula esattamente la rete fisica, e può includere ritardi di propagazione.

Porte logiche elementari in Verilog


Le porte logiche di base sono:

- and ;
- or ;
- not ;
- buf ;
- nand;
- nor;
- xor ;
- xnor
- porte logiche tri-state.
 - o bufif1, bufif0;
 - o notif1, notif0.



Rappresentazione di porte logiche tri-state

I pin delle porte logiche elementari sopra citate sono espandibili, come mostrato nella <u>figura</u>.




Espansione dei pin delle porte logiche

Valori di uscita delle porte logiche elementari

AND	0	1	Х	Z	OR	0	1	Х	Z	XOR	0		1	1 X
	0	0	0	0	0	0	1	Χ	Х	0	0		1	1 X
1	0	1	Χ	Χ	1	1	1	1	1	1	1	0		Х
X	0	Χ	Χ	Χ	Х	Χ	1	Χ	Χ	Х	Χ	X		Χ
z	0	Χ	X	Χ	Z	Χ	1	Χ	Χ	Z	Χ	Χ		Х
ND	0	1	Х	Z	NOR	0	1	Х	Z	XNOR	0	1		Х
)	1	1	1	1	0	1	0	Х	X	0	1	0		Х
	1	0	Χ	X	1	0	0	0	0	1	0	1		Х
(1	Х	Χ	Χ	Х	Χ	0	X	X	Х	X	Х		X
	1	Χ	X	X	Z	Χ	0	X	X	Z	Χ	Χ		X
					BU	F		NO	Т					
					0	0		0	1					
					1	1		1	0					
					Х	Χ		Х	Χ					
					Z	Χ		Z	Х					


Tabelle che rappresentano i valori di uscita delle porte logiche elementari

▼ Esempio - Modellazione a livello di porta logica



Circuito di riferimento da simulare: una porta NAND

▼ Esempio - Semisommatore con porte logiche



Questo si può ottenere facendo lo XOR tra x e y, mentre il Carry Out è ottenibile dall'AND di x e y.

```
module hadd(
  s, co, // uscite
  x, y // ingressi
);
  input x, y;
  output s, co;
  // FINE INTERFACCIA
 xor(s, x, y); // somma
 and(carry, x, y); // riporto
endmodule
```

Ritardi di porte logiche

I ritardi in Verilog sono preceduti da un cancelletto (#). Tipicamente, un ritardo associato a una porta logica è dichiarato come segue:

```
\#(\text{ritardo di propagazione low} \rightarrow \text{high, ritardo di propagazione h} \rightarrow l) =
\#(t_{\scriptscriptstyle \mathrm{D}}^{\mathrm{L}
ightarrow \mathrm{H}},t_{\scriptscriptstyle \mathrm{D}}^{\mathrm{H}
ightarrow \mathrm{L}})
```

Si può essere ancora più specifici, fornendo il range dei ritardi minimi, tipici e massimi. Sui valori di $t_{
m p}^{
m L o H}$ o di $t_{
m p}^{
m H o L}$ possiamo definire i ritardi minimi:tipici:massimi .

È inoltre indispensabile specificare l'unità di misura di tali ritardi tramite la direttiva:

```
`timescale <unità_di_tempo>/<precisione_temporale>
// solitamente si specifica ad inizio file
```




Si noti che tali ritardi sono utili solo nella simulazione comportamentale del circuito. Non hanno, infatti, alcun significato nella sintesi e nella realizzazione effettiva del circuito.

▼ Esempio - Semisommatore con porte logiche, con ritardi

Si realizzi un Half Adder del tipo in figura, tale che s = x+y e co sia il Carry Out.

Si sa che:

- $ullet \ t_{
 m p_{XOR},min}^{
 m L
 ightarrow H}=2 \
 m ns;$
- $t_{
 m p_{XOR},max}^{
 m L
 ightarrow H}=4~{
 m ns}$;
- $t_{
 m p_{XOR}}^{
 m H
 ightarrow L} = 5~
 m ns$;
- $t_{
 m p_{AND}}^{
 m L
 ightarrow H}=t_{
 m p_{AND}}^{
 m H
 ightarrow L}=3.6~{
 m ns}.$




```
// dico che l'unita di tempo è 1 ns e che la precisione temporale
// è pari a 100 \text{ ps} = 0.1 \text{ ns}
`timescale 1ns/100ps
module hadd(
  s, co, // uscite
  x, y // ingressi
);
  input x,y;
  output s, co;
  // FINE INTERFACCIA
 xor # // definizione del ritardo
      (2:3:4,
                // definizione del tempo minimo:tipico:medio del tp I→h XOR
                // definizione del tempo tipico del tp h→l XOR
        (s, x, y); // somma
  // per intero, andrebbe scritto:
  // xor #(2:3:4, 5) (s,x,y);
 and #(3.567) // definizione del ritardo della porta AND
 // NOTA BENE: visto che la precisione è di 100 ps = 0.1 ns,
 // 3.567 ns viene arrotondato a 3.6 ns
         (co, x, y);
```

```
// and #(3.6) (co,x,y);
endmodule
```

▼ Esempio - Utilizzo di sottomoduli

L'obiettivo è realizzare un Full Adder a 3 ingressi tramite porte logiche elementari.



Schema circuitale


```
module fadd(s, co, a,b,c); // come di consuetudine: prima gli output, poi gli ini output co, s; input a,b,c; // FINE INTERFACCIA

wire n1, n2, n3; // FINE NET

// I'ordine dei comandi sotto è stato volutamente "sparso" per rimarcare che // con questa metodologia di programmazione, I'ordine delle istruzioni // NON è importante nand(n3,n1,c); xor(n1,a,b); nand(n2,a,b); xor(s,n1,c); nand(co,n2,n3); endmodule
```

E' anche vero, però, che possiamo realizzare un Full Adder come interconnessione di Half Adder!

Quindi, avendo prima creato il modulo <u>hadd</u>, possiamo istanziarlo due volte per creare lo schema in <u>figura</u>.



Schema Full Adder definito come interconnessione di Half Adder

```
module fadd(co,s,a,b,c);
output co,s;
input a,b,c;

wire w1, w2, w3;
// si istanzia il modulo hadd dandogli un nome!
// hadd (nome modulo) M1 (nome istanza) (componenti)
hadd M1 (w1, w2, a,b): // la somma va su w1, il carry su w2
hadd M2 (s, w3, w1, c); // la somma va su s, il carry su w3
// N.B. serve avere un modulo hadd in un altro file!
or OR1 (co, w3, w2);
endmodule
```

▼ Esempio - Sommatore a quattro bit con sottomoduli

• Implementazione gerarchica del modulo add4 o Quattro moduli fadd o Ogni fadd consiste di odule add4 (s, cout, ci, a, b); ■ Due moduli hadd input [3:0] a, b; input ci; ■ Una porta logica elementare OR output [3:0] s; output cout; wire [2:0] co; a[3] b[3] a[2] b[2] a[1] b[1] a[0] b[0] fadd a0 (co[0], s[0], a[0], b[0], ci); fadd a1 (co[1], s[1], a[1], b[1], co[0]); fadd a2 (co[2], s[2], a[2], b[2], co[1]); fadd a3 (cout, s[3], a[3], b[3], co[2]); cout ci O co[1] co[0] co[2] а3 a2 a1 * a0 φ ф ψ

Definizione del sommatore a quattro bit con sottomoduli

s[0]

s[3]

s[2]

s[1]