



Analisi delle prestazioni di circuiti logici

▼ Creatore originale: @Stefano Alverino

Ritardi tra porte

Transizione L→H

Modello per l'uscita

Modello per l'ingresso

Transizione H→L

Modello per l'uscita

Modello per l'ingresso

Esempio calcolato

Consumo di potenza

Potenza Statica

Esempio

Potenza Dinamica

Cosa succede fisicamente durante la transizione?

Modellazione della potenza dinamica

Calcolo della frequenza delle commutazioni

Activity

Riduzione del consumo dinamico

Esempio

Soluzione

Effetto delle interconnessioni

Tipologie di Interconnessioni

Effetti sui Tempi di Ritardo e Frequenza

Skew e Jitter

Modello RC dell'interconnessione

Linee di Trasmissione

Linea pilotata con gradino di tensione

Ritardi tra porte

Per analizzare i ritardi tra porte dobbiamo andare ad **analizzare dei circuiti equivalenti**.

Nel caso dell'uscita, la tensione, alta o bassa, viene sostituita rispettivamente con un generatore di tensione costante

V_A , pari a V_{DD} , oppure con un cortocircuito.

Per quanto riguarda l'ingresso, la tecnologia CMOS può essere semplificata modellando il nodo con un solo condensatore di capacità C_i , che considereremo nota. La resistenza d'ingresso R_i viene invece solitamente assunta come infinita..


Transizione L→H

Modello per l'uscita


Dato che valutiamo un'uscita a livello alto il modello presenterà un generatore di tensione V_A pari a V_{DD} e una resistenza R_p in serie.

Modello per l'ingresso

Il gruppo RC dell'ingresso presenterà tecnologia CMOS con R_i infinita (circuitto aperto).



V_B si comporta come un esponenziale per la presenza del condensatore, la transizione di stato viene riconosciuta quando V_B attraversa la tensione di soglia V_T .



Il tempo impiegato da V_B per raggiungere la tensione di soglia è detto **Ritardo t_{LH}** (low-to-high).


Transizione H→L

Modello per l'uscita


Dato che valutiamo un'uscita a livello basso il modello presenterà un generatore di tensione V_A pari a 0 (cortocircuito) e una resistenza R_n in serie.

Modello per l'ingresso

Il gruppo RC dell'ingresso presenterà tecnologia CMOS con R_i infinita (circuitto aperto).



V_B si comporta come un esponenziale per la presenza del condensatore, la transizione di stato viene riconosciuta quando V_B attraversa la tensione di soglia V_T .



Il tempo impiegato da V_B per raggiungere la tensione di soglia è detto **Ritardo t_{HL}** (high-to-low).

Esempio calcolato

Calcolare t_{LH} tra due porte con:

$$V_T = 2V, V_{DD} = 4V, V_L = 0V, \\ R_I = 1M\Omega, C_I = 50pF, R_n = R_p = 200\Omega$$

- Scrivere la $V(t)$, calcolando $V(0)$, $V(\infty)$ e τ :

Ricordando le formule per ricavare $V(t)$ e τ :

$$V(t) = V(\infty) + (V(0) - V(\infty))e^{-\frac{t}{\tau}} \\ \tau = C_I R_p$$

Ricaviamo $V(0)$, $V(\infty)$ e τ :

$$V(0) = 0V \\ V(\infty) = \frac{V_{DD} R_I}{(R_I + R_p)} = \frac{4 * 10^6}{(10^6 + 200)} \simeq V_{DD} = 4V \\ \tau = 200 * 50 * 10^{-12} = 1ns$$

Il valore di $V(\infty)$ è stato ricavato applicando il partitore di tensione alla serie di resistenze R_p e R_I , poiché per $t \rightarrow \infty$ il condensatore nel circuito d'ingresso si comporta come un circuito aperto.

- Calcolare il valore di t per il quale $V(t) = V_T$:

Tramite alcuni passaggi algebrici possiamo esplicitare t dalla funzione che definisce $V(t)$:

$$e^{-\frac{t}{\tau}} = \frac{V_T - V(\infty)}{V(0) - V(\infty)}$$

Considerando $V(0) = 0$ l'equazione si semplifica:

$$e^{-\frac{t}{\tau}} = \frac{V(\infty) - V_T}{V(\infty)} = 1 - \frac{V_T}{V(\infty)} = 1 - \frac{2}{4} = \frac{1}{2}$$

Ricaviamo infine t_{LH} :

$$t_{LH} = -\tau * \ln\left(\frac{1}{2}\right) = 0.69ns$$

Consumo di potenza

Il funzionamento di qualunque modulo richiede energia, l'**indicatore del consumo** è la **corrente assorbita** dall'alimentazione.


Potenza Statica

Si definisce potenza statica la **potenza assorbita** da un circuito CMOS **in assenza di commutazione**. Anche quando tutti i segnali sono stabili e non si osservano transizioni logiche, i transistori presentano correnti di perdita (leakage), dovute a fenomeni fisici (conduzione sotto soglia e tunneling) ma soprattutto alle non idealità dei MOS che, quando spenti, non si comportano esattamente come circuiti aperti ma come generatori di corrente (che generano correnti veramente piccole).



Anche quando un transistor MOS dovrebbe risultare spento (cioè quando è presente una tensione al gate che dovrebbe interrompere la conduzione) nella pratica non si comporta esattamente come un circuito aperto. A causa di imperfezioni fisiche del dispositivo, una piccola corrente chiamata I_{off} può comunque attraversarlo.


L'assorbimento è circa costante, varia con la temperatura e la tensione di alimentazione ed è modellabile come una corrente continua I_{DC} tra V_{DD} e GND.



$$P_S = V_{DD} * I_{DC}$$


Quando l'ingresso del circuito logico è a livello alto i pMOS della rete di pull-up, che dovrebbero comportarsi come dei circuiti aperti, fanno passare comunque una corrente di leakage $I_{off,p}$:

$$P_{S,L} = I_{off,p} * V_{DD}$$



Quando invece l'ingresso presenta un livello logico basso gli nMOS della rete di pull-down, che dovrebbero comportarsi come circuiti aperti, fanno passare una corrente di leakage $I_{off,n}$:

$$P_{S,H} = I_{off,n} * V_{DD}$$



Considerando una probabilità p di ottenere l'uscita a livello alto possiamo quindi definire la potenza statica media come:

$$P_s = p * P_{S,H} + (1 - p) * P_{S,L}$$

Esempio

Ipotizzando di voler valutare la potenza statica dissipata da una porta NAND procediamo ad analizzare la tabella di verità per definire la probabilità di uscita a valore logico alto:

A	B	U
0	0	1
0	1	1
1	0	1
1	1	0

Di conseguenza notiamo la presenza di valore logico alto per 3 casi su 4 quindi la probabilità p risulterà $p = \frac{3}{4}$:

$$P_s = \frac{3}{4} * P_{S,H} + \frac{1}{4} * P_{S,L}$$

Per un esempio in cui viene calcolata per intero P_s vi rimando all'esercizio relativo [link](#).


Potenza Dinamica

Si definisce **potenza dinamica** la **potenza assorbita** da un circuito CMOS **durante le transizioni logiche delle uscite**, ossia quando i segnali commutano da livello basso a livello alto (L→H) o da alto verso basso (H→L). Questo assorbimento non è continuo, ma si verifica solo in occasione dei cambiamenti di stato, causati dalle variazioni degli ingressi.

Cosa succede fisicamente durante la transizione?

- **Transizione da 0 a 1 (L → H)**
 - Quando l'ingresso cambia in modo da forzare l'uscita a 1, si **accende il transistore pMOS** (pull-up) e si **spegne l'nMOS** (pull-down).
 - In questo momento, l'uscita viene **collegata all'alimentazione V_{DD}** tramite il pMOS.
 - La **capacità presente sul nodo d'uscita**, inizialmente scarica, inizia a **caricarsi elettricamente**.
 - Questo comporta il **passaggio di una corrente dall'alimentazione**, che fornisce energia per **portare l'uscita da 0 a V_{DD}** .
 - L'**energia assorbita** dall'alimentazione in questa fase **si accumula nel campo elettrico del condensatore**.
- **Transizione da 1 a 0 (H→L)**
 - Quando l'ingresso cambia per portare l'uscita a 0, si **spegne il pMOS** e si **accende l'nMOS**, che collega il nodo d'uscita a massa (GND).
 - A questo punto, la **capacità precedentemente caricata** inizia a **scaricarsi**.

- La **carica accumulata** nel condensatore fluisce **verso GND attraverso l'nMOS**, facendo scendere il potenziale dell'uscita da V_{DD} a 0.
- In questa fase **non si assorbe energia dall'alimentazione**, ma l'**energia immagazzinata nella fase precedente viene dissipata sotto forma di calore nel transistore**.
- Anche se non proviene da V_{DD} , **questa energia viene comunque persa**, contribuendo al consumo complessivo.



Modellazione della potenza dinamica

La corrente media I è definita come la carica trasferita nell'unità di tempo.

Se un condensatore viene caricato da 0 a V_{DD} e poi scaricato da V_{DD} a 0 per F volte al secondo, allora la corrente media fornita dall'alimentazione è:

$$I_L^{media} = \frac{Q}{T} = F * Q = F * C * V$$

Dove Q è la carica di un condensatore trasferita in ogni ciclo di carica/scarica.

Ipotizzando $V = V_{DD}$:

$$P_D = V_{DD} * I_L^{media} = V_{DD} * F * C * V_{DD} = F * C * V_{DD}^2$$

La potenza dinamica è quindi direttamente proporzionale alla frequenza di carica/scarica, alla capacità dei condensatori e al quadrato della tensione di alimentazione.

Calcolo della frequenza delle commutazioni

Nei circuiti sequenziali le commutazioni da stati $L \rightarrow H$ (o $H \rightarrow L$) sono collegate al periodo di clock, pertanto:

Immaginiamo che l'uscita della nostra porta CMOS cambi stato ogni periodo di clock T_{CK} .



Per apprezzare effettivamente una commutazione $L \rightarrow H$ (o $H \rightarrow L$) abbiamo bisogno di due periodi di clock.



Nel periodo di clock in rosso ci troviamo in uno stato L (o H), nel periodo di clock in verde ci troviamo in uno stato H (o L). Apprezziamo quindi una transizione $L \rightarrow H$ (o $H \rightarrow L$) solo sfruttando 2 periodi di clock

Si capisce bene, dunque, che la nostra porta CMOS effettua una transizione $H \rightarrow L$ (o $L \rightarrow H$) con periodo $T = 2T_{CK}$ se consideriamo che l'**uscita commuti ogni periodo di clock**.

Si ottiene dunque la frequenza $F = \frac{1}{T} = \frac{1}{2} F_{CK}$

La potenza dinamica quindi diventa:

$$P_D = \frac{1}{2} * F_{CK} * C * V_{DD}^2$$

Activity

Nel caso in cui, invece, ci venisse detto che l'uscita commuti ogni $N \neq 1$ periodi di clock T_{CK} , la nostra porta CMOS cambierebbe stato con periodo $T = 2NT_{CK}$

$$F = \frac{1}{2N} * F_{CK}$$
$$P_D = \frac{1}{2N} * F_{CK} * C * V_{DD}^2$$

Introducendo $\alpha = \frac{1}{N}$ detta "activity" possiamo riscrivere la potenza dinamica come:

$$P_D = \frac{1}{2} \alpha * F_{CK} * C * V_{DD}^2$$

Riduzione del consumo dinamico

Per ridurre il consumo dinamico possiamo agire su 3 diversi elementi:

- **Riduzione della frequenza di commutazione F :**


Operazioni più lente richiedono più tempo, un'opzione sarebbe utilizzare algoritmi che richiedono minor numero di commutazioni

- **Riduzione della capacità C :**

Miglioramento tecnologico (dispositivi più piccoli)

- **Riduzione dell'escursione di tensione $V_H - V_L$ (nel nostro caso $V_H = V_{DD}, V_L = 0$):**

Siccome la dipendenza è quadratica si noterebbe un effetto marcato, ridurre la variazione di tensione è possibile ma bisogna mantenere i margini di rumore.



Esempio

Calcolare il consumo di potenza statica e dinamica di un circuito CMOS con:

- Alimentazione 2V
- In media $N_{off} = 5 * 10^7$ transistor spenti in ogni istante
- $N_I = 10^8$ ingressi con $C = 1fF$
- Activity 0.1

Nei casi:

- Frequenza di clock 200 MHz e $I_{off} = 1$ nA per dispositivo
- Frequenza di clock 2 GHz e $I_{off} = 100$ nA per dispositivo

Soluzione

Andremo a calcolare:

1. La **potenza statica** moltiplicando la **tensione di alimentazione** per la **corrente di leakage**, a sua volta moltiplicata per il **numero di transistor spenti**.

2. La **potenza dinamica** moltiplicando il **fattore 1/2** per l'**activity** e la **frequenza di clock** (dovuto al fatto che ogni N periodi di clock viene effettuata o la carica o la scarica, per effettuare entrambe la frequenza si dimezza), per il **numero di ingressi** con le loro **capacità** e la **tensione di alimentazione al quadrato**.

$$1) P_S = V_{DD} * N_{off} * I_{off} = 0.1W, P_D = \frac{1}{2} \alpha * F_{CK} * N_I * C * V_{DD}^2 = 4W$$
$$2) P_S = V_{DD} * N_{off} * I_{off} = 10W, P_D = \frac{1}{2} \alpha * F_{CK} * N_I * C * V_{DD}^2 = 40W$$

Effetto delle interconnessioni


Tipologie di Interconnessioni

Le interconnessioni nei sistemi elettronici digitali si dividono in:

- **Interne al circuito integrato**: realizzate con linee metalliche dotate di **resistenza** e **capacità parassite** significative.
- **Tra circuiti su scheda elettronica**: caratterizzate da **bassa resistenza**, ma **capacità e induttanza** non trascurabili.
- **Tra schede tramite cavi**: come cavi coassiali, doppini intrecciati, fibre ottiche, che si comportano come **linee di trasmissione**.

Effetti sui Tempi di Ritardo e Frequenza

Le interconnessioni introducono ritardi aggiuntivi rispetto a quelli interni dei blocchi logici. Questo impatta quindi su T_{CKmin} aumentandolo e di conseguenza provoca una diminuzione della F_{CKmax} .



$$T_{CKmin} = t_{CK-Q} + t_{LCMAX} + t_{su} + F(t_{P1} + t_{P2} + t_{P3})$$

$$F_{CKmax} = \frac{1}{T_{CKmin}}$$


Se dovesse risultare poco chiara l'equazione di T_{CKmin} a meno dei ritardi dovuti alle interconnessioni consiglio di guardare la parte dedicata.

Skew e Jitter

- **Skew del clock**: differenza temporale nella ricezione del segnale di clock tra diversi componenti del circuito.
- **Jitter**: variazione casuale del periodo di clock.

Modello RC dell'interconnessione

Le interconnessioni vengono spesso modellate come celle RC come nello schema sottostante:



Tramite questa modellizzazione posso notare le variazioni che impone l'interconnessione sul circuito:


- Il tempo di transizione ($H \rightarrow L$, $L \rightarrow H$) aumenta perchè la costante di tempo τ aumenta, infatti passa da $R_O * C_I \rightarrow (R_O + R_S)(C_I + C_P)$.
- La potenza dinamica aumenta passando da $\frac{1}{2} * \alpha * F_{CK} * C_I * V_{DD}^2 \rightarrow \frac{1}{2} * \alpha * F_{CK} * (C_I + C_P) * V_{DD}^2$

Linee di Trasmissione

Quando la lunghezza del conduttore è significativa rispetto al tempo di transizione del segnale, quindi quando i tempi di salita/discesa (t_r/t_f) sono molto più piccoli del tempo di propagazione t_p , si preferisce utilizzare un modello a linea di trasmissione piuttosto di un modello RC.

Una linea di trasmissione modella un conduttore non più come un filo "trasparente" ma come un mezzo distribuito con i seguenti **parametri elettrici**:

- Un'impedenza caratteristica Z_∞
- Una lunghezza L
- Una velocità di propagazione P
- Un tempo di propagazione t_P



Oltre ai parametri elettrici appena elencati la linea di trasmissione possiede anche due **parametri fisici**:

- L'induttanza unitaria L_u (induttanza per unità di lunghezza)
- La capacità unitaria C_u (capacità per unità di lunghezza)

E' utile notare come l'impedenza caratteristica e la velocità di propagazione dipendano da questi parametri:

$$Z_{\infty} = \sqrt{\frac{L_u}{C_u}}$$


$$P = \frac{1}{\sqrt{L_u C_u}}$$

Come immaginabile il tempo di propagazione si calcola dividendo la lunghezza della linea per la velocità di propagazione:

$$t_P = \frac{L}{P}$$

Linea pilotata con gradino di tensione

La linea di trasmissione sarà posta tra un driver (generatore) e un receiver (carico), il driver produrrà un gradino di tensione $0V \rightarrow V_A$:



Il gradino $V_B(0)$ impresso sulla linea è dato dal partitore di tensione di V_A su R_O e Z_{∞} (possiamo immaginare una resistenza tra l'ingresso della linea e ground di valore Z_{∞}).

A questo punto il gradino si sposta lungo il conduttore senza subire distorsioni impiegando t_P per raggiungere il receiver.

Durante la propagazione lungo la linea, dal generatore verso il carico, il gradino verrà definito **onda progressiva o incidente**, se il conduttore non presenta discontinuità in ogni punto della linea risulterà:

$$Z_{\infty} = \frac{V(t)}{I(t)}$$


Siccome Z_{∞} risulta costante allora non si generano onde riflesse e il rapporto resta costante.

In **presenza di una discontinuità** del conduttore e quindi una variazione $Z_{\infty 1} \rightarrow Z_{\infty 2}$ V e I variano e si genera un'onda riflessa che si propaga da destra verso sinistra con comportamento analogo all'onda incidente.

La somma tra le tensioni dell'onda incidente e dell'onda riflessa divisa per la somma delle correnti deve risultare pari alla nuova impedenza nel punto:

$$\frac{V_{incidente} + V_{riflessa}}{I_{incidente} + I_{riflessa}} = Z_{\infty 2}$$

In presenza della terminazione:



Abbiamo due casistiche:

- $R_T = Z_{\infty} \rightarrow \frac{V}{I}$ non varia e la terminazione assorbe correttamente tutta l'energia dell'onda progressiva.
- $R_T \neq Z_{\infty} \rightarrow \frac{V}{I}$ deve variare per adattarsi a R_T generando un'onda riflessa che si propagherà verso il driver.

Viene definito un **Coefficiente di riflessione** Γ per darci informazioni riguardanti l'onda riflessa:

— —

$$\Gamma_T = \frac{R_T - Z_\infty}{R_T + Z_\infty}$$

Questo coefficiente ci permette di calcolare l'ampiezza dell'onda riflessa come:

$$V_r = \Gamma_T V_p$$

- $R_T = Z_\infty \rightarrow \Gamma_T = 0$: nessuna discontinuità (onda riflessa ampiezza 0) tutta l'energia incidente viene dissipata sulla resistenza di terminazione.
- $R_T \rightarrow \infty$ (circuito aperto) $\rightarrow \Gamma_T = 1$: corrente totale nulla, (corrente riflessa uguale ed opposta a corrente incidente), si genera un'onda riflessa di ampiezza pari a quella incidente.
- $R_T = 0$ (cortocircuito) $\rightarrow \Gamma_T = -1$: tensione totale nulla quindi onda riflessa con tensione uguale ed opposta a quella dell'onda incidente.



Attenzione: anche se l'onda riflessa **torna fisicamente verso il driver, alla terminazione** (dove si verifica la riflessione) si osserva **la somma istantanea** tra l'onda incidente e quella riflessa.

Questo significa che **la tensione al carico può crescere o diminuire** già al primo arrivo, **senza aspettare che l'onda rientri al driver**.

Se $R_T > Z_\infty \rightarrow \Gamma_T > 0$, parte dell'onda incidente viene riflessa con **ampiezza positiva**. Il segnale alla terminazione cresce **a gradini**, e può superare la tensione del fronte originale (**overshoot**), causando possibili problemi nei circuiti digitali sensibili.

