



Implementazione delle porte logiche CMOS

▼ Creatore originale: @Stefano Alverino


La tecnologia CMOS è fortemente utilizzata nella creazione di svariate porte logiche. Alla base di questa tecnologia vi è l'uso di due tipi di transistori: **NMOS** e **PMOS**.

Prima di spiegare l'implementazione delle porte logiche, è bene fare chiarezza sulla differenza tra NMOS e PMOS e sull'implementazione dei CMOS.

NMOS

Il transistore MOS a canale n (**NMOS**) presenta quattro terminali: **Gate**, **Source**, **Drain** e **Body** (quest'ultimo è a potenziale fisso, **tipicamente a ground**).

Gate e Body sono due conduttori separati da un isolante, e questa disposizione permette la creazione di un condensatore MOS (**m**etallo-**o**ssido-**s**emiconduttore).




Visualizzazione di un transistore NMOS

Il transistore presenterà, quindi, diversi modi di funzionamento, a seconda della tensione V_{gV_g} tra gate e body:

- accumulo: $V_g < 0V_{\text{g}} < 0V_g < 0$;
- svuotamento: $0 < V_g < V_{t0} < V_{\text{g}} < V_{\text{t}0} < V_g < V_t$;
- inversione: $V_g > V_{tV_{\text{g}}} > V_{\text{t}0} > V_t$.


Fase di accumulo

Nella fase di **accumulo**, le cariche positive presenti nel Body vengono attratte dalle negative poste sul gate, creando così un "muro" che blocca il passaggio di corrente.




Fase di svuotamento

Quando V_g supera lo 0, si passa alla fase di **svuotamento**, in cui il potenziale positivo tende a portare cariche negative dal body al gate, ma dove la tensione non è abbastanza elevata.



Fase di inversione

Quando V_g supera V_t (**tensione di soglia o threshold**), si passa alla fase di **inversione**, dove le cariche negative del body vengono effettivamente portate al gate, producendo un "canale" di passaggio per la corrente tra il terminale di drain e il terminale di source.



Commento sul funzionamento

In un transistor NMOS, quando la tensione del gate è inferiore alla tensione di soglia, il passaggio di corrente tra source e drain è bloccato, producendo così un **valore logico 0 (OFF)**.

Al contrario, quando la tensione del gate supera la tensione di soglia, il passaggio di corrente è abilitato, generando un **valore logico 1 (ON)**.

$$\begin{cases} \text{OFF} & \text{se } V_g < V_{t\text{ON}} \\ \text{ON} & \text{se } V_g > V_{t\text{ON}} \end{cases}$$


$$\begin{cases} \text{OFF} & \text{se } V_g < V_{t\text{ON}} \\ \text{ON} & \text{se } V_g > V_{t\text{ON}} \end{cases}$$

$$\end{cases}$$

PMOS

Il transistor MOS a canale p (PMOS) presenta quattro terminali: **Gate**, **Source**, **Drain** e **Body** (quest'ultimo è a potenziale fisso, tipicamente a tensione alta V_{DD}).

Gate e Body sono due conduttori separati da un isolante, questa disposizione permette la creazione di un condensatore MOS (metallico-ossido-semiconduttore).



Visualizzazione di un transistor PMOS

Commento sul funzionamento

Il comportamento è esattamente inverso all'NMOS.

Per una tensione di gate V_g inferiore alla tensione di soglia $V_{t\text{ON}}$ avverrà un passaggio di corrente tra drain e source, producendo il valore logico 1 (ON).

Per una tensione di gate superiore alla tensione di soglia non verrà consentito il passaggio di corrente, producendo un valore logico 0 (OFF).

$$\begin{cases} \text{ON} & \text{se } V_g < V_{t\text{OFF}} \\ \text{OFF} & \text{se } V_g > V_{t\text{OFF}} \end{cases}$$

$$\begin{cases} \text{ON} & \text{se } V_g < V_{t\text{OFF}} \\ \text{OFF} & \text{se } V_g > V_{t\text{OFF}} \end{cases}$$


$$\end{cases}$$

CMOS

Il componente CMOS (Complementary MOS), detto anche **inverter**, è composto da due transistori complementari:

- un PMOS, avente il terminale di gate connesso all'ingresso, il terminale di source alla tensione V_{DD} e il terminale di drain all'uscita. Prende il nome di rete di pull-up;
- un NMOS avente il terminale di gate connesso all'ingresso, il terminale di source a ground e il

terminale di drain all'uscita. Prende il nome di **rete di pull-down**;



E' bene notare che il nome inverter è dovuto alla relazione ingresso-uscita di questo MOS:

$$V_{out} = V_{DD} \text{ se } V_{in} < V_t \quad V_{out} = 0 \text{ se } V_{in} > V_t$$


$$V_{out} = V_{DD} \quad \& \quad V_{in} < V_t \\ V_{out} = 0 \quad \& \quad V_{in} > V_t$$

$$V_{out} = V_{DD} \text{ se } V_{in} < V_t \quad V_{out} = 0 \text{ se } V_{in} > V_t$$


Comportamento del CMOS

I risultati ottenuti possono essere facilmente compresi analizzando il comportamento dei due MOS complementari:

- quando la tensione di ingresso **V_{in} è alta** (1), cioè supera il valore di soglia, e l'uscita assume un valore logico basso (0);
 - il **PMOS** si comporta come un circuito aperto;
 - l'**NMOS** si chiude e si comporta come una resistenza, collegando l'uscita V_{out} a massa.
- quando la tensione di ingresso **V_{in} è bassa** (0), quindi inferiore al valore di soglia, e l'uscita assume un valore logico alto (1);
 - l'**NMOS** si comporta come un circuito aperto;
 - il **PMOS** si chiude, collegando V_{out} a V_{DD} .



ingresso alta



CMOS con tensione
di ingresso bassa


Definizione delle due soglie di ingresso e dell'uscita

La tensione di soglia V_t di un inverter CMOS può variare con l'alimentazione, la temperatura e altri tipi di disturbo, quindi è difficile determinarne un valore preciso.

Per gestire questa incertezza, si definiscono due soglie:

- **tensione di soglia inferiore** V_{IL} , e sotto questo valore l'ingresso è interpretato come 0 logico;
- **tensione di soglia superiore** V_{IH} , e sopra questo valore è interpretato come 1 logico.

Nel range $[V_{IL}, V_{IH}]$, lo stato logico non è definito, ed è quindi una **zona instabile da evitare**.



Visualizzazione delle tensioni di soglia per ingresso e uscita

L'uscita V_O può essere:

- $VILV_{\{\text{IL}\}}$ e $VIHV_{\{\text{IH}\}}$ sono, dal punto di vista grafico, i punti dove la curva ha una pendenza di -1, e quindi tangenti a 45°.

Utilizzando due reti logiche di pull-up e pull-down, al posto dei singoli transistor (come nell'inverter), si possono creare diverse porte logiche.




- **due NMOS in serie** lasciano arrivare il segnale XXX all'uscita YYY se e solo se sia AAA che BBB presentano valore logico alto, creando una **porta logica AND**;




- Implementazione di una porta logica OR con CMOS

- **due PMOS in serie** lasciano arrivare il segnale XXX all'uscita YYY se e solo se sia AAA che BBB presentano valore logico basso, creando, tramite le **leggi di De Morgan**, una **porta logica NOR**;



Implementazione di una porta logica NOR con CMOS

- due PMOS in parallelo lasciano arrivare il segnale XXX all'uscita YYY se almeno uno tra AAA e BBB presenta un valore logico basso, creando, tramite le [leggi di De Morgan](#), una porta logica NAND.



Implementazione di una porta logica NAND con CMOS

Correlazione tra rete di pull-down e rete di pull-up

Per costruire la rete di pull-down a partire da quella di pull-up, bisogna:

1. scrivere la funzione logica implementata dalla rete di pull-up;
2. negare questa funzione logica usando le [leggi di De Morgan](#);
3. utilizzare la funzione risultante per costruire la rete di pull-down con transistori NMOS.

In pratica, si realizza la **funzione complementare di quella della rete di pull-up**, ma con struttura opposta:

- il PMOS in serie diventa NMOS in parallelo;
- il PMOS in parallelo diventa NMOS in serie.

Per costruire la rete di pull-up da quella di pull-down si può seguire il medesimo procedimento.



NAND a 2 ingressi

La rete di pull-up è composta da 2 PMOS in parallelo, mentre la rete di pull-down è composta da 2 NMOS in serie.

Vogliamo che la nostra porta logica restituisca il valore logico 0 solo quando entrambi gli ingressi presentano valore logico 1.

$$Y = A \cdot B \quad Y = \overline{A \cdot B} \quad Y = A + B$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0




Implementazione della porta logica NAND a 2 ingressi con CMOS

Procediamo alla costruzione della porta logica NAND, ricordando che la rete di pull-up è quella che produce i **valori logici alti** sull'uscita:

- partendo dal NAND, applichiamo De Morgan.

$$A \cdot B = \overline{\overline{A \cdot B}} = \overline{\overline{A} + \overline{B}} = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$$


L'OR dei due valori negati è rappresentato dal parallelo di due PMOS, formando la **rete di pull-up**;



- partendo dalla rete di pull-up, possiamo iniziare negando la sua funzione logica.

$$A \cdot B = \overline{\overline{A \cdot B}} = \overline{\overline{A} + \overline{B}} = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$$

L'AND di due valori è rappresentato dalla serie di due NMOS, formando la **rete di pull-down**.





NOR a 2 ingressi

La **rete di pull-up** è composta da 2 PMOS in serie, mentre la **rete di pull-down** è composta da 2 NMOS in parallelo.

Vogliamo che la nostra porta logica restituisca il valore logico 1 solo quando entrambi gli ingressi presentano valore logico 0.

$$Y = A + B = \overline{\overline{A + B}} = \overline{A \cdot B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0




Implementazione della porta logica NOR a 2 ingressi con CMOS

Procediamo alla costruzione della porta logica NOR, ricordando che la rete di pull-up è quella che produce i **valori logici alti** sull'uscita:

- partendo dal NOR, applichiamo De Morgan.

$$A + B = \overline{\overline{A + B}} = \overline{\overline{A} \cdot \overline{B}} = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$$

L'AND dei due valori negati è rappresentato dalla serie di due PMOS, formando la **rete di pull-up**;




Rete di pull-up

- partendo dalla rete di pull-up, possiamo iniziare negando la sua funzione logica.

$$A + B = \overline{\overline{A + B}} = \overline{\overline{A} \cdot \overline{B}} = A + B$$

L'OR di due valori è rappresentato dal parallelo di due

NMOS, formando la rete di pull-down.




NAND a 3 ingressi

La rete di pull-up è composta da 3 PMOS in parallelo, mentre la rete di pull-down è composta da 3 NMOS in serie.

Vogliamo che la nostra porta logica restituisca il valore logico 0 solo quando tutti gli ingressi presentano valore logico 1.

$$Y = A \cdot B \cdot C \quad Y = \overline{A \cdot B \cdot C} = A \cdot B \cdot C$$



Implementazione della porta logica NAND a 3 ingressi con CMOS

Il processo di costruzione della rete di pull-up e di quella di pull-down è il medesimo del NAND a 2 ingressi, ma inserendo un MOS aggiuntivo per ogni rete, in modo tale da gestire il terzo ingresso.

Esempio - costruzione di una funzione logica

Obiettivo

Si consideri la funzione logica $U = A + B$.

$$U = A + B$$

Si implementi tale funzione logica tramite porte CMOS.

▼ Implementazione della funzione logica


Dobbiamo ricondurci a una funzione logica del seguente tipo:

$$f = A \langle \text{operazione} \rangle B \quad f = \overline{A \langle \text{operazione} \rangle B} \quad f = A \langle \text{operazione} \rangle B$$

La prima cosa da fare è considerare:

$$U = \overline{\overline{A+B}} = \overline{\overline{A+B}} = A+B$$

In questo caso particolarmente fortunato, possiamo utilizzare due porte logiche note per implementare tale circuito, poiché $\overline{\overline{A+B}}$ rappresenta una porta NOR a cui, però, dobbiamo aggiungere un inverter, definito dall'altra negazione, in modo da raggiungere la funzione $A+B$.



Il primo blocco a sinistra è la realizzazione della porta NOR, mentre il secondo blocco rappresenta l'inverter

Esempio - costruzione di una funzione logica

Obiettivo

Si consideri la funzione logica $U = \overline{A} \cdot \overline{B} + \overline{C}$.

$$U = \overline{A} \cdot \overline{B} + \overline{C} = \overline{A+B} + \overline{C}$$

Si implementi tale funzione logica tramite porte CMOS.

▼ Implementazione della funzione logica


Applicando le [leggi di De Morgan](#):

$$\begin{aligned} \overline{A} \cdot \overline{B} + \overline{C} &= \overline{A+B} + \overline{C} \\ \overline{A+B} + \overline{C} &= \overline{(A+B) \cdot C} \\ \overline{A+B} + \overline{C} &= \overline{(A+B) \cdot C} \end{aligned}$$

Riapplicando nuovamente le leggi di De Morgan, otteniamo:

$$\begin{aligned} \overline{A+B} + \overline{C} &= \overline{(A+B) \cdot C} \\ \overline{(A+B) \cdot C} &= \overline{(A+B)} \cdot \overline{C} = (\overline{A+B}) \cdot \overline{C} \end{aligned}$$

Tale funzione logica è ora [pienamente realizzabile](#) attraverso porte logiche con implementazione CMOS.



Implementazione della porta logica richiesta con CMOS