

Disseny i síntesis de sistemes digitals


Grau d'Enginyeria Electrónica de Telecomunicacions

Gianfranco Bazzani Valldeperez

Data de realització: 22/04/2019

Datasheet interfície JTAG Exemple 2

1. Input Outputs.



Pin	Funció	Direcció
aclr	Reset negat	input
Ir_in[10]	LLegreix la instrucció actual	input
tck	Clock del JTAG	input
tdi	Senyal del JTAG	input
v_cdr	Flag d'estat capture data register JTAG	input
v_sdr	flag d'estat shift data register JTAG	input
v_udr	flag d'estat update data register JTAG	input
V_uir	flag d'estat update instruction regiser JTAG	input
d0,d1,,d7	sortides als LEDs	Output
tdo	senyal JTAG	Sortida

2. Funcionalitat.

Aquesta interfície interpreta els senyals JTAG generats per la IP vJTAG d'alter. Llegeix el registre d'instruccions i en funció d'aquest actua sobre el registre de dades.

Instruccions implementades:

- BYPASS ir = 00:
 - Aquesta es una instrucció idle, assigna un registre de dades amb un valor 0.
 Acuta com a un estat desocupat al que tornar després de realitzar cualsevol operació
- READCOUNT ir = 01:
 - Aquesta instrucció escriu en el registre de dades, el valor del comptador, en el estat JTAG capture data register, i a continuació realitza el desplaçament d'aquest. D'aquesta manera la GUI al pc reb les dades desplaçades
- COUNT ir = 10:
 - Aquesta instrucció incrementa el comptador en el estat capture data register
- RESCOUNT ir = 11:
 - o Aquesta instrucció reinicia el comptador en el estat capture data register