GIANLUIGI VITALE

gianluigi.vitale12@gmail.com | Pistoia, Italia

INTERESSI DI RICERCA

Sistemi di machine learning, infrastrutture di serving per LLM, portabilità tra acceleratori, kernel per TPU e comportamento numerico, benchmarking di sistemi ML, affidabilità dell'inferenza e valutazione della sicurezza degli LLM.

FORMAZIONE

Laurea triennale in Ingegneria Informatica — Universitas Mercatorum, Roma Prevista: mar. 2027
Ateneo accreditato dal MUR · Media: 29,35/30 · 3,87/4,0 (conversione WES) · voto di laurea atteso: 110/110 e lode — esami tutti sostenuti; tesi in corso
Tesi: DSProfiler — analisi statica e machine learning per il rilevamento automatico di anti-pattern prestazionali nelle strutture dati in Python
Relatore: Prof. Rocco Pietrini

Full Stack Web Development Bootcamp — *Boolean SRL (700 ore)* *gen.–giu. 2020*

PUBBLICAZIONI

G. Vitale, "Decomposing One Professional-Framing Pipeline: Which Components Shift LLM Safety Boundaries?," **NeurIPS 2026**, main track. Accettato, in corso di pubblicazione. Articolo: *https://neurips.cc/virtual/2026/loc/paris/poster/155967*

G. Vitale, "DriftBench: Measuring and Predicting Infrastructure Drift in LLM Serving Systems," **MLSys 2026**, Bellevue, WA (USA), maggio 2026. Presentazione orale.
Articolo: *https://proceedings.mlsys.org/paper_files/paper/2026/hash/ea0b5818ae9255ee1fb1e3b4442d2ffe-Abstract-Conference.html*
Artefatto (badge ACM: Available, Functional, Reproduced): DOI *10.5281/zenodo.19361066*
Intervento: *https://youtu.be/KnsVj5DdIEo*

PREMI E RICONOSCIMENTI

Distinguished Artifact Evaluator Award — *Artifact Evaluation Committee di SOSP 2026* *2026*

Presentazione orale — *MLSys 2026 (DriftBench)* *2026*

Badge ACM: Available, Functional, Reproduced — *MLSys 2026 (DriftBench)* *2026*

ESPERIENZA DI RICERCA

- **DriftBench e validazione su TPU:** Realizzazione di un framework di misurazione e previsione basato su 236.985 coppie prompt-risposta in 105 configurazioni. Il Portability Risk Index generalizza a hardware mai visto (R^2 = 0,909). Estensione del risultato alle TPU v5e/v6e, dove la prevedibilità si è confermata anche con la nuova aritmetica (R^2 = 0,72–0,96).
- **Ablazione fattoriale del framing nei jailbreak (NeurIPS 2026):** Applicazione di un disegno fattoriale 2×2×2, definito a priori, alla pipeline di professional framing STF, nell'ambito di una valutazione di circa 31.900 prove su nove LLM. Nello studio principale, l'assunzione di un ruolo (persona) è risultata il fattore principale dell'accettazione delle richieste (OR = 6,5), la sostituzione terminologica quello principale della profondità delle risposte, mentre la giustificazione morale non ha mostrato alcun effetto positivo rilevabile.
- **DeepSeek V4-Flash su TPU:** Porting completato su 32 chip (v4-64), con validazione di tutte le modalità di attenzione e prefill e decode funzionanti. Un supporto equivalente è poi arrivato in vLLM TPU inference grazie a sviluppi paralleli nel resto dell'ecosistema.

- **Kernel DSA per TPU:** Sviluppo di un'implementazione funzionante, identica bit per bit al riferimento fino a 8K token e in grado di arrivare a 256K. Lavoro in corso: è alla base del porting di GLM-5.3, ora in esecuzione su TPU v4.
- **Caratterizzazione a livello di bit della MXU delle TPU:** Caratterizzazione del comportamento numerico delle TPU v5e/v6e e sviluppo di un simulatore su CPU che riproduce bit per bit le moltiplicazioni tra matrici di Llama-3.1-8B eseguite in modalità nativa, rendendo possibile uno studio deterministico dell'aritmetica delle TPU.
- **Genomica long-context con l'ICAR-CNR:** Collaborazione in corso per verificare se i modelli del DNA a contesto lungo codifichino il linkage disequilibrium, unendo il lavoro sui sistemi ML alle competenze in genomica del Consiglio Nazionale delle Ricerche.

COMITATI E ATTIVITÀ DI REVISIONE

Membro del Program Committee — *MLSys 2027* *2026–2027*
Revisione degli articoli sottomessi al programma tecnico di MLSys 2027.

Revisore etico — *NeurIPS 2026* 2026
Valutazione degli articoli sottomessi sotto il profilo etico: possibili danni per la società, rischi per l'integrità della ricerca e rispetto delle linee guida etiche della conferenza.

Membro dell'Artifact Evaluation Committee — *SOSP 2026* *2026*
Valutazione di artefatti di ricerca sul serving di modelli con uso efficiente della memoria e sull'analisi della sicurezza della memoria nei kernel GPU dei sistemi di inferenza LLM. Verifica di disponibilità, funzionamento e riproducibilità, oltre che della coerenza con i risultati sperimentali dichiarati negli articoli. Premiato con il Distinguished Artifact Evaluator Award.

Membro dell'Artifact Evaluation Committee — *MLSys 2026* *2026*
Valutazione di quattro articoli accettati su ottimizzazione dei kernel di attenzione, infrastrutture di profiling per il ML, disaggregazione della memoria GPU e inferenza distribuita. Riproduzione dei risultati sperimentali su cluster 8×H100 a noleggio (RunPod) e su infrastruttura AMD MI350X (AMD University Program), con verifica di disponibilità, funzionamento e coerenza con quanto dichiarato in ciascun articolo.

ESPERIENZA PROFESSIONALE

Systems Engineer — Archivio di Stato di Pistoia, Ministero della Cultura **apr. 2024–oggi**

Progettazione e messa in produzione di un sistema di retrieval-augmented generation (RAG) su oltre 10.000 documenti amministrativi interni, che risponde alle domande del personale citando le fonti. Realizzazione di un'interfaccia di consultazione pubblica basata sull'AI, che permette a personale e cittadini di interrogare in linguaggio naturale l'intero database dell'inventario.

Web Developer — *Informamuse S.R.L.* *ott. 2020–apr. 2021*
Sviluppo di siti e applicazioni web con HTML, CSS, JavaScript, PHP, Laravel, Vue.js e MySQL. Gestione completa dei progetti, dalla progettazione alla messa in produzione.

COMPETENZE TECNICHE

Linguaggi: Python, JavaScript, PHP, SQL, HTML/CSS, Bash

Framework: PyTorch, JAX, Pallas, Hugging Face Transformers

ML/Sistemi: vLLM, tpu-inference, SGLang, TensorRT-LLM, CUDA, Docker

Infrastruttura: Google Cloud TPU (v4, v5e, v6e), amministrazione di sistemi Linux, reti, provisioning di GPU in cloud (RunPod, AMD HPC/Chameleon Cloud), CI/CD

Strumenti di ricerca: LaTeX, Git, Jupyter, scipy, statsmodels

RISORSE DI CALCOLO

- Google Cloud TPU Research Cloud (TRC) — attivo da maggio 2026. Allocazione attuale di 320 chip: 32 chip v4 on-demand e 288 chip spot tra v4, v5e e v6e, in zone USA e UE.

- Account AMD University Program (attivo da marzo 2026)
- Allocazione su Chameleon Cloud (2.000 SU)
- Esperienza su cluster GPU RunPod (configurazioni H100, H200, B200, MI300X)

LINGUE

Italiano (madrelingua), **Inglese** (C1 — livello accademico, pubblicazioni scientifiche)

CONTATTI E PROFILI

Google Scholar: https://scholar.google.com/citations?hl=en&user=x4K6NWUAAAAJ | ORCID: https://orcid.org/0009-0007-6740-2695

OpenReview: https://openreview.net/profile?id=~Gianluigi_Vitale1 | Portfolio: https://gianluigivitale.github.io/portfolio/

GitHub: https://github.com/GianluigiVitale | LinkedIn: https://www.linkedin.com/in/gianluigi-vitale615