

Budapesti Műszaki és Gazdaságtudományi Egyetem Villamosmérnöki és Informatikai Kar Méréstechnika és Információs Rendszerek Tanszék

Digitális rendszerek tervezése FPGA áramkörökkel Verilog RTL kódolás

Fehér Béla
Szántó Péter, Lazányi János, Raikovich Tamás
BME MIT
FPGA laboratórium

FPGA-k

FPGA: Field Programmable Gate Array

programozható logikai áramkör

Jelentősebb gyártók:

Xilinx, Altera, Microsemi (Actel), Lattice,
 Achronix

Jellemzők

- Komplexitás
 - 50000 4millió "kapu"
 - 100 1500 I/O láb
 - 100 500 MHz működés (terv függő)

Xilinx FPGA-k


Több család

- Spartan: hatékony, optimalizált struktúra
- Virtex: speciális funkciók, gyorsabb, komplexebb, gazdagabb funkcionalitás
- Ma: Artix, Kintex, Virtex, Zynq

Felépítés:

- CLB: logikai blokk
- IOB: I/O blokk
- BlokkRAM
- Szorzó

Huzalozás




DCM

IOB

Xilinx FPGA: Alap logikai elem

Logikai elem (Logic Cell):

1 LUT4 + 1 FF + kiegészítő logika




- Lut: Look-Up Table
 - 16x1 bites memória (4 bemenet esetén)
 - Cím: a logikai függvény bemeneti változói
 - Tartalom: igazságtábla
 - Bármilyen négy bemenetű, egy kimenetű logikai függvény megvalósítható

BME-MIT


Xilinx FPGA-k

Részlet egy kész tervből: logikai blokkok + huzalozás



Xilinx FPGA-k felépítése

• A CLB belső felépítése az FPGA Editor-ban nézve



Xilinx FPGA: konfiguráció

- A konfigurációt (LUT tartalom, huzalozás, csatlakozások, egyéb paraméterek) SRAM tárolja
- Tápfeszültség kikapcsolásakor elveszíti a konfigurációt
- Bekapcsolás után konfiguráció szükséges
 - EEPROM-ból, automatikusan
 - Fejlesztői kábel segítségével ún. JTAG porton keresztül

A HDL nyelvek

Verilog

- 1984: Gateway Design Automation Inc.
- 1990: Cadence -> Open Verilog International
- 1995: IEEE szabványosítás
- 2001: Verilog 2001
- 2005: System Verilog

· VHDL

- 1983-85: IBM, Texas Instruments
- 1987: IEEE szabvány
- 1994: VHDL-1993

Egyéb megoldások

- HDL fejlesztés a szoftver fejlesztéshez viszonyítva továbbra is időigényes
- Sok fejlesztő rendelkezik C/C++ ismerettel, viszonylag kevés HDL ismerettel
- Magasszintű hardver leíró nyelvek
 - SystemC: szabványos, ma már (részben)
 szintetizálható, C++ alapú
 - Xilinx Vivado HLS, Altera C2H
 - Catapult-C: C++ kiegészítések nélkül
 - Altera/Xilinx OpenCL
 - NI LabView FPGA, Matlab Simulink

HDL nyelvek célja

Hardver modellezés

- Mindkét nyelv jelentős része csak a hardver funkciók modellezésére ill. szimulációra használható
- Szintetizálható részhalmaz szintézer függő
- Kapuszintű modulokból építkező, kapcsolási rajzon alapuló tervezési módszerek leváltása
- RTL (Register Transfer Level) szintű leírás
 - Automatikus hardver szintézis a leírásból
 - Tervezői hatékonyság növelése

HDL nyelvek

- Alapvetően moduláris felépítésű tervezést tesz lehetővé
- HDL modul
 - Be-, kimenetek definiálása
 - Be-, kimenetek közötti logikai kapcsolatok és időzítések definiálása
- NEM szoftver
 - Alapvetően időben párhuzamos, konkurrens működést ír le

Verilog szintaktika

Megjegyzések (mint C-ben)

```
    - // egy soros
    - /* */ több soros
```

Konstansok

- <bitszám><'alap><érték>

• 5'b00100: 00100 decimális érték: 4, 5 bites

• 8'h4e: 1001110 decimális érték: 78, 8 bites


• 4'bZ: ZZZZ nagy impedanciás állapot

Modulok

- "Építőelem" komplex rendszerek létrehozására
- · Hierarchikus leírás, feladat partícionálás
- Alkalmazható felülről lefelé, alulról felfelé tervezéskor
- Egy modul tetszőleges példányban beépíthető
 - Nem szubrutin, mindegyik példány önálló valódi
 HW, saját erőforrásokkal
- · Adatkapcsolat az interfész leíráson keresztül

Modul interfészlista


• Preferált a kompakt lista, kevesebb hiba



FPGA labor

Hagyományos interfész lista

Dupla munka, kettős hibalehetőség



FPGA labor

Bitműveletek

- Logikai műveletek bitvektorokon (egy vagy több bites adatokon)
 - ~, &, |, ^, (negálás, és, or, xor)
 - ~&, ~|, ~^ (NAND, NOR, XNOR)
- Vektorokon bitenkén, pl:
 - -4'b1101 & 4'b0110 = 4'b0100
- Ha a két operandus szélessége nem egyezik meg, a kisebbik az MSB biteken 0-val kiterjesztve
 - -2'b11 & 4'b1101 = 4'b0001
- A feltételes kifejezések logikai operátorai az igaz-hamis vizsgálatokhoz eltérőek:
 - !, &&, || (negálás, és, vagy)

Bit redukciós operátorok

- Egy operandusú művelet, a bitvektor összes bitjét önálló egybites változóként értelmezve, eredménye is egy bites
 - &, ~&, |, ~|, ^, ~^ (és, nem és, vagy, nem vagy)
 - Példák:
 - &4'b1101 = 1'b0
 - |4'b1101 = 1'b1
 - Használat:
 - Számláló kimenet végérték? assign tc = &cnt;
 - ALU kimenet nulla? $assign z = \sim |result;$

Komparátor operátorok

- C-szintakszissal megegyező
- Egyenlőség
 - ==, !=
 - ===: egyenlőség az "x, z" értékek figyelembevételével, azaz bizonyos bitek értéke tetszőleges
 - !==: nem egyenlő, "x, z" figyelembevételével
- Nem egyenlőség
 - <, >, <=, >=

Aritmetikai operátorok

- C-szintakszissal megegyező
- Operátorok: +, -, *, /, %
 - Nem mindegyik szintetizálható
 - Szintézer függő, de tipikusan / pl. csak akkor, ha az osztó kettő hatvány
 - Szorzásra választható implementációs stílus
 - Beépített blokk vagy LUT hálózat
 - Negatív számok kettes komplemens kódban

Egyéb operátorok

- Konkatenálás (összefűzés): {}, pl:
 - $\{4'b0101, 4'b11110\} = 8'b010111110$
 - $-\{2\{3'b101\},2'b00\} = 8'b10110100$
- Shift operátor
 - -<<,>>
 - <<<, >>> Előjeles shift, MSB nem változik
- Bit kiválasztás
 - Kiválasztott rész konstans
 - data[5:3]

Adattípusok


- A szintézis szempontjából kétfajta adat van
- A huzal típusú "wire"
 - Nevének megfelelően viselkedik (vezeték)
 - Nincs saját állapota, az mindig örökli
 - Pl. 8 bites vezeték: wire [7:0] data;
- A változó típusú "reg"
 - Két értékadás között állapotát tartja
 - Értékadás történhet eseményvezérlésre, vagy órajelre
 - Szintézis utáni eredmény nem mindig regiszter
 - Vezeték
 - Latch
 - Flip-flop
 - Pl. 8 bites regiszter: reg [7:0] data;

Assign

- Tipikusan kombinációs logika leírására
- "assign"-val csak "wire" típusú változónak lehet értéket adni
- Konkurrens, folytonos értékadás
 - A bal oldali változó bármely változása a kifejezés kiértékelődését, új értékének meghatározását okozza
 - Pl. assign c = a & b;
- Egy változó csak egy "assign" által kaphat értéket

Always blokk

- Magas szintű viselkedési leírás
- Szintakszis:



- Egy változó csak egy "always" blokkban kaphat értéket
- Always blokk nem lehet érzékeny a saját kimenetére
- Az "always" blokkok egymással párhuzamosan működnek

Always – értékadás

- Eljáráson belül kétfajta értékadás
- Blokkoló értékadás: =
 - Blokkolja az utána következő értékadásokat -> szekvenciális utasítás végrehajtás
- Nem blokkoló értékadás: <=
 - A nem blokkoló értékadások párhuzamosan hajtódnak végre, azaz a baloldali kifejezések kiértékelődnek az aktuális változó értékek szerint és az eredmény csak a fázis végén adódik át a bal oldali változónak
- Blokkoló nem blokkoló példa később
 - A Verilog egyik népszerű témája

Always – Flip Flop

Flip Flop: élérzékeny D tároló

always @ (posedge clk) $c \le a \& b$;


• Szinkron reset


always @ (posedge clk)

if (rst) $c \le 1'b0;$ else $c \le a \& b;$

Aszinkron reset

always @ (posedge clk, posedge rst)
if (rst) c <= 1'b0;else c <= a & b;





Always – Flip Flop

- Xilinx FPGA-kban a FF egy CLK bemenettel, két alaphelyzet beállító jellel és egy CE órajel engedélyező bemenettel rendelkezik.
 - Szinkron vezérlés: Minden jel kiértékelése szinkron, ebben az esetben érvényesítés az órajel aktív élénél

```
always @ (posedge clk)

if (rst)


c <= 1'b0;

else if (set)

c <= 1'b1;

else


c <= a \& b;
```



Always – Flip Flop

- Xilinx FPGA-kban a FF egy CLK bemenettel, két alaphelyzet beállító jellel és egy CE órajel engedélyező bemenettel rendelkezik.
 - Aszinkron vezérlés: A vezérlőjelek változása
 azonnal érvényre jut, prioritás a felírás sorrendjében


```
always @ (posedge clk, posedge rst, posedge set)
if (rst)
c <= 1'b0;
else if (set)
c <= 1'b1;
else
c <= a \& b;
```



Always – kombinációs logikához

• Szemléletesen:

- Az always blokk eseményvezérelt
- A bemenőjelek bármely változása ilyen esemény
- Ennek hatására az eljárás lefut, a kimenet kiértékelődik



 Ha egy változó kimarad az érzékenységi listából, akkor véletlen latch keletkezhet


Always – latch

- Latch tároló természetesen szándékosan is generálható:
 - Az engedélyező "gate" bemenet magas értéke mellett a tároló transzparens, míg a "gate" bemenet alacsony értéke mellett zárt, tartja értékét.

always @ (*)

If (g)

c <= a & b;



Always – latch hiba

• A tipikus véletlen "Latch"

Nem teljes "if" vagy "case" szerkezet

Szintézer általában figyelmeztet

```
always @ (*)
case (sel)
2'b00: r <= in0;
2'b01: r <= in1;
2'b10: r <= in2;
endcase
```

```
always @ (*)

if (sel==0)


r <= in0;

else if (sel==1)

r <= in1;

else if (sel==2)

r <= in2;
```



Always – helyes

Helyes kód

```
always @ (*)
case (sel)
2'b00: r <= in0;
2'b01: r <= in1;
2'b10: r <= in2;
default: r <= 'bx;
endcase
```

```
always @ (*)

if (sel==0)


r <= in0;

else if (sel==1)

r <= in1;

else


r <= in2;
```




Blokkoló – nem blokkoló (1)

```
reg t, r;
always @ (posedge clk)
begin
    t = a \& b;
   r = t \mid c;
end
reg t, r;
always @ (posedge clk)
begin
    t <= a \& b;
    r \ll t \mid c;
end
```


```
reg t, r;
always @ (posedge clk)
begin
r = t \mid c;
t = a \& b;
end
```



Blokkoló – nem blokkoló (2)



```
reg t, r;
always @ (posedge clk)
begin
    t <= a & b;
    r = t | c;
end
```





Blokkoló – nem blokkoló (3)

Pl. 3 bemenetű összeadó


```
reg s0, s1;
always @ (posedge clk)
begin
s0 = in0 + in1;
s1 = s0 + in2;
end
```

```
reg s2, s3;
always @ (posedge clk)
begin
s2 <= in0 + in1;
s3 <= s2 + in2;
end
```










Strukturális leírás

Hierarchia felépítése: modulok összekapcsolása

```
module top_level (input in0, in1, in2, output r);
wire xor0;
xor_m xor_inst0(.i0(in0), .i1(in1), .o(xor0));
xor_m xor_inst1(.i0(xor0), .i1(in2), .o(r));
endmodule
```

```
module top_level (input in0, in1, in2, output r);
wire xor0;
xor_m xor_inst0(in0, in1, xor0);
xor_m xor_inst1(xor0, in2, r);
endmodule
```



BME-MIT

Strukturális leírás - generate

• Hierarchia felépítése: modulok összekapcsolása

```
wire [2:0] in_bus0; wire [1:0] in_bus1;
assign in_bus0[0] = in0;
assign in_bus1 = \{in2, in1\};
genvar k;
generate
for (k=0; k < 2; k=k+1)
begin: inst
   xor_m(.i0(in_bus0[k]), .i1(in_bus1[k]), .o(in_bus0[k+1]);
end
endgenerate
                          xor_m
                                               xor_m
        in0
                         xor_inst0
                                             xor_inst1
```

Példa – MUX (1.)

Különböző leírási stílusok a 2:1 multiplexerre

```
module mux_21 (input in0, in1, sel, output r);
assign r = (sel==1'b1) ? in1 : in0;
endmodule
```

```
module mux_21 (input in0, in1, sel, output reg r); always @ (*) if (sel==1'b1) r \le in1; else r \le in0; endmodule
```

```
module mux_21 (input in0, in1, sel, output reg r);
always @ (*)
case(sel)
1'b0: r <= in0;
1'b1: r <= in1;
endcase
endmodule
```

Példa – MUX (2.)

• 4:1 multiplexer


```
module mux_41 (input in0, in1, in2, in3, input [1:0] sel, output reg r);
always @ (*)
case(sel)
2'b00: r <= in0;
2'b10: r <= in1;
2'b11: r <= in3;
endcase
endmodule
```

1 bites esetben

module mux_41 (input [3:0] in, input [1:0] sel, output r);

assign r = in[sel];

endmodule



Példa – MUX (3.)

• 4:1 multiplexer, 4 bites dekódolt kiválasztó jelek

```
always @ (*)
                                                              always @ (*)
   casez(sel) /*synthesis parallel_case*/
                                                              case(sel)
       4'b1???: r <= in0;
                                                                  4'b1000: r \le in0:
       4'b?1??: r <= in1;
                                                                  4'b0100: r <= in1;
       4'b??1?: r <= in2;
                                                                  4'b0010: r <= in2;
       4'b???1: r \le in3;
                                                                  4'b0001: r <= in3;
       default: r \le bx;
                                                                  default: r \le bx;
   endcase
                                                              endcase
   endmodule
                                                              endmodule
                                        in3
                                     sel[3:0]
                                              [3:0]
BME-MIT
```

FPGA labor

Példa – 1 bites összeadó

```
module add1_full (input a, b, cin, output cout, s);
xor3_m xor(.i0(a), .i1(b), .i2(cin), .o(s));
wire a0, a1, a2;
and2_m and0(.i0(a), .i1(b), .o(a0));
and2_m and1(.i0(a), .i1(cin), .o(a1));
and2_m and2(.i0(b), .i1(cin), .o(a2));
or3_m or(.i0(a0), .i1(a1), .i2(a2), .o(cout))
endmodule
```

```
module add1_full (input a, b, cin, output cout, s);
    assign s = a ^ b ^ cin;
    assign cout = (a & b) | (a & cin) | (b & cin);
endmodule
```


```
module add1_full (input a, b, cin, output cout, s);
assign {cout, s} = a + b + cin;
endmodule
```


Példa – 4 bites összeadó

```
module add4 (input [3:0] a, b, output [4:0] s);
wire [3:0] cout;
add1_full add0(.a(a[0]), .b(b[0]), .cin(1'b0), .cout(cout[0]), .s(s[0]));
add1_full add1(.a(a[1]), .b(b[1]), .cin(cout[0]), .cout(cout[1]), .s(s[1]));
add1_full add2(.a(a[2]), .b(b[2]), .cin(cout[1]), .cout(cout[2]), .s(s[2]));
add1_full add3(.a(a[3]), .b(b[3]), .cin(cout[2]), .cout(s[4]), .s(s[3]));
endmodule
```


```
module add4 (input [3:0] a, b, output [4:0] s);
assign s = a + b;
endmodule
```

Példa – 4 bites összeadó, logikai op.






Példa – 4 bites összeadó, + operátor



Példa – 4 bites összeadó, +



Példa: Shift regiszter

- 16 bites shift regiszter,
 - A LUT4 SRL16 soros shiftregiszter kihasználására

```
module shr_module (input clk, sh, din, output dout);

reg [15:0] shr;
always @ (posedge clk)
if (sh)
shr <= {shr[14:0], din};

assign dout = shr[15];
endmodule
```

Példa: Számláló

Számláló minta leírás

- Szinkron, 8 bites
- Szinkron RESET
- Tölthető
- Engedélyezhető
- fel/le számláló

Megj:

A CE nagyobb
 prioritású, mint a töltés,
 ez nem tipikus

```
module m_cntr (input
                              clk, rst, ce, load, dir,
                  input [7:0] din,
                 output [7:0] dout);
reg [7:0] cntr_reg;
always @ (posedge clk)
if (rst)
    cntr\_reg <= 0;
else if (ce)
    if (load)
           cntr reg <= din;
    else if (dir)
           cntr_reg <= cntr_reg - 1;</pre>
    else
           cntr_reg <= cntr_reg + 1;</pre>
assign dout = cntr_reg;
endmodule
```

Háromállapotú vonalak

- Kétirányú kommunikációs vonalak
 - Mai FPGA-kban belül nincs HiZ buffer!
 - I/O lábak mind kétirányúak
 - Külső memóriák adatbusza
 - Processzoros busz

```
module tri_state (input clk, inout [7:0] data_io);

wire [7:0] data_in, data_out;

wire bus_drv;

assign data_in = data_io;


assign data_io = (bus_drv) ? data_out : 8'bz;

endmodule
```

FSM – Finite State Machine

Állapotgép – vezérlési szerkezetek kialakítása

Általános struktúra (Moore modell)




- State register: állapotváltozó
- Next state function: következő állapotot dekódoló logika
- Output function: kimeneti jeleket előállító logika
 - Moore: állapotváltozó alapján
 - Mealy: állapotváltozó + bemenetek alapján

BME-MIT

FSM példa

Közlekedési lámpa

- Állapotok: piros, sárga, zöld, piros-sárga (a villogó sárga nem implementált)
- Bemeneti változók: időzítő az egyes állapotokhoz



FPGA labor

FSM példa – Verilog (1)

```
module lampa(
                    clk. rst.
     input
     output reg [2:0] led);
parameter PIROS
                    = 2'b00;
parameter PS
                    = 2'b01:
parameter ZOLD
                    = 2'b10;
parameter SARGA = 2'b11;
reg [15:0] timer;
reg [1:0] state_reg;
reg [1:0] next state;
always @ (posedge clk)
if (rst)
     state_reg <= PIROS;
else
     state_reg <= next_state:
```

```
always @ (*)
case(state_reg)
     PIROS: begin
       if (timer == 0)
        next_state <= PS;</pre>
       else
        next state <= PIROS;
       end
     PS: begin
       if (timer == 0)
        next state <= ZOLD;
       else
        next state <= PS:
       end
     SARGA: begin
       if (timer == 0)
         next state <= PIROS;
       else
        next state <= SARGA:
       end
     ZOLD: begin
       if (timer == 0)
         next_state <= SARGA;
       else
        next_state <= ZOLD;
       end
     default:
       next_state <= 3'bxxx;
endcase
```

FSM példa – Verilog (2)

```
always @ (posedge clk)
   case(state_reg)
        PIROS: begin
          if (timer == 0)
            timer <= 500;
                             //next state <= PS:
          else
            timer <= timer - 1;
          end
        PS: begin
          if (timer == 0)
            timer <= 4000;
                             //next state <= ZOLD:
          else
            timer <= timer - 1;
          end
        SARGA: begin
          if (timer == 0)
            timer <= 4500:
                             //next state <= PIROS;
          else
            timer <= timer - 1:
          end
        ZOLD: begin
          if (timer == 0)
            timer <= 500;
                             //next state <= SARGA;
          else
            timer <= timer - 1;
          end
   endcase
BMF-MTT
```

Időzítő

- Állapotváltáskor egy állapotfüggő kezdőértéket tölt be
- Lefelé számol
- == 0 : állapotváltás

```
always @ (*)
case (state_reg)
PS: led <= 3'b110;
PIROS: led <= 3'b100;
SARGA: led <= 3'b010;
ZOLD: led <= 3'b001;
endcase
endmodule
```

Paraméterezett modulok

 Paraméterezhető szélességű összeadó

```
module add(a, b, s);
      parameter\ width = 8;
      input [width-1:0] a, b;
      output [width:0] s;
  assign s = a + b;
  endmodule
  module add
  #(
     parameter width = 8
 )(
      input [width-1:0] a, b,
      output [width:0] s
 assign s = a + b;
  endmodule
BME-MIT
```

 Paraméterezhető modul felhasználása

```
wire [15:0] op0, op1;
wire [16:0] res;
add #(
        .width(16)
      )
add_16(
        .a(op0),
        .b(op1),
        .s(res)
      );
```

Generate: for

- Funkcionális elemek többszöri generálása
 - Ciklusban minden
 Verilog konstrukció
 előfordulhat

```
module adec(
    input
               CS.
    input [7:0] addr,
    output [255:0] cs_reg
genvar i;
generate
    for (i=0; i<256; i=i+1)
    begin: gen_a
          assign cs_reg[i] = (addr==i) & cs;
    end
endgenerate
endmodule
```

Generate: if / else

- Feltételes szintetizálás
 - Pl. különböző FPGA típusokra történő optimalizáció
 - Implementációs és szimulációs kód szétválasztása

```
generate

if (FAMILY=="VIRTEX4") begin: gen_v4

add_v4 add(.clk(clk), .i0(input0), .i1(input1), .o(res));

end else if (FAMILY=="VIRTEX5") begin: gen_v5

add_v5 add(.clk(clk), .i0(input0), .i1(input1), .o(res));

end
endgenerate
```

For ciklus szintézisben (1)

```
module test(
 input [1:0] in,
 output [3:0] out
integer I;
reg [3:0] res;
always @ (*)
begin
 res = 0;
 for (I=0; I<4; I=I+1)
   if (in==1) res[1] = 1'b1;
end
assign out = res;
endmodule
```

For ciklus szintézisben (2)

Helyes

```
module test(
 input [7:0] in,
 output [2:0] out
integer I;
reg [2:0] res;
always @ ( * )
begin
 res = 0;
 for (I=0; I<8; I=I+1)
   res = res + in[l];
end
assign out = res;
endmodule
```

Helytelen

```
module test(
  input [7:0] in,
  output [2:0] out
integer I;
reg [2:0] res;
always @ ( * )
begin
  res <= 0:
  for (I=0; I<8; I=I+1)
   res <= res + in[1];
end
assign out = res;
endmodule
```

Szimuláció

- Verilog Test Fixture
 - Verilog kódban megírt stimulus
 - Nincs ki/bemenete
 - A tesztelt modul számára generál bementi jeleket
- Szimulátor
 - ISE szimulátor
 - Mentor ModelSim

Verilog Test Fixture

Test Fixture

- A Test Fixture egy Verilog modul, ez a legfelső szintű modul
- A tesztelendő modul almodulként van beillesztve
- Minden, a szintézisnél használt nyelvi elem felhasználható
- Nem szintetizálható nyelvi elemek is

Időalap


- 'timescale 1ns/1ps
 - Megadott idők ns-ban értendők
 - Szimulációs lépésköz: 1 ps

Test Fixture - initial

• "initial" blokk

- 0. időpillanatban kezdődik a végrehajtása
- Egyszer fut le, belső időzítések akkumulálódnak
- Az "initial" blokkok egymással, és az "always" blokkokkal párhuzamosan működnek

```
initial
begin
    a <= 0;
    #10 a <= 1;
    #25 a <= 2;
    #5 a <= 0;
end
```



Test Fixture - always


- Tipikus feladatok
- Órajel generálás

```
initial
clk <= 1;

always #5
clk <= ~clk;
```

Órajelre működő bemenetek (pl. számláló)

```
initial cntr <= 0;
always @ (posedge clk)
#2 cntr <= cntr + 1;</pre>
```



Task

- Deklaráció:
 - Abban a modulban, amelyik használja
 - Külön file-ban (több modulban is használható)
- Tetszőleges számú be- és kimenet
- Tartalmazhat időzítést
- A task-ban deklarált változók lokálisak
- A globális változók használhatók a task-ban
- Task meghívhat másik task-ot

Task – 1. példa

Aszinkron írás ciklus szimulációja



Verilog kód

Task hívása

- "bus_w" a "tasks.v" file-ban deklarálva
- x* globális változók a test fixture-ben deklarálva
- Task felhasználása
 - 3 írás ciklus
 - 10 ns szünet a ciklusok között

```
`include "tasks.v"

initial
begin
bus_w(16'h0, 8'h4);
#10 bus_w(16'h1, 8'h65);
#10 bus_w(16'h2, 8'h42);
end
```

Task – 2. példa

PLB busz írási ciklus

```
task plb_wr(input [31:0] addr, input [31:0] data);
begin
    @ (posedge clk_plb) #2
   plb_cs = 1;
   plb_rnw = 0;
   plb\_rdreq = 0;
   plb\_wrreq = 1;
   plb_addr = addr;
   plb_din = data;
    wait (plb_wrack==1);
    @ (posedge clk_plb) #2
   plb_cs = 0;
   plb_rnw = 0;
   plb\_rdreq = 0;
   plb\_wrreq = 0;
   plb_addr = 0;
   plb\_din = 0;
end
endtask;
```

BME-MIT

Filekezelés

• File-ból olvasás tömbbe

```
reg [9:0] input_data[255:0];
initial
$readmemh("input.txt", input_data);
```

Adatok kiírása file-ba

```
integer file_out;
wire res_valid;
wire [16:0] res;

initial
    file_out =$fopen("output.txt");

always @ (posedge clk)
if (res_valid)
    $fwrite(file_out, "%d \n", res);
```