

# 数字逻辑设计 LAB3 – 有限状态机



姓名: \_\_\_\_ 邱一航\_\_

学号: <u>520030910155</u>



## 1. 特定序列检测器

### 1.1 实验电路原理

序列检测器检测输入中的"101001"序列,检测到该序列则将输出置为 1,否则输出置为 0。该模块共有三个输入(时钟信号 clk、系统复位信号 rst\_n、输入序列 din)和一个输出(输出检测信号 detector)。模块为上升沿触发,系统复位信号为异步复位、低电平有效。

我们使用 Moore 状态机来实现该功能。首先实现仅检测不重叠序列的序列检测器,如输入为 **101001**01001 仅在完成第六位输入后的下一个上升沿处(即第七个输入对应的上升沿)输出高电平;输入为 101001101001 才会在第六位后、第十二位后输出高电平。

不重叠序列检测器的状态转换表如下。state 括号中的内容解释了当前状态的意义,即当前已经检测到了括号内的序列。

States	Output	din=0	din=1
S0 (IDLE)	0	S0	S1
S1 (1)	0	S2	S1
S2 (10)	0	S0	S3
S3 (101)	0	S4	S1
S4 (1010)	0	S5	S3
S5 (10100)	0	S0	S6
S6 (101001)	1	S0	S1

表 1 不重叠序列检测器状态转换表

若需要检测重叠序列,如输入为 **10100**<u>101001</u>时,需在第六位输入和第十一位输入处输出高电平,则状态转换表如下:

States	Output	din=0	din=1
S0 (IDLE)	0	S0	S1
S1 (1)	0	S2	S1
S2 (10)	0	S0	S3
S3 (101)	0	S4	<b>S</b> 1
S4 (1010)	0	S5	S3
S5 (10100)	0	S0	S6
S6 (101001)	1	S2	S1

表 2 重叠序列检测器状态转换表



由于重叠序列检测器也能检测非重叠序列,因此我们这里直接实现进阶版本,即重叠序列检测器。重叠序列检测器共计有7个状态,其状态转移图如下。




图 1 重叠序列检测器状态转移图

显然只有 S6 这一状态表示检测到了 101001 序列,此时输出为 1。记当前状态为 S,则输出表达式为(S==S6)。

## 1.2 电路实现与关键代码讨论

使用<u>两段式状态机</u>来实现序列检测器。状态转移表在 1.1 中已给出。笔者使用自然数计数的方式来编码七个不同的状态。

序列检测器的 Verilog 代码如下:

```
`timescale 1ns/100ps
                                       parameter S5 = 5; // 10100
module detector(
                                       parameter S6 = 6; // 101001
   input wire clk,
   input wire rst_n,
                                       always @(posedge clk or negedge rst_n)
   input wire din,
                                       begin
                                          if (!rst_n)
   output reg detector
);
                                          begin
                                             state <= S0; // reset</pre>
                                             next state <= S0;</pre>
reg[2:0] state, next_state;
                                          end
parameter S0 = 0; // IDLE
                                          else
parameter S1 = 1; // 1
                                          begin
parameter S2 = 2; // 10
                                             state <= next_state;</pre>
parameter S3 = 3; // 101
                                          end
parameter S4 = 4; // 1010
                                       end
```

第2页/共7页



```
always @(posedge clk) //状态转移
                                           4'b1001:
                                                    next state = S3;
                                                    next_state = S0;
begin
                                           4'b1010:
   case ({next_state,din})
                                           4'b1011:
                                                    next_state = S6;
      4'b0000:
              next state = S0;
                                           4'b1100:
                                                    next state = S2;
      4'b0001: next_state = S1;
                                           4'b1101:
                                                    next_state = S1;
      4'b0010: next_state = S2;
                                           default:
                                                    next_state = S0;
      4'b0011: next_state = S1;
                                        endcase
      4'b0100: next_state = S0;
                                     end
      4'b0101: next state = S3;
      4'b0110: next_state = S4;
                                     assign detector = (state==S6);
      4'b0111: next_state = S1;
      4'b1000: next_state = S5;
                                     endmodule
```

在重复序列检测器的 testbench 中,我们首先枚举了所有可能的连续 12 位输入进行测试。此外,也可以通过随机的方式生成输入。

测试平台的 Verilog 代码如下:

```
`timescale 1ns/100ps
                                             SEQ = 6'b100101;
                                                    // in inverse order
  module detector tb;
                                             NEXT = 6'b100101;
  reg CLK;
                                                    // in inverse order
  reg RST;
                                             CUR = {NEXT,SEQ};
  reg IN;
  wire OUT;
                                             count = 12;
  reg[5:0] SEQ;
                 // in inverse order
                                          join
                 // in inverse order
  reg[5:0] NEXT;
  reg[11:0] CUR;
                                          always #11 //测试 RST 是否异步
  reg[3:0] count_rst;
                                          begin
  reg[3:0] count;
                                             if (count_rst>11)
  detector DTR(
                                             begin
     .clk(CLK),
                                                 RST = 1;
     .rst_n(RST),
                                             end
     .din(IN),
                                             else
     .detector(OUT)
                                             begin
                                                 if (count rst<11)</pre>
  );
                                                    RST = 1;
  initial fork
                                                 else
     CLK = 1;
                                                    RST = 0;
     RST = 0;
                                                 count rst = count rst+1;
     IN = 1;
                                             end
     count rst = 0;
                                          end
```



```
NEXT = NEXT + 1;
  always #5
  begin
                                     if (NEXT==0)
    CLK = \sim CLK;
                                        SEQ = SEQ + 1;
  end
                                     CUR = {NEXT,SEQ};
  always #10
                              // 实际上可以直接生成 12 位 CUR, 使用 NEXT 和
  begin
                              SEQ 主要是为了方便仿真波形时进行调试。
    IN = CUR \% 2;
                                     count = 12;
    CUR = CUR >> 1;
                                   end
    count = count-1;
                                end
    if (count==0)
                                endmodule
    begin
使用随机方式生成输入的 testbench 代码如下。
`timescale 1ns/100ps
                                IN = 1;
module detector tb rand;
                              join
reg CLK;
reg RST;
                              always #5
reg IN;
                              begin
wire OUT;
                                CLK = \sim CLK;
detector DTR(
                                RST = 1;
  .clk(CLK),
                              end
  .rst n(RST),
                              always #10
  .din(IN),
  .detector(OUT)
                              begin
);
                                IN = {$random}%2;
initial fork
                              end
  CLK = 1;
  RST = 0;
                              endmodule
特别地,我们单独测试了持续输入首尾重叠的 101001 序列的情况,测试平台代码如下。
`timescale 1ns/100ps
                              detector DTR(
module detector_tb2;
                                .clk(CLK),
reg CLK;
                                .rst_n(RST),
reg RST;
                                .din(IN),
reg IN;
                                .detector(OUT)
wire OUT;
                              );
reg[3:0] count;
```



```
initial fork
                                     case (count)
  CLK = 1;
            RST = 0;
                                        0: IN = 0;
  IN = 1;
           count = 0;
                                        1: IN = 1;
join
                                        2: IN = 0;
                                        3: IN = 0;
always #5
                                        default: IN = 1; //4
begin
                                     endcase
  CLK = \sim CLK;
                                     count = count + 1;
  RST = 1;
                                     if (count>4)
                                        count = 0;
end
                                  end
always #10
begin
                                  endmodule
```

### 1.3 仿真波形结果讨论

重叠序列检测器程序在测试平台上的输出仿真波形如下。使用软件为 ModelSim 2020.3。




图 1 重叠序列检测器仿真波形


首先在 detector\_tb 这一 testbench 上测试重叠序列检测器的异步置位信号工作情况。在 70ns~130ns 区段输入信号出现了"101001"序列,因此模块在 130ns 处产生高电平输出,但在 132ns 时 rst\_n 置位端的输入由高电平变为低电平,132ns 处的输出随之变为低电平。由此可见,模块的 rst n 置位段确实是异步的。

再对模块功能进行测试。由于 detector\_tb 测试平台枚举了连续 12 位的可能输入,因此要枚举完毕所有可能情况( $2^6 \times 2^6 = 4096$ 种),至少需要模拟运行( $4096 \times 12 + 12$ ) × 10 = 491640ns。(完成每种情况的输入需要 12 个时钟周期,最开始 12 个时钟周期用于验证 rst\_n 是否是异步置位端,每个时钟周期为 10ns。)


在实验中,笔者模拟运行了 500μs。

由图 2(a)(见下页)可见,345600ns~345660ns 区段的输入信号为 101001,模块在 345670ns 时钟上升沿处产生了高电平输出,符合要求。





(a)



(b)

图 2 重叠序列检测器仿真波形

再使用 detector tb2 对连续输入首尾重叠 101001 序列的情况进行测试。仿真波形如下。

由图 2(b)可见,491530ns~491650ns 的输入序列为"1010011010011",模块在两个序列结束后的第一个时钟上升沿(即 491590ns 处和 491650ns 处)产生了高电平输出,符合要求。




图 3 重叠序列检测器仿真波形

输入序列在 0ns~60ns 完成了"101001"的输入,但是 rst\_n 端收到的信号从 5ns 开始才变为高电平,因此模块在 60ns 处没有高电平输出体现了复位端的正常工作。

50ns~210ns 的输入为 "1010010100101001", 在三个首尾重叠的 "101001" 序列结束后的第一个时钟上升沿(即 110ns、160ns、210ns 处)均有高电平输出。因此该模块能判断重叠的 101001 序列。

# 2. 实验中的问题与建议

发现如果 A 是超过 1 位的 reg 类型时,对其使用左移有的时候会出现问题(A<<6)。因此实验中最后使用了拼接运算符,即{NEXT,SEQ}。