实验三:频率计设计

丁文浩 无 43 2014011079


一、实验目的

掌握频率计的原理和设计方法。

二、设计方案

(1) 原理

利用系统时钟产生 1Hz 的控制信号,在 1s 的时长内利用计数器对待测信号进行计数,将计数结果锁存(或者保存,不是指 latch)并输出到数码管中显示。 其中频率量程模块负责根据设定的量程控制信号决定是否对输入信号进行 10 分频;系统时钟模块根据外部输入的参考时钟产生标准 1Hz 的控制信号;控制信号产生模块产生计数所需的使能、清零信号以及保存测量结果所需的锁存信号和扫描显示所需的扫描时钟信号;十进制计数模块在计数使能、清零信号控制下对外部输入信号(或其 10 分频信号)在 1s 周期内对其进行计数操作;锁存器模块在计数完成之后对计数结果进行锁存,保存上一测量周期的测量结果;译码显示模块将测量结果输出到 LED 数码管显示,采用扫描的方式实现多位数据的同时显示。




实际方案中模块划分:控制信号产生模块(ControlSignal.v)、十进制计数模块 (FourBitDecimalCounter.v)、锁存器模块(Latcher.v)、时钟产生模块(SystemClk.v)、译码模块(Decoder.v)、量程选择模块(FrequencyChoose.v)。

(2) 测试模块

测试方法:为了测试方便,在实验指导书的最后提供一个待测信号输入模块

signalinput(testmode[1:0],sysclk,sigin),其中 testmode[1:0]接到 SW1~SW0 的开关输入, 00,01,10,11 分别选择 4 个不同频率的信号。 sysclk 是开发板提供的 100MHz 时钟, sigin 是输出的待测信号。 要求同学按照下图所示对测试信号输入模块以及自行设计的频率计模块进行连接:



(3) 关键代码

test.v —— 顶层文件,分为两个部分一个是信号输入模块,产生指定的四个信号,另外一个模块就是编写的频率计模块。

```
module test(testmode, clk, modecontrol, highfreq, cathodes, AN);
      input [1 : 0] testmode;
      input clk;
      input modecontrol;
      output highfreq;
      output [6:0] cathodes;
      output [3 : 0] AN;
      wire sigin;
11
      signalinput signalin(.testmode(testmode),
12
                            .sysclk(clk),
13
                            .sigin1(sigin));
14
15
      frequency freq(.sigin(sigin),
17
                      .testmode(testmode),
                      .sysclk(clk),
                      .modecontrol(modecontrol),
19
                      .highfreq(highfreq),
21
                      .cathodes(cathodes),
22
                      .AN(AN));
23
    endmodule
24
```

```
// use SWO and SW1 to control the frequency of the signal
    module signalinput(testmode, sysclk, sigin1);
        input [1 : 0] testmode;
        input sysclk;
        output sigin1;
        reg[20 : 0] state;
        reg[20 : 0] divide;
        reg sigin;
        assign sigin1 = sigin;
        initial begin
11
12
            sigin = 0;
13
            divide = 21'b000000 1111 1010 0000000;
15
        end
17
        always @(testmode) begin
            case(testmode[1 : 0])
19
                2'b00 : divide = 21'b000000 1111 1010 0000000; //3125Hz
                2'b01 : divide = 21'b0000000_1111_1010_000000; //6250Hz
21
                2'b10 : divide = 21'b1111 0100 0010 0100 00000; //50Hz
22
                2'b11 : divide = 21'b00000000 1111 1010 00000; //12500Hz
23
            endcase
        end
25
        always@(posedge sysclk) begin
            if(state == 0)
                sigin = ~sigin;
29
                state = state + 21'b0_00_0000_0000_0000_0000_10;
            if(state == divide)
                state = 27'b000 0000 0000 0000 0000 0000 0000;
32
        end
    endmodule
```

```
module SystemClk(clk, clkControl, clkScan);
      input clk;
      output clkControl, clkScan;
       reg sigmentation1, sigmentation2;
      integer count1, count2;
11
      // control signal is 1Hz
12
      assign clkScan = sigmentation1;
13
       assign clkControl = sigmentation2;
15
      initial begin
           sigmentation1 <= 0;
17
           sigmentation2 <= 0;
           count1 <= 0;
19
           count2 <= 0;
       end
21
22
23
      always @(posedge clk) begin
25
           if(count1 == 49999) begin
               count1 <= 0;
27
               sigmentation1 <= ~sigmentation1;</pre>
           end
29
           else
             count1 \leftarrow count1 + 1;
       end
        always @(posedge sigmentation1) begin
            if(count2 == 499) begin
                 count2 <= 0;
                 sigmentation2 <= ~sigmentation2;</pre>
            end
            else
              count2 \leftarrow count2 + 1;
41
        end
42
     endmodule
43
```

Latcher.v —— 锁存器模块,用于保存十进制计数的结果

```
1  // when the signal lock is 0, we can transfer
2  // when the signal is 1, keep the last number
3  module Latcher(latch, inData, outData);
4  input latch;
5  input [15 : 0] inData;
6  output reg [15 : 0] outData;
7
8  always @(latch, inData) begin
9  if(!latch)
10  outData <= inData;
11  end
12  endmodule</pre>
```

```
module FrequencyChoose(signalIn,
                             frequencyControl,
                            signalOut,
                            highFrequency);
       input signalIn, frequencyControl;
      output signalOut, highFrequency;
11
12
      reg divideFrequency; // to remember the divided frequency
13
       integer count;
      wire highFrequency;
      initial begin
         count <= 0;
        divideFrequency <= 0;</pre>
       assign signalOut = (frequencyControl == 1)? divideFrequency : signalIn;
21
       assign highFrequency = frequencyControl; // light the led
      always @(posedge signalIn) begin
        if(count == 4) begin
           count <= 0;
           divideFrequency <= ~divideFrequency;</pre>
         end
         else
           count <= count + 1;</pre>
    endmodule
```

```
// the whole module concluding all submodules
    module frequency(sigin,
                      testmode,
                      sysclk,
                      modecontrol,
                      highfreq,
                      cathodes,
                      AN);
10
      input sigin, sysclk, modecontrol;
11
      input [1 : 0] testmode;
12
13
      output highfreq;
      output [6 : 0] cathodes;
15
      output [3 : 0] AN;
17
      wire sigto, enable, latch, clear, clkscan, clkcont;
19
      wire [15 : 0] num1, num2;
21
22
23
      FrequencyChoose
                              fc(.signalIn(sigin),
                                 .frequencyControl(modecontrol),
                                 .highFrequency(highfreq),
                                 .signalOut(sigto));
28
                              sc(.clk(sysclk),
      SystemC1k
29
                                 .clkScan(clkscan),
                                 .clkControl(clkcont));
```

```
ControlSignal
                              cs(.clkControl(clkcont),
                                  .testMode(testmode),
34
                                  .modeControl(modecontrol),
                                  .enable(enable),
                                  .latch(latch),
                                  .clear(clear));
      FourBitDecimalCounter dec(.clk(sigto),
                                   .enable(enable),
                                   .clear(clear),
42
                                   .num(num1));
      Latcher
                              1(.latch(latch),
                                 .inData(num1),
                                 .outData(num2));
      Decoder
                              de(.clkScan(clkscan),
                                  .inData(num2),
                                  .AN(AN),
                                  .out(cathodes));
52
    endmodule
```

```
module DecimalCounter(clk, enable, clear, out, num);
       input clk, enable, clear;
      output out;
      output [3 : 0] num;
      reg out;
      reg [3 : 0] num;
       always @(posedge clk or posedge clear) begin
10
         if(clear) begin
11
          out <= 0;
12
          num <= 0;
13
         end
         else if(enable) begin
15
           if(num == 4'b1001) begin // reach the number 10
16
             num <= 0;
17
             out <= 1;
          end
19
          else begin
20
             out <= 0;
21
             num \leftarrow num + 4'b1; // add 1
22
           end
23
         end
24
       end
25
    endmodule
26
27
28
    // using four decimal counter
29
    module FourBitDecimalCounter(clk, clear, enable, num);
      input clk, clear, enable;
31
      output [15:0] num;
      wire c0, c1, c2, c3;
32
      wire [15 : 0] num;
```

```
DecimalCounter dc0(.clk(clk),
                          .clear(clear),
                          .enable(enable),
                          .num(num[3 : 0]),
                          .out(c0));
42
      DecimalCounter dc1(.clk(c0),
                          .clear(clear),
                          .enable(enable),
                          .num(num[7:4]),
                          .out(c1));
      DecimalCounter dc2(.clk(c1),
                          .clear(clear),
                          .enable(enable),
                          .num(num[11:8]),
50
                          .out(c2));
52
      DecimalCounter dc3(.clk(c2),
                          .clear(clear),
54
                          .enable(enable),
                          .num(num[15 : 12]),
                          .out(c3));
    endmodule
```

```
// the BCD coders for the Leds
    module BCD7(in, out);
      input [3 : 0] in;
      output [6 : 0] out;
      assign out =
            (in == 4'h0) ? 7'b000 0001:
            (in == 4'h1) ? 7'b100 1111:
            (in == 4'h2) ? 7'b001_0010:
            (in == 4'h3) ? 7'b000 0110:
            (in == 4'h4) ? 7'b100 1100:
11
            (in == 4'h5) ? 7'b010_0100:
12
            (in == 4'h6) ? 7'b010 0000:
13
            (in == 4'h7) ? 7'b000 1111:
            (in == 4'h8) ? 7'b000 0000:
15
            (in == 4'h9) ? 7'b000 0100:
17
            7'b0; // default number is "8"
    endmodule
21
22
    module Decoder(inData, clkScan, AN, out);
      input [15 : 0] inData;
23
      input clkScan;
      output [6 : 0] out;
25
      output [3 : 0] AN;
      reg [3 : 0] AN, everyData;
29
      initial AN = 4'b1101;
```

```
always @(posedge clkScan) begin
34
         case(AN)
          4'b1110 : begin
            AN <= 4'b0111;
            everyData <= inData[15 : 12];</pre>
          end
          4'b0111 : begin
            AN <= 4'b1011;
            everyData <= inData[11 : 8];</pre>
42
          end
          4'b1011 : begin
            AN <= 4'b1101;
            everyData <= inData[7 : 4];</pre>
          end
47
          4'b1101 : begin
            AN <= 4'b1110;
            everyData <= inData[3 : 0];</pre>
50
           end
         endcase
52
       end
       BCD7 b(.in(everyData), .out(out));
    endmodule
```

ControlSignal.v —— 产生所有的控制信号


只有在量程开关或者信号选择开关改变的时候才重新计数,每次计数之后下一次时钟上升沿停止 计时并把计数的值显示在数码管上。

```
module ControlSignal(clkControl, testMode, modeControl, enable, clear, latch);
      input clkControl, modeControl;
      input [1 : 0] testMode;
      output enable, clear, latch;
      reg enable, clear, latch;
      reg [1:0]oldMode;
      reg oldModeControl;
11
      initial begin
12
        enable <= 0;
13
        clear <= 1;
        latch <= 1;</pre>
15
        oldModeControl <= 0;
17
      always @(posedge clkControl) begin
        if(testMode != oldMode || oldModeControl != modeControl) begin
21
22
          latch = 0; // dont lock
23
          clear = 0;
          enable = 1; // start to count
24
25
          oldMode = testMode;
          oldModeControl = modeControl;
        end
        else begin
          enable = 0; // disable to count
          clear = 1; // don't clear
          latch = 1; // Lock the number
        end
      end
    endmodule
```


(4) 仿真波形

FrequencyChoose_TB:


对量程选择模块的测试,可以看到,当 frequencyControl 信号为 0 时输出的时钟即为输入的时钟 频率,当 frequencyControl 为 1 时输出的信号为输入信号的十分频,并且在 highFrequency 输出端输出高电平指示目前处于高量程模式。



FourBitDecimalCounter_TB:




上图为 4 位十进制计数器的技术过程,可以看出从低位到高位正在不断进位。由于是 10 进制计数器,所以低位每次到 9 之后就会进位。



上图位置显示的计数值为 9999, 二进制计数为 100110011001, 下一个时钟上升沿就恢复为 0


SignalControl_TB.v



有仿真波形可以看出,在每一次量程开关或者信号选择开关改变的时候,下一个时钟上升沿三个信号都会改变,并且在下一个时钟上升沿,三个信号恢复原来的值。


原来的值即为锁存不计数状态。

Latcher_TB.v




锁存器模块, 当锁存信号为0的时候透明传输, 当锁存信号为1的时候保持之前的输出。


整体模块仿真 top_TB.v



上图是 4 个输入信号以及最后一个 12500Hz 信号使用高量程的结果,可以看出在 clkControl 的上升沿时如果输入信号改变则会开始计时,并且在下一个时钟上升沿停止计时,latch 信号保持上一次的计数值。




当开关处于 00 时,输入信号的频率为 3125Hz,而计数结果的二进制码为 0011000100100101, 转化为十六进制码即为 3125Hz。



当开关处于 01 时,输入信号的频率为 6250Hz,而计数结果的二进制码为 0110001001010000,转 化为十六进制码即为 6250Hz。

∓ - ∕ /TB/testmode	00	01	110				11
/TB/modecontrol	0	01	110				\11
	St0						
/TB/highfreq							
/TB/t/freq/sc/dkControl	St0						
/TB/t/freq/sc/dkScan	St1						
/TB/t/freq/cs/enable	1						
/TB/t/freq/cs/clear	0						
/TB/t/freq/cs/latch	0						
Ⅲ -🍫 /TB/t/freq/dec/num	00100	0000000	00000000		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	0000000000000	0000
_→ ◆ /TB/t/freq/l/outData	00100	0110001	001010000	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		00000000001010	0000
•							

当开关处于 10 时,输入信号的频率为 50Hz,而计数结果的二进制码为 000000001010000,转化为十六进制码即为 50Hz。



当开关处于 11 时,输入信号的频率为 12500Hz,而计数结果的二进制码为 00100101000000000,转化为十六进制码即为 2500Hz,这是因为已经超过了计数器的量程高位产生了丢失。在下一个时钟周期令 modeControl 为 1,选择高量程可以看到计数器再次重新计数,计数结果为 00010010010010000,转化为十六进制结果为 1250Hz。


(5) 测量范围与测量精度分析


测量范围分析:由于我们可以选择高量程,即 10 倍的关系,而我们的计数上限为 9999,所以为了保证精度不损失的情况下可以测量的最大精确频率为 99990Hz。

测量精度分析:由于采用 4 位数码管,所以只能够测量个位的精度,对于小数级别的频率不能测量。测试分频比为 64000 的信号,其频率应为 1562.5Hz,但实际显示值为 1562Hz。

三、综合情况


1.面积报告






2.时序性能

(1) 时钟分析



(2) 建立时间与保持时间和脉宽分析


建立时间:



保持时间:



脉宽分析:



四、实验总结

1.代码清单

₹Name	Status	Туре	Ori∆	Modified
ControlSignal.v	√	Verilog	0	05/08/16 12:49:12 AM
FourBitDecimalCounter.v	1	Verilog	1	05/06/16 10:22:34 PM
frequency.v	1	Verilog	2	04/30/16 10:36:53 AM
FrequencyChoose.v	1	Verilog	3	04/28/16 12:18:51 AM
signalinput.v	1	Verilog	4	05/07/16 04:56:43 PM
SystemClk.v	1	Verilog	5	04/25/16 09:53:28 PM
test.v	1	Verilog	6	04/28/16 12:54:42 AM
Ѭ тв.∨	1	Verilog	7	05/08/16 12:51:22 AM
Ddecoder.v	1	Verilog	8	04/30/16 10:59:55 AM
Latcher.v	1	Verilog	9	05/07/16 12:36:44 PM
ControlSignal_TB.v	1	Verilog	10	05/07/16 04:21:15 PM
FourBitDecimalCounter_TB.v	1	Verilog	11	05/06/16 12:56:32 PM
FrequencyChoose_TB.v	1	Verilog	12	04/18/16 09:13:42 AM
Latcher_TB.v	1	Verilog	13	05/07/16 04:36:05 PM
SystemClk_TB.v	1	Verilog	14	04/17/16 11:07:03 PM

2.现场验收

现场验收没有问题。

3.实验总结与体会

- (1) 本次实验的模块非常多,但是只要一步一步地仿真就不会出现大的问题。一开始在仿真的时候没有仿真译码器模块,因为认为没有必要在软件上测试扫描数码管显示,后来烧写之后发现数码管的显示整体向右移了一位,然后再回过头来在译码模块中找 BUG。
- (2) 本次实验的综合仿真的时间很长,因为需要记录 1s 的计数结果,这也给调试带来了麻烦。
- (3) 通过本次实验最主要的收获是学会了框图式地分解模块,将一个问题合理地分解成若干个小的模块实现,可以大大地减少问题的复杂性,并且有助于调试。