
Computer Organization

Architecture diagrams:



Hardware module analysis:

如上圖,用 30 個 alu_top 和一個 alu_bottom,alu_bottom 和 alu_top 不一樣的地方是有特別處理過 overflow,且第一個 alu_top 的 cin 要用 B_negate,less 要用 alu_bottom 的 set。

此外,除了Add和Sub,其他種運算的cout都要設成0,因為他們不會有cout

Experiment result:

Problems you met and solutions:

1. 不知道 ALU 為什麼有 cout,因為圖上沒有畫

- >>> 上網找資料發現其實就是 alu_bottom 的 cout
- 2. 不知道 reg 跟 wire 什麼時候要用哪個 >>> 向同學請教,發現 assign 要用 wire, always 裡面要用 reg
- 3. always 裡面不知道要用很多參數 or 起來的東西還是要用 * >>> 後來用 * 測資就過了,所以決定用 *
- 4. 以為要手打參數,打 32 次之類的 >>> 查到可以用 generate 和 for 迴圈

Summary:

雖然不是第一次寫 verilog,但還是覺得好難,常常有不知道為什麼產生的 bug,而且 2 's complement 那些東西有點忘記了,還要再多複習。