

Memorie cache

(Fast)
CPU > Memorie

Progettisti di memorie $\xrightarrow{\text{(Piu circuiti su un chip)}}$ Architetture Pipeline e superscalari $\xrightarrow{\text{}}$ piu' velocità




Squilibrio tra memoria e CPU a livello di performance



La ricezione della CPU richiede molti cicli macchina




L'inserimento di memorie veloci nelle CPU comporterebbe un aumento di dimensioni e di prezzo



Soluzione




Memorie cache



Una memoria piccola e veloce posizionata tra CPU e Memoria
Memorizza piccole porzioni di dati
Registra e conserva le parole maggiormente utilizzate

Gerarchie di memorie




Assemblaggio | tipologie

Gruppo di integrati da 8 o 16

- SIMM (Single Inline Memory Module) : UNA riga di connettori su un solo lato della scheda
32 bits x ciclo clock

- DIMM (Dual Inline Memory Module) DUE righe di connettori su entrambi i lati della scheda.
64 bits x ciclo clock

Una SIMM da 256 Mbyte è formata da 8 chip per i dati ciascuno di 32 Mbyte e due circuiti integrati destinati al controllo della scheda.



Dischi magnetici

Composizione:

uno o piú piatti di alluminio rivestiti con una superfice magnetizzabile che ruota rispetto al proprio centro

Testina con movimento longitudinale

Sequenza circolare completa dei bit

SOLENOIDE

Orienta (0/1) le particelle di materiale ferroso a seconda della polarit  (+/-)

TRACCIA

- Ogni traccia   divisa in settori (len 512byte)
- distanza tra settori --> Intersector gap
- Tracce interne = maggiore densit  MA medesimo contenuto

Costituita da:

- Un preambolo --> Sincronizzazione delle testie pre read/write
- ECC , Hamming code o Reed-Solomon

N.B.

Nei nuovi dischi:
maggior settori = Maggior zone esterne

Floppy disk

Primi dischi rimovibili - Quantit  minima di informazioni memorizzabili

Hard disk

Disp. di memorizzazione: collegamento Interno/esterno, esistono quelli magnetici e solid state. Costituito da una pila di dischi, l'insieme di tracce costituisce il cilindro.

Le performance dipendono da: Tempo medio di seek (tra 5 e 10 ms) - latenza rotazionale (5400, 7200, 10k RPM (tra 3 e 6 ms)) - tempo di trasferimento(dipeso dalla densit  lineare e la velocit  di rotazione).

IDE

(Integrated Drive Electronics)

Gestione disco con capacit  fino a 504 MB con una velocit  di 4 MB/s il SO read&write i dati sul disco lavorando sui registri della CPU invocando successivamente il BIOS

EIDE

(Extended IDE Drives)

Schema aggiuntivo --> LBA --> capacit  max 128 GB con velocit  di 16,67 MB/s

Controllori EIDE = Due canali --> un drive primario e un secondario (4 unit  tot)

ATA-3 - ATAPI-7

ATA-3 (Advanced Technology for Attachment-3) analogia PC/ATIBM - velocit  33 MB/s.

ATAPI-4 (ATA Packet Interface-4)

ATAPI-5 : 28bit e velocit  di 66 MB/s

ATAPI-6 : 48bit e velocit  di 100 MB/s

ATAPI-7 : Serial ATA / connettore a 7-pin (NO 80pin paralleli) velocit  150 MB/s

RAID

Livello 0

Non é un vero raid --> No ridondanza

Livello 1

n dischi = n backup.
Duplica i dischi - strisce scritte 2 volte - lettura anche delle copie = carico su piú dischi. - scrittura SLED
lettura migliorata - replica del disco in caso di guasto
-Ripristino del disco rotto.

Livello 2

Utilizzo di Parole binarie o byte.
7 dischi 1 bit ciascuno = 4 bit + 3 bit (hamming)
Ripristino disco rotto

Livello 3

livello 3 = Livello 2 semplificato
1bit di paritá scritto su 1 disco di paritá /parola|
Dischi sync - poca affidabilitá su errori casuali ma
efficiente ripristino del disco. Vel.di trasferimento = SLED

Livello 4

Utilizzo delle strisce
Simile al 0 - EXOR bit-a-bit = striscia
di paritá

Livello 5

Strisce di paritá --> round-robin
mode = no collo di bottiglia DP.
Ripristino complesso

SSD

Memoria flash non volatile
capacitá di memorizzazione < usura dei transistor (nel tempo)
Prestazioni eccellenti x3 HD magnetico - Costoso - No elem.meccanici

CD-ROM



settore



- preambolo (12 byte + 4 byte)
- 2KB modo 1 - 2336 byte modo 2
- ECC 288 byte modo 1

CD-R

Strato di pigmento
(trascrizione pit)
La Scanalatura guida il laser
--> Se colpisce il pigmento =
crazione regione oscura non
ripristinabile.

CR-RW

No pigmento ma Lega
Laser 3 diverse intensitá:
1) Alta potenza (pit)
2) Media Potenza (land)
3) Bassa potenza (pit/land)

Supporto ottico.
Memorizzazione 1) correzione di errore o 2) NO ECC
Vernice resistente > Policarbonato (pit tra land) > alluminio riflettente.
Valore logico alto o basso = transizione da pit a lan (o vice).
Pit scritti in modo continuo --> spirale
Lettura con laser a bassa potenza.
Codifica=simbolo (14 bit «3 di hamming + 2 free)
--> 42 simboli consecutivi = 1 frame
---> 98 frame = 1 sector .
Modo 2 x app audio/video --> no errori

DVD
(Digital video Disk)

Simil CD / Composto di policarbonato / Lettura Pit&Land.
Illuminati da un diodo laser e letti da un fotorilevatore.
Caratteristiche: 1* Pit piu piccoli 2*Spirale stretta 3*Laser color rosso 4* 4.7 GB e vel. 1.4 MB/s

↘ Pan&Scan (3:2) --> (4:3)

Blu-Ray

Lettura tramite Laser BLU --> lunghezza d'onda piu piccola
--> Messa a fuoco piu accurata --> Pit&land

↘ singolo lato - 25GB
doppio lato - 50 GB

I/O Scheda MADRE → Scatola metallica contenente una grande scheda e circuiti,
Contiene: Chip della CPU, slot DIMM, chip di supporto ed il Bus PCI
(PCI > ISA)

I/O →

- Controllore
- Dispositivo stesso

 } Collegati tra loro

Controllore → Gestione dell'I/O e accesso al bus
Spedisce istruzioni al lettore
Legge e scrive senza l'intervento della CPU(Direct Memory ACCESS «DMA»)

↓

Una volta effettuato un trasferimento il controllore produce un "interrupt" che permette alla CPU di sospendere qualsivoglia esecuzione (GESTORE INTERRUPT).
Post interrupt --> CPU riprende il lavoro.
Arbitro del Bus = Chip che gestisce i turni d'uso del Bus
Furto di cicli = concessione d'uso del bus mentre é utilizzato da altri

ISA → **Bus Livelli** (Industry standard architecture)
(Instructions set architecture)

↓
Extended ISA
(Successore e retrocompatibile)

EISA

↓

Efficiente rispetto al suo predecessore ma ancora non ottimale per gli standard dei calcolatori

PCI → Prodotto dalla Intel. 66MHz x 64bit

(Peripheral component interconnect)

→ **Controllore** →

- Memoria
- Bus PCI

↓

Traffico non occupa solo il bus

PCIe → Relativamente più veloce di PCI.
1 bit d'ampiezza rispetto ai 7bit del PCI
Velocità bassa latenza con un trasferimento di 1GB/s

↓

PCIe 3.0 → Schede madri con slot a 16 corsie per la Scheda grafica usano la tecnologia 3.0 che permette loro di raggiungere una larghezza di banda pari a 16 GB/sec.
Tecnologia comunemente usata per il 3D

Terminali

Tastiera, Touch screen, Schermi piatti, RAM, Mouse,
Controller videogame, kinect, stampanti, modem, LAN,
macchina fotografica.

Codifica caratteri: ASCII (American Standard Code For Information Interchange)



- 7 bit
 - 128 caratteri distinti
- 1 byte = 1 carattere
- I codici da 128 a 255 non rientrano nell ASCII

Esa	Nome	Significato	Esa	Nome	Significato
0	NUL	Nulla	10	DLE	Uscita trasmissione (Data Link Escape)
1	SOH	Inizio intestazione (Start Of Heading)	11	DC1	Controllo periferica 1
2	STX	Inizio testo (Start Of Text)	12	DC2	Controllo periferica 2
3	ETX	Fine testo (End Of Text)	13	DC3	Controllo periferica 3
4	EOT	Fine trasmissione (End Of Transmission)	14	DC4	Controllo periferica 4
5	ENQ	Interrogazione (Enquiry)	15	NAK	Riconoscimento negativo (Negative Acknowledgement)
6	ACK	Riconoscimento (ACKnowledgement)	16	SYN	Annulla (SYNchronous Idle)
7	BEL	Campanello (BELL)	17	ETB	End of Transmission Block
8	BS	BackSpace	18	CAN	CANcel
9	HT	Tabulazione orizzontale (Horizontal Tab))	19	EM	Fine supporto (End of Medium)
A	LF	Riga nuova (Line Feed)	1A	SUB	Sostituisci (SUBstitute)
B	VT	Tabulazione verticale (Vertical Tab)	1B	ESC	Esc (ESCAPE)
C	FF	Avanzamento carta/nuova pagina (Form Feed)	1C	FS	Separatore di file (File Separator)
D	CR	Ritorno a capo (Carriage Return)	1D	GS	Separatore di gruppi (Group Separator)
E	SO	Disinserzione (Shift Out)	1E	RS	Separatore di record (Record Separator)
F	SI	Inserzione (Shift In)	1F	US	Separatore di unità (Unit Separator)

Esa	Car	Esa	Car	Esa	Car	Esa	Car	Esa	Car	Esa	Car
20	Spazio	30	0	40	@	50	P	60	'	70	p
21	!	31	1	41	A	51	Q	61	a	71	q
22	"	32	2	42	B	52	R	62	b	72	r
23	#	33	3	43	C	53	S	63	c	73	s
24	\$	34	4	44	D	54	T	64	d	74	t
25	%	35	5	45	E	55	U	65	e	75	u
26	&	36	6	46	F	56	V	66	f	76	v
27	'	37	7	47	G	57	W	67	g	77	w
28	(	38	8	48	H	58	X	68	h	78	x
29	)	39	9	49	I	59	Y	69	i	79	y
2A	*	3A	:	4A	J	5A	Z	6A	j	7A	z
2B	+	3B	;	4B	K	5B	[	6B	k	7B	{
2C	,	3C	<	4C	L	5C	\	6C	l	7C	
2D	-	3D	=	4D	M	5D	]	6D	m	7D	}
2E	.	3E	>	4E	N	5E	^	6E	n	7E	~
2F	/	3F	?	4F	O	5F	_	6F	o	7F	DEL

Figura 2.44 Caratteri ASCII.

UNICODE →

- Risoluzione dei problemi con UNICODE
- Nuovo sistema di codifica dallo 0 al 255 sfrutta gli stessi caratteri di ASCII
 - Code point --> 16 bit unico x carattere
 - Ordine degli ideogrammi
 - Nuovi ideogrammi
 - Stessa codifica ASCII (code point limitati)

UTF-8 → Universal Character Set Transformation Format

Lunghezza variabile 1 a 4 byte --> 2 miliardi di caratteri

I caratteri da 0 a 128 riprendono la codifica ASCII

Standard WWW

Se sono presenti più di un byte, i successivi al primo inizieranno sempre per 10xxxxxx

Se il primo byte inizia per:


- 0xxxxxxx --> 1 byte
- 110xxxxx --> 2 byte
- 1110xxxx --> 3 byte
- 11110xxx --> 4 byte

Livello logico digitale → Hardware del calcolatore
Composto da porte logiche che lavorano con Boole.
Compone Funzioni complesse.

Algebra di BOOLE → Algebra basta su un insieme {Dominio} di due valori:
True & False

↓
True=1
False=0

Funzioni Booleane:
Unarie: $B \rightarrow B$
Binarie: $B \times B \rightarrow B$ → Ingressi/uscite variano in un insieme finito di valori.
N-arie: $B \times \dots \times B \rightarrow B$



Le funzioni ad un solo operando sono $2^2=4$

input	funzioni			
I	f_0	f_1	f_2	f_3
0	0	0	1	1
1	0	1	0	1

constant $f_0=0$ identità $f_1=I$ negazione (not) $f_2=\bar{I}$ costante $f_3=1$

BUFFER INVERTER

NOT → La negazione é una funzione che inverte il valore della variabile in ingresso

Tavola di verità


A	X
0	1
1	0

$X = \bar{A}$

Proprietá dell'algebra Booleana

Name	AND form	OR form
Identity law	$1A = A$	$0 + A = A$
Null law	$0A = 0$	$1 + A = 1$
Idempotent law	$AA = A$	$A + A = A$
Inverse law	$A\bar{A} = 0$	$A + \bar{A} = 1$
Commutative law	$AB = BA$	$A + B = B + A$
Associative law	$(AB)C = A(BC)$	$(A + B) + C = A + (B + C)$
Distributive law	$A + BC = (A + B)(A + C)$	$A(B + C) = AB + AC$
Absorption law	$A(A + B) = A$	$A + AB = A$
De Morgan's law	$\overline{AB} = \bar{A} + \bar{B}$	$\overline{A + B} = \bar{A}\bar{B}$

Possibili funzioni binarie




- Per ogni espressione logica
 - Circuito digitale
 - Colonna della tavola di verità
- Per ogni colonna della tavola di verità
 - Espressione rappresentante
 - Circuito digitale
- Per ogni circuito digitale
 - Espressione rappresentante
 - Colonna della tavola di verità

Funzione logica booleana → Realizzabile con AND, OR e NOT

Realizzabile con un solo operatore detto UNIVERSALE → Realizzabili con una sola porta NAND o NOR

Porte logiche → Realizzate utilizzando solo porte NAND o NOR




Vendute individualmente dentro circuiti integrati (chip)

SSI (small scale integrated) : Meno di 10 porte.
 MSI (medium scale integrated): Tra le 10 e le 100 porte
 LSI (large scale integrated): Tra le 100 e le 100.000 porte
 VLSI (Very large scale integrated): Over 100.000 porte.

Circuiti combinatori → Circuiti digitali nei quali l'uscita dipende esclusivamente dagli ingressi

Circuiti sequenziali → Circuito digitali dove l'uscita dipende dagli ingressi e dallo stato del circuito

COMBINAZIONI NOT-NAND-NOR-AND-OR



Decoder

→ Circuito che riceve un valore n-bit come ingresso e come uscita l'unica linea corrispondente al suo valore numerico

↓
Utile per selezionare il chip corrispondente ad un indirizzo.

Tavola di verità

A	B	C	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Comparatore

→ Circuito che compara due parole A e B di 4bit

→ =1 se i bit della prima sono uguale alla seconda

↓
EXCLUSIVE OR gate (XOR) per bit-a-bit.
risultati parziali inviati ad un NOR

Diagram showing the implementation of a 4-bit comparator using EXCLUSIVE OR gates and a NOR gate. The inputs are A₀, B₀, A₁, B₁, A₂, B₂, A₃, and B₃. The output is A = B.

MULTIPLEXER

→ Circuito con 2ⁿ ingressi (un'uscita e n ingressi di controllo «selettorie»)

→ Utilizzato per realizzare qualsiasi funzione logica

↓
Funzione F con 3 ingressi {A, B, C}

Tavola di verità


A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

PLA [Programmable Logic Arrays] → Chip generico per la costruzione di una funzione arbitraria
↓
Utilizza gruppi di AND e OR

HALF Adder → Circuito in grado di eseguire la somma tra bit
↓
Semi-sommatore poiché non gestisce un riporto in ingresso
Due variabili: A e B
il circuito genera somma e riporto

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

FULL Adder → In Ingresso 3 bit [A, B e il riporto in ingresso]
In uscita somma e riporto (carryOut)



Unità aritmetica logica (ALU) → Circuito in grado di calcolare tutte e 4 le funzioni [A and B - A Or B - B/ - A + B]
↓
Valore binario : 00 - 10 - 01 - 11
A+B --> somma aritmetica (no Booleana)

Bit Slices → (Suddivisione di un bit) Costruisce ALU di larghezza arbitraria
↓
comando INC --> Incrementa +1 la somma o il valore (A+1) (A+B+1)

CLOCK → Circuito che emette impulsi standard a intervalli costanti
Ciclo di clock


Memoria → Componente utilizzato per la memorizzazione di dati e istruzioni
Composto da: circuiti sequenziali in cui l'uscita (O) dipende dagli ingressi (I) e dallo stato (S)

LATCH → Realizzato con due NOR (o NAND) con uscite retroazionate

LATCH SR → 2 Ingressi : S (Set) imposta il valore ad 1, R (reset) imposta il valore a 0
↓
S ed R agiscono solo quando il clock é attivo.
LATCH SR CLOCKED → Realizzato aggiungendo 2 AND che mascherano S e R originali.
Stato instabile = S=R=1 --> Stato stabile = S=R=0

D-Latch clocked → Per risolvere l'instabilità di SR (S=R=1) utilizziamo un solo Ingresso D

D=1 + clock alto = Q=1 D=0 + clock alto = Q=0




Flip-Flop → Segnale clock alto = level triggered.

Nel flip-flop lo stato (S) cambia durante la transizione del clock da 0 a 1 (tronte in salita) oppure da 1 a 0 (fronte in discesa)

Edge triggered → Scatto sul fronte (in salita/in discesa)

Generatore di impulsi → Realizzabile con una porta AND e un inverter (ritarda il segnale)



Nel flip-flop sostituisce il segnale clock e permette il campionamento d ingresso di D

Per realizzare un registro ad 1-byte possono essere utilizzati 8 flip-flop D

Organizz. Memoria → Grandi memorie richiedono un indirizzo x localizzare la cella sul quale eseguire il read/write

Ogni cella = n' bit


Segnali di controllo

- CS (Chip Select) Usato per selezionare il circuito.
- RD (ReaD) : Specifica l'operazione: RD=1 lettura, RD=0 scrittura
- OE (Output Enable) Abilita l'uscita.

Connessione tra uscite → Scollegare le uscite nell'operazione di scrittura

- Open collector
- Buffer Tri-State

Nel Buffer Tri-state l'uscita assume un terzo stato di alta impedenza (circuito aperto) e la porta logica fa da interruttore che abilita o meno il segnale d'ingresso all'uscita



Chip di memoria → Schemi riusabili espandibili.
Segnali divisi in aree logiche positive o logiche negative

↓
CS (Chip Select) : Seleziona il Chip da attivare
WE (Write Enable) Seleziona l'operazione
OE (Output Enable): Fonde insieme i segnali d'uscita.

– A è asserito quando A=1
– $\bar{B}$ è asserito quando B=0

– A è negato se A=0
– $\bar{B}$ è negato se B=1

RAM → [Random Access Memories] Memorie con lo stesso tempo di accesso indipendentemente dalla posizione della cella

- RAM statica (SRAM) : Circuito simile Flip-flop D attive finché vi é alimentazione. Molto veloci , utili per cache 2'Livello.
- RAM dinamica (DRAM) : No Flip-Flop ma Array con transistor ed un condensatore (Carico=1 Scarico=0). DRAM > SRAM ma piú complessi

Chip di Memoria [Non volatile]

- ↓
- ROM [Read-Only Memories] : Sola lettura - Dati inseriti in fase di costruzione.
 - PROM [Programmable ROM] : ROM programmata una sola volta bruciando i fusibili.
 - EPROM [Erasable PROM] : Una PROM riprogrammabile attraverso raggi ultravioletti.
 - EEPROM [Electrically Erasable PROM] No Luce ultravioletta ma impulsi elettrici per la riprogrammazione - Byte-a-Byte.
 - Memoria flash : Speciale EEPROM cancellata a blocchi e non a Byte.

Chip della CPU → CPU moderni --> Unico Chip { Composto da pin e segnali }


Pin/segnali
↓
• Indirizzo }
• Dati } BUS → Connessione agli altri componenti
• Controllo }

- ↓
- Pone l'indirizzo di memoria dove sta l'istruzione
 - Informa la memoria della prossima lettura
 - risposta della memoria ponendo la parola sul bus
 - CPU riceve il segnale di controllo, legge e predispone l'operazione,

Pin della CPU

- I principali parametri che determinano le prestazioni di una CPU sono il **numero di pin per l'indirizzamento** e per i **dati**.
- Una CPU con m pin di address può indirizzare fino a 2^m locazioni di memoria, con n pin dati può leggere/scrivere una parola di n-bit in una singola operazione.
- I pin di **controllo** possono essere raggruppati nelle seguenti categorie:

- Interruzioni.
- Arbitraggio del bus
- Controllo del bus.
- Comunicazione con il coprocessore.
- Stato.
- Vari altri segnali di controllo.



Bus del Calcolatore →

- Interni alla CPU : Connessione registri-ALU
- Esterni alla CPU : Connessione alla memoria o periferiche I/O



{ Esterni --> Regole imposte dal Protocollo del Bus }

Collegamento elettrico comune che unisce vari dispositivi

Vecchi PC un SOLO bus di sistema - Nuovi PC diversi bus per il collegamento CPU-Memoria e CPU-device I/O

- Dispositivi ATTIVI (o master): Possono iniziare un trasferimento
- Dispositivi PASSIVI (o slave): Restano in attesa di una richiesta di un master.
- Bus Driver: Chip che amplifica il segnale master
- Bus Receiver: Chip che permette il collegamenti degli slave al Bus

AMPIEZZA DEL BUS →

Se un Bus ha n linee di address, allora la CPU ha 2*n locazione di memoria

Temporizzazione del bus →

- Bus Sincrono: Utilizzano un clock --> Ciclo del bus (Operazione = tot periodi di clock)
- Bus Asincrono: Qualsiasi durata per il ciclo di bus = Maggior efficienza --> Difficoltá nella costruzione

Arbitraggio del bus →

Previene le situazioni di conflitto in cui piú dispositivi tentino di diventare master.

CENTRALIZZATO: Riceve una richiesta, concede la richiesta asserendo una linea di concessione del bus. Vince il piú vicino all'arbitro. [Prioritá cablaggio della connessione]

DECENTRALIZZATO: Ogni dispositivo ha una propria linea di richiesta. Una richiesta per volta - Al termine dell'utilizzo la linea viene disattivata.



Schema:


- La linea di richiesta del bus (Wired-OR)
 - Linea THE BUSY asserita dal disp Master corrente
 - Linea di arbitraggio propagata rta i dispositivi in cascata
- Il bus deve:
- Busy negata l'Ingresso IN asserito
 - Nega OUT, asserisce Busy e diventa il master
 - Sblocca OUT asserendola e libera Busy

Comando INT [INTerrupt] → Comando di interruzione alla CPU

Comando INTA [Acknowledge signal] → Comando per la presa gestione della richiesta di interruzione da parte della CPU

Comando ISR [Interrupt Service Routine] → Numero utilizzato per accedere al vettore di interruzione e trovare l'indirizzo

Esempi di CPU



Funzionamento del Pentium 4 →

PIN e Segnali del Pentium4

Possiede 478 Pin:

- 198 x i segnali
- 85 alimentazione
- 180 massa
- 15 free

Segnali di ARBITRAGGIO DEL BUS:

- BR0# richiesta bus
- BPRI# richiesta bus alta priorità
- LOCK# Bus occupato

Segnali di risposta al bus:

- RS# contenente il codice di stato.
- TRDY# lo slave è pronto per accettare dati.
- BNR# Lo slave può inserire stati di attesa (Wait state)

Spegnimento calcolatore = CPU stato inattivo / sonno profondo.

- i valori delle cache e dei registri sono preservati nonostante il clock e le unità interne sono spente.
- Solo un segnale hardware può risvegliarlo

Segnali dell'Address bus e di controllo:

- A# 36 bit di indirizzamento
- ADS# indica che il bus indirizzi contiene un rif.valido
- REQ# Specifica l'operazione

Segnali del bus dati:

- D# 64 bit del bus dati
- BNR# Bus occupato
- DRDY# dati pronti sul bus


Intel core i7 → Macchina 64bit diretto discendente della CPU 8088

Ogni core é hyperthreaded

Dispone di 3 livelli di cache - ogni core effettua uno snooping sul bus

Livelli di cache:

- Due distinte cache L1 da 32KB per dati e istruzioni, per core.
- Una cache L2 da 256KB integrata di dati e istruzioni, per core
- Una cache L3 da 4 a 15MB, condivisa tra i core.



UltraSPARC III → CPU RISC a 64bit prodotta dalla Sun Microsystem.

Compatibile con architettura 32bit (SPARC v8).

Chip prodotto dalla Texas Instruments.

Larghezza di linea 130nm e clock 1,3 GHz.

50W di potenza con probl, di dissipazione termina.

- 2 cache L1: 32KB istruzioni e 64KB dati
- 2 cache L2: 2 KB prefetch e 2 KB collezione scritture
- controller della cache e la logica di ricerca dentro il chip anziché la memoria.
- Utilizza un address bus di 43bit = gestione 8 TB di memoria princ.
- bus dati era di 128bits = 16 bytes per volta
- velocità del bus 150 MHz = banda di 2.4 GB/s.
- Architettura UPA (Ultra Port Architecture).
- Memoria principale divisa in linee di cache da 64 byte.
- L1 contiene 256 linee di istruzioni e 25 linee di dati
- Ciò che non entra in L1 passa a L2

Microcontrollore 8051 →

Chip Intel 8051 microcontrollori più diffusi per il basso costo.

Circuito integrato da 40pin con 16-bit di address e 8-bit bus dati.

Ha 32 linee di I/O, organizz. in 4 gruppi da 8 bit ciascuno.

Le linee di I/O sono:

- TXD : per l'uscita seriale.
- RXD: Per l'ingresso seriale.
- 4 porte bi-direzionali ciascuna con 8-bit paralleli
- RST: Reset del chip

- PSEN (Program Store Enable): Indica che la CPU vuole leggere il progrm. di memoria.
- EA (External Access) : Alto--> Usa sia la M.Interna che la M.Esterna; Basso--> Usa soltanto la memoria esterna.
- Possiede due clock esterni, due contatori a 16-bit, due livelli di priorità di interruzione, asseriti al livello basso.

Esempi di BUS → PCI , PCI Express (PCIe) e USB

I primi BUS → Il bus del primo PC IBM era basato su architettura 8088

↓
Bus PCI lavora con freq.clock fino a 66 MHz, gestiva trasferimenti a 64bits con banda di 528 MBs

- con 62 segnali:
- Segnali di controllo
- 20 bit address bus
- 8 bit bus dati
- segnali come: INT, DMA ...

Il Bus AGP introdotto anni 90 dedicato alle schede grafiche eseguibile a 2,1 GBs

Il bus PCIe esegue fino a 16GBs. basato su core i7 le interface sono integrate nel chip:

- 2 canali di memoria a 1,333 GHz, banda di 10GBs
- Un canale PCIe a 16 corsie con banda di 16GBs verso I/O.

Arbitraggio del bus PCI → Arbitraggio centralizzato inserito nel chip del bridge

Connettori dell'arbitro:

- REQ# Richiesta del bus
- GNT# Conferma della richiesta

BUS PCIe → Architettura basata su connessioni seriali punto-punto. CPU, memoria e cache sono connesse al chip di bridge. Presenza di una Switch con connessione dedicata punto-punto.

Connessione composta da coppia di canali unidirezionali, ciascuno composto da 2 canali

Connessione Master-slave

Ogni pack contiene informazioni di controllo (intestazione), ed elimina i segnali di controllo (payload). Ogni pack contiene un codice di correzione.

Architettura del bus PCIe → Mini rete a commutazione di pacchetto; connessione tra switch e dispositivi non può eccedere i 50cm. System espandibile con doppio switch.

Connettori seriali

USB



(Universal Serial Bus) Standardizzato nel 1998 x il collegamento con dispositivi lenti.

Versione 1.0 banda 1,5 Mbps

Versione 2.0 banda 480 Mbps

Versione 3.1 banda 10 Gbps



- Composto da un Hub Principale (o Root Hub).
- Il cavo di collegamento si compone di 4 fili:
 - 1) Due per i dati (D+ e D-)
 - 2) Uno di alimentazione
 - 3) Uno per la massa

- USB 3.0 possiede invece 10 fili

Hub root rileva il nuovo dispositivo collegato e genera un'interruzione del sistema operativo che:

- Interroga il dispositivo
- se la larghezza di banda è sufficiente gli assegna un numero unico
- Confermato l'utilizzo del disp.

Soddisfatte le richieste del Hub, viene effettuato un collegamento punto-punto.

Per il mantenimento del sincronismo si spediscono dei Frame:

- Frame controllo
- Frame isocroni
- Frame bulk
- Frame interrupt

Ogni frame contiene uno o più pacchetti:

- Token Pack
- Dati Pack
- Handshake Pack
- Special Pack

Interfacce I/O




Schede che permettono ai dispositivi di collegarsi sul bus e scambiare dati nel calcolatore





Chip dei controllori:

- UART (Universal Asynchronous Receiver Trasmitter): Legge un byte e trasmette un bit alla volta (o viceversa).
- USART (Universal Synchronous Asynchronous Receiver Trasmitter): UART + trasmissione sincrone.
- PIO (Parallel I/O): Chip utile per la comunicazione parallela.



Intel 8255A (Es. PIO)



Indirizzamento dell' I/O



Memory-mapped I/O

- Riservare spazio in memoria per I/O
- Lettura e scrittura dirottate sull I/O

Port-mapped I/O o I/O isolato

- Necessaria una linea del control bus che distingua dove effettuare l'operazione
- istruzioni specifiche