

# Laboratorio di Architettura degli Elaboratori

Elaborato SIS e Verilog A.A. 2023/2024

Danny Furfaro VR502846

Giorgia Zanini VR503052

# Specifiche e scelte progettuali

Il progetto realizzato prevede la gestione di partite di morra cinese.

Ogni partita si articola di più manche, con le seguenti regole:

- Si devono giocare un minimo di quattro manche e un massimo di diciannove, deciso dai giocatori al momento del reset, in cui le mosse valgono come stringa di bit da sommare a 4 (00100) per ottenere il numero di manche massime per la partita che sta per svolgersi.
  - Il numero massimo di manche viene anche settato al ciclo di clock in cui viene iniziata la partita, mettendo però il reset a 1 all'inizio di essa;
  - nota progettuale: nel momento in cui il reset è a 1 le mosse non vengono viste come mosse effettive, ma solo come stringa di bit per determinare le manche massime, di conseguenza non verrà poi conteggiata la manche in cui il reset è a 1.
- Vince il primo giocatore a riuscire a vincere due manche in più del proprio avversario, a patto di aver giocato almeno quattro manche;
   o, nel caso di raggiungimento delle manche massime, vinche il giocatore che ha un vantaggio rispetto all'altro giocatore, in caso non ci diano vantaggi, la partita termia in pareggio.
- Ad ogni manche, il giocatore vincente della manche precedente non può ripetere l'ultima mossa utilizzata (nota progettuale) solo per il ciclo di clock successivo.
   Nel caso lo facesse, la manche non sarebbe valida ed andrebbe ripetuta (quindi, non conteggiata).
  - In caso di pareggio la manche viene conteggiata. Alla manche successiva, entrambi i giocatori possono usare tutte le mosse.

Il circuito comprende 5 bit di input che di dividono in 3 ingressi, così ordinati:

[2 bit] – mossa del giocatore 1

00 o nessuna mossa, considerata come mossa non valida, invalida anche la manche

 $01 \rightarrow sasso$ 

 $10 \rightarrow carta$ 

11  $\rightarrow$  forbice

[2 bit] – mossa del giocatore 2

Le mosse hanno gli stessi codici del primo giocatore.

# **[1 bit]** – reset

1 → riporta il sistema alla configurazione iniziale e considera le mosse dei due giocatori come numero da sommare a 4 (00100) per settare il numero di manche massime della partita che si sta per svolgere. Nota progettuale: all'avvio inserire il reset a 1 in modo da settare il numero di manche massime.

 $0 \rightarrow la$  partita procede regolarmente.

Il circuito comprende inoltre 4 bit di output che di dividono in 2 uscite, così ordinati:

[2 bit] - manche (fornisce il risultato dell'ultima manche giocata)

 $00 \rightarrow \text{manche non valida}$ 

 $01 \rightarrow$  manche vinta dal giocatore 1

 $10 \rightarrow$  manche vinta dal giocatore 2

11 → manche pareggiata

[2 bit] – partita (fornisce il risultato della partita)


 $00 \rightarrow la$  partita non è terminata

 $01 \rightarrow la$  partita è terminata, ed ha vinto il giocatore 1


 $10 \rightarrow la$  partita è terminata, ed ha vinto il giocatore 2

 $11 \rightarrow la$  partita è terminata in pareggio

# Architettura generale del circuito - FSMD




# Diagramma degli stati del controllore - STG - FSM




Nella FSM avviene la gestione del vantaggio dei giocatori.

La partita termina nello stato in cui si trova.

# Architettura del Datapath





# CONTROLLO MANCHE MAX 5 REG. MANCHE MAX

# - settaggio e memoria delle manche massime


### **CONTROLLO MANCHE MAX**

Questo componente prende i la stringa di bit in entrata (quando il reset è a 1) dedicata alle mosse e la somma a 4 (00100) per ottenere il numero di manche massime da poter fare nella partita.

### MANTENERE IN MEMORIA LE MANCHE MASSIME DA POTER FARE

A ogni ciclo di clock, se il reset è a 0 viene ributtato dentro il registro MANCHE MAX il valore precedente che determina le panche massime della partita in corso.

Se invece il reset è a 1 (reset) entra nel registro il valore delle nuove manche massime da poter fare, calcolato dal componente del CONTROLLO MANCHE MAX.



### - gestione manche

VS


Questo componente ha 4 entrate:

- 2 sono le mosse effettive dei giocatori
- 2 due sono le mosse bloccanti, salvate nei registri che tengono in memoria la mossa del giocatore vincente dal ciclo di clock precedente

### REG. BLOCK 1 - 2

Qui viene salvata la mossa del giocatore vincente, che poi al ciclo di clock successivo verrà confrontata con la mossa del rispettivo giocatore, per verificare se può giocare una la mossa.

In caso di pareggio, manche non valida o il giocatore perda la manche, nel suo rispettivo registro verrà salvato 00 (jolly).




### - contatore

### MUX - REG. MANCHE CORRENTE

In caso di reset (1) lascia passare una stringa di 0 che andrà a resettare il registro delle manche correnti, altrimenti lascia passare il valore dele manche correnti, che andrà salvato nel registro.

### **CONTROLLORE MANCHE**

Se la manche è valida aggiunge 1 al conteggio delle manche correnti, se non è valida manda in output lo stesso numero di manche correnti.



### **MANCHE**

Output del componente VS che determina lo stato della manche e in caso chi la vince.

### $>= \rightarrow MIN$

Controllo per verificare se si ha raggiunto il minimo di 4 manche valide.

### $= \rightarrow MAX$

Controllo per verificare se si ha raggiunto il numero di manche massime impostato dai giocatori all'inizio della partita.

## Ottimizzazione

```
bsis> read_blif fsmd.blif
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 41
lits(sop)=2947
                                           latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 41
lits(sop)= 617
                                           latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 41
lits(sop)= 607
                                           latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 41
lits(sop)= 607
bsis> source script.rugged
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 48
lits(sop)= 411
                                           latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 48 lits(sop)= 411
                                            latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 48 lits(sop)= 411
                                           latches=17
bsis> source script.rugged
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 49
lits(sop)= 400
                                           latches=17
bsis> full_simplify
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 49 lits(sop)= 400
bsis> source script.rugged
bsis> print_stats
fsmd pi= 5 po= 4 nodes= 50 lits(sop)= 399
                                           latches=17
bsis> source script.rugged
fsmd pi= 5 po= 4 nodes= 52
lits(sop)= 399
                                           latches=17
bsis> write_blif ../FSMD.blif
```

# **Technology mapping**

```
bsis> read_library synch.genlib

bsis> map -m 0 -s

warning: unknown latch type at node '{[19]}' (RISING_EDGE assumed)
warning: unknown latch type at node '{[21]}' (RISING_EDGE assumed)
warning: unknown latch type at node '{[21]}' (RISING_EDGE assumed)
warning: unknown latch type at node '{[21]}' (RISING_EDGE assumed)
WARNING: uses as primary input drival the value (0.00, 0.20)
WARNING: uses as primary input marvial the value (0.00, 0.00)
WARNING: uses as primary output required the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary input max load limit the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary output load the value (0.00, 0.00)
WARNING: uses as primary input max load limit the value (0.00, 0.00)
WARNING: uses as primary input as load load (0.00, 0.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input arrival time: (75.00, 75.00)
WARNING: uses as primary input as load (0.00, 0.00)
WARNING: uses as primary input arvival time: (75.00, 75.00)
WARNING: uses as primary input arvival time: (75.00, 75.00)
WARNING: uses as primary input arvival time (0.00, 0.00)
WARNING: uses a
```

# Confronto degli output Sis-Verilog

```
giorgia@giorgia-Victus-by-HP-Laptop-16-e0xxx:-/CLionProjects/progetto-sis_verilo
g/VR503052_VR502846/sis$ diff output_sis.txt output_verilog.txt
giorgia@giorgia-Victus-by-HP-Laptop-16-e0xxx:-/CLionProjects/progetto-sis_verilo
g/VR503052_VR502846/sis$

g/VR503052_VR502846/sis$
```