## SMC TP1: "Prototypage Virtuel avec SoCLib"


Mendieta Jorge Liu Owen Bordas Florent 21308825

### 1. Objectif

L'objectif de ce premier TP est d'illustrer les principes de la modélisation **SystemC** au niveau d'abstraction CABA (*Cycle Accurate, Bit Accurate*).

Ce type de modélisation s'appuie sur la théorie des automates d'états synchrones communicants (CFSM), et permet d'utiliser des techniques d'ordonnancement statique pour accélérer la simulation.

#### 2. Architecture matérielle



Architecture Matérielle

Le premier composant est un coprocesseur cablé qui calcule le PGCD de deux nombres entiers positifs A et B, codés sur 32 bits.


Le second composant est chargé de transmettre les valeurs des opérandes A et B au coprocesseur, et de récupérer le résultat.

Ces deux composants matériels fonctionnent en parallèle, et communiquent entre eux par des canaux de communication de type FIFO.

#### 2.2 Composant fifo\_gcd\_coprocessor

Le code utilisé par l'automate cablé qui calcule le PGCD est :


L'automate qui décrit le comportement



FifoGcdCoprocessor FSM

#### 2.3 Composant fifo\_gcd\_master

Le composant fifo\_gcd\_master est donc un composant matériel paramètrable (un paramètre permettant de contrôler la séquence de valeurs aléatoires), modélisé comme un automate à 5 états :



FifoGcdMaster FSM

Compte-tenu de l'algorithme de calcul du PGCD implémenté par le composant fifo\_gcd\_coprocessor, que se passe-til si un des deux opérandes transmis au coprocesseur a la valeur 0 ?

Quand un des deux opérandes est **égale a zéro**, le programme tombe sur une boucle infinie (lignes 5 et 6 du fonction pgcd) car le while ne vérifie pas ce cas là.

Comment peut-on modifier le composant fifo\_gcd\_master pour que ceci ne se produise jamais ?

Pour régler ce problème, nous pouvons modifier la FSM fifo\_gcd\_master en ajoutant une transition depuis l'état **RANDOM** à l'etat **DISPLAY** quand r\_opa ou r\_opb sont égales à zéro

```
!(r_{opba}\cdot r_{opb}).
```

Voici la MAE modifiée :

(TODO: Ajouter image)

# 3.1 Ecriture du modèle CABA du coprocesseur

Nous avons utilisé les <u>règles d'écriture (http://www.soclib.fr/trac/dev/wiki/WritingRules/</u> Caba) des modèles de simulation au niveau CABA afin de complèter les fichiers

Le fichier header fifo\_gcd\_coprocessor.h manquait des sections dans la classe FifoGcdCoprocessor.

```
class FifoGcdCoprocessor
 1
 2
         : public sc_core::sc_module
 3
     {
 4
         enum coprocessor_fsm_state_e {
 5
             A COMPLETER
 6
         };
 7
         // Registers
 8
 9
         A COMPLETER
10
11
     protected:
         SC_HAS_PROCESS(FifoGcdCoprocessor);
12
13
14
     public:
         // ports
15
16
             A COMPLETER
17
         // constructor & destructor
18
19
             A COMPLETER
20
     private:
         // member functions
21
22
             A COMPLETER
23
     };
```

Nous avons complété donc la classe FifoGcdCoprocessor en ajoutant les parties manquantes.

```
1
     class FifoGcdCoprocessor
 2
         : public sc_core::sc_module
 3
 4
         enum coprocessor_fsm_state_e
 5
 6
             READ_OPA,
 7
             READ_OPB,
 8
             COMPARE,
 9
             DECR_A,
             DECR_B,
10
             WRITE_RES
11
         };
12
13
         // Registers
14
15
         sc_core::sc_signal<uint32_t> r_opa;
         sc_core::sc_signal<uint32_t> r_opb;
16
17
         sc_core::sc_signal<int> r_fsm;
18
19
     protected:
20
         SC_HAS_PROCESS(FifoGcdCoprocessor);
21
22
     public:
23
         // ports
24
         sc_core::sc_in<bool> p_clk;
25
         sc_core::sc_in<bool> p_resetn;
26
         soclib::caba::FifoInput<uint32_t> p_in;
         soclib::caba::FifoOutput<uint32_t> p_out;
27
28
         // constructor & destructor
29
         FifoGcdCoprocessor(sc_core::sc_module_name insname);
30
31
         ~FifoGcdCoprocessor();
32
33
     private:
34
         // member functions
35
         void transition();
36
         void genMoore();
37
     }; // end class FifoGcdCoprocessor
38
```

Après avoir completé les fonctions manquants du code (transition(), genMoore(), genMealy()) nous avons compilé les modèles fifo\_gcd\_master.cpp et fifo\_gcd\_coprocessor.cpp en utilisant la commande suivante dans la console:

++ -Wno-deprecated -fpermissive -std=gnu++0x -I. -I/users/outil/dsx/cctc

## 3.2 Ecriture du modèle CABA de la top-cell

Nous avons défini les arguments des constructeurs, les signaux, la netlist.

• Les signaux :

```
sc_clock signal_clk("signal_clk", sc_time(1, SC_NS), 0.5);
sc_signal<bool> signal_resetn("signal_resetn");
FifoSignals<uint32_t> signal_fifo_m2c("signal_m2c");
FifoSignals<uint32_t> signal_fifo_c2m("signal_c2m");
```

Components:

```
FifoGcdMaster master("fifo_gcd_master", seed);
FifoGcdCoprocessor coproc("fifo_gcd_coprocessor");
```

• Net-List:

```
1
     master.p_clk(signal_clk);
 2
     master.p_resetn(signal_resetn);
 3
     master.p_in(signal_fifo_c2m);
 4
     master.p_out(signal_fifo_m2c);
 5
 6
     coproc.p_clk(signal_clk);
 7
     coproc.p_resetn(signal_resetn);
     //Attention ici à ne pas mettre les mêmes arguments pour les fi
8
     //L'ordre est inversé car le composant gcd_copro est l'esclave.
9
10
     coproc.p_in(signal_fifo_m2c);
11
     coproc.p_out(signal_fifo_c2m);
```

#### Comparaison et Démonstration

```
Cycle Accurate System Simulator
        ASIM/LIP6/UPMC
        E-mail support: Richard.Buchmann@asim.lip6.fr
        Contributors : Richard Buchmann, Sami Taktak,
                     Paul-Jerome Kingbo, Frødøric Pøtrot,
                     Nicolas Pouillon
                     Last change : Mar 10 2008
cycle = 215
opa = 1965102536
opb
    = 1639725855
pgcd = 1
****** iteration 2
cycle = 339
opa = 706684578
opb = 1926601937
pgcd = 1
****** iteration 3
cycle = 479
opa = 71238646
opb = 1147998030
pgcd = 2
****** iteration 4
opa = 1038816544
   = 940714160
opb
pgcd = 16
****** iteration 5
cycle = 829
opa = 789063065
    = 464968134
opb
pgcd = 1
****** iteration 6
cycle = 1077
opa = 887950355
opb
     = 46124838
pgcd = 1
           ****** iteration 7
```

#### time 100000 cycles

```
simulator.x
real 0.056s
user 0.052s
sys 0.002s
fast_simulator.x
real 0.025s
```