

# SMC TP1: "Prototypage Virtuel avec SoCLib"

Mendieta Jorge

Liu Owen


Bordas Florent 21308825

## 1. Objectif

L'objectif de ce premier TP est d'illustrer les principes de la modélisation **SystemC** au niveau d'abstraction CABA (*Cycle Accurate, Bit Accurate*).

Ce type de modélisation s'appuie sur la théorie des automates d'états synchrones communicants (CFSM), et permet d'utiliser des techniques d'ordonnancement statique pour accélérer la simulation.

## 2. Architecture matérielle



Le premier composant est un coprocesseur câblé qui calcule le PGCD de deux nombres entiers positifs A et B, codés sur 32 bits.

Le second composant est chargé de transmettre les valeurs des opérandes A et B au coprocesseur, et de récupérer le résultat.


Ces deux composants matériels fonctionnent en parallèle, et communiquent entre eux par des canaux de communication de type FIFO.

## 2.2 Composant `fifo_gcd_coprocessor`

Le code utilisé par l'automate câblé qui calcule le PGCD est :

```
1  uint32_t pgcd( uint32_t opa, uint32_t opb)
2  {
3      while (opa != opb )
4      {
5          if ( opa > opb ) opa = opa - opb;
6          if ( opa < opb ) opb = opb - opa
7      }
8      return( opa );
9  }
```

L'automate qui décrit le comportement



FifoGcdCoproprocessor FSM

## 2.3 Composant `fifo_gcd_master`

Le composant `fifo_gcd_master` est donc un composant matériel paramétrable (un paramètre permettant de contrôler la séquence de valeurs aléatoires), modélisé comme un automate à 5 états :



FifoGcdMaster FSM

Compte-tenu de l'algorithme de calcul du PGCD implémenté par le composant `fifo_gcd_coprocessor`, que se passe-t-il si un des deux opérandes transmis au coprocesseur a la valeur 0 ?

Quand un des deux opérandes est **égale a zéro**, le programme tombe sur une boucle infinie (lignes 5 et 6 du fonction `pgcd`) car le `while` ne vérifie pas ce cas là.

Comment peut-on modifier le composant `fifo_gcd_master` pour que ceci ne se produise jamais ?

Pour régler ce problème, nous pouvons modifier la FSM `fifo_gcd_master` en ajoutant une transition depuis l'état **RANDOM** à l'état **DISPLAY** quand `r_opa` ou `r_opb` sont égales à zéro

$!(r_{opba} \cdot r_{opb}).$

Voici la MAE modifiée :

(TODO : Ajouter image)

### 3.1 Ecriture du modèle CABA du coprocesseur

---

Nous avons utilisé les règles d'écriture (<http://www.soclib.fr/trac/dev/wiki/WritingRules/Caba>) des modèles de simulation au niveau CABA afin de compléter les fichiers

Le fichier header `fifo_gcd_coprocessor.h` manquait des sections dans la classe `FifoGcdCoproprocessor`.

```
1  class FifoGcdCoproprocessor
2      : public sc_core::sc_module
3  {
4      enum coprocessor_fsm_state_e {
5          A_COMPLETER
6      };
7
8      // Registers
9      A_COMPLETER
10
11  protected:
12      SC_HAS_PROCESS(FifoGcdCoproprocessor);
13
14  public:
15      // ports
16      A_COMPLETER
17
18      // constructor & destructor
19      A_COMPLETER
20  private:
21      // member functions
22      A_COMPLETER
23  };
```

Nous avons complété donc la classe `FifoGcdCoproprocessor` en ajoutant les parties manquantes.

```

1  class FifoGcdCoproprocessor
2      : public sc_core::sc_module
3  {
4      enum coprocessor_fsm_state_e
5      {
6          READ_OPA,
7          READ_OPB,
8          COMPARE,
9          DECR_A,
10         DECR_B,
11         WRITE_RES
12     };
13
14     // Registers
15     sc_core::sc_signal<uint32_t> r_opa;
16     sc_core::sc_signal<uint32_t> r_opb;
17     sc_core::sc_signal<int> r_fsm;
18
19 protected:
20     SC_HAS_PROCESS(FifoGcdCoproprocessor);
21
22 public:
23     // ports
24     sc_core::sc_in<bool> p_clk;
25     sc_core::sc_in<bool> p_resetcn;
26     soclib::caba::FifoInput<uint32_t> p_in;
27     soclib::caba::FifoOutput<uint32_t> p_out;
28
29     // constructor & destructor
30     FifoGcdCoproprocessor(sc_core::sc_module_name insname);
31     ~FifoGcdCoproprocessor();
32
33 private:
34     // member functions
35     void transition();
36     void genMoore();
37
38 }; // end class FifoGcdCoproprocessor

```

Après avoir complété les fonctions manquants du code ( `transition()` , `genMoore()` , `genMealy()` ) nous avons compilé les modèles `fifo_gcd_master.cpp` et `fifo_gcd_coproprocessor.cpp` en utilisant la commande suivante dans la console :

```
++ -Wno-deprecated -fpermissive -std=gnu++0x -I. -I/users/outil/dsx/cctc
```

## 3.2 Ecriture du modèle CABA de la top-cell

Nous avons défini les arguments des constructeurs, les signaux, la netlist.

- Les signaux :

```
1 | sc_clock signal_clk("signal_clk", sc_time(1, SC_NS), 0.5);
2 | sc_signal<bool> signal_resetrn("signal_resetrn");
3 | FifoSignals<uint32_t> signal_fifo_m2c("signal_m2c");
4 | FifoSignals<uint32_t> signal_fifo_c2m("signal_c2m");
```

- Components :


```
1 | FifoGcdMaster master("fifo_gcd_master", seed);
2 | FifoGcdCoproprocessor coproc("fifo_gcd_coproprocessor");
```

- Net-List :

```
1 | master.p_clk(signal_clk);
2 | master.p_resetrn(signal_resetrn);
3 | master.p_in(signal_fifo_c2m);
4 | master.p_out(signal_fifo_m2c);
5 |
6 | coproc.p_clk(signal_clk);
7 | coproc.p_resetrn(signal_resetrn);
8 | //Attention ici à ne pas mettre les mêmes arguments pour les fi
9 | //L'ordre est inversé car le composant gcd_copro est l'esclave.
10 | coproc.p_in(signal_fifo_m2c);
11 | coproc.p_out(signal_fifo_c2m);
```

## Comparaison et Démonstration

---



time 100000 cycles

simulator.x

```
real 0.056s
```

```
user 0.052s
```

sys 0.002s

fast\_simulator.x

real 0.025s