

Σχεδίαση Αθροιστή Κινητής Υποδιαστολής IEEE-754 FP32

Υλοποίηση σε FPGA με χρήση VHDL

Γιώργος Ντάκος

15 Μαΐου 2026

Περιεχόμενα

1	Εισαγωγή	2
2	Αναπαράσταση IEEE-754 FP32	2
3	Αρχιτεκτονική Αθροιστή FP32	3
4	Μετατροπή σε Two's Complement	3
5	Pipeline Δύο Σταδίων	4
6	Testbench και Verification	4
7	Timing Analysis	4
8	MAX7219 Display Interface	5
9	Debounce Κυκλώματος Πλήκτρου	5
10	Συμπεράσματα	5

1 Εισαγωγή

Σκοπός της παρούσας εργασίας ήταν η σχεδίαση και η υλοποίηση ενός αθροιστή κινητής υποδιαστολής μονής ακρίβειας IEEE-754 για αποκλειστικά κανονικοποιημένους αριθμούς(FP32) χρησιμοποιώντας τη γλώσσα περιγραφής υλικού VHDL σε FPGA πλατφόρμα Xilinx Artix-7 Basys3.

Η εργασία περιλάμβανε:

- Ανάλυση της μορφής IEEE-754 FP32
- Σχεδίαση συνδυαστικού αθροιστή κινητής υποδιαστολής
- Μετατροπή της αρχιτεκτονικής σε pipeline δύο σταδίων
- Verification μέσω simulation test vectors
- Timing analysis και synthesis optimization
- Εμφάνιση αποτελεσμάτων σε MAX7219 8-digit seven-segment display

Η σχεδίαση πραγματοποιήθηκε στο Vivado Design Suite, ενώ η τελική υλοποίηση δοκιμάστηκε σε FPGA Basys3.

2 Αναπαράσταση IEEE-754 FP32

Η αναπαράσταση IEEE-754 single precision αποτελείται από 32 bits:

$$\text{FP32} = \underbrace{S}_{1 \text{ bit}} \underbrace{E}_{8 \text{ bits}} \underbrace{F}_{23 \text{ bits}}$$

όπου:

- S : bit προσήμου
- E : εκθέτης με bias 127
- F : κλασματικό μέρος mantissa

Για normalized αριθμούς, η mantissa δίνεται από:

$$1.F$$

Συνεπώς η πραγματική mantissa είναι 24-bit.

Παράδειγμα:

$$3F800000_{16} = 1.0_{10}$$

$$40000000_{16} = 2.0_{10}$$

$$40400000_{16} = 3.0_{10}$$

3 Αρχιτεκτονική Αθροιστή FP32

Ο αθροιστής FP32 υλοποιήθηκε μέσω των ακόλουθων blocks:

1. FP32 unpack
2. Zero detect
3. Mantissa alignment
4. Sign-magnitude σε two's complement
5. Πρόσθεση mantissas
6. Two's complement σε sign-magnitude
7. Leading-one detector
8. Normalization
9. FP32 packing

4 Μετατροπή σε Two's Complement

Οι mantissas μετατράπηκαν σε signed two's complement μορφή ώστε η πρόσθεση και αφαίρεση να πραγματοποιούνται από τον ίδιο signed adder.

Αρχικά παρατηρήθηκε overflow κατά την πρόσθεση μεγάλων θετικών mantissas. Το πρόβλημα οφειλόταν στο γεγονός ότι η normalized mantissa:

$$1.F$$

αντιστοιχεί σε 24-bit αριθμούς της μορφής:

$$0x800000 \rightarrow 0xFFFFFFFF$$

δηλαδή:

$$8388608 \rightarrow 16777215$$

Επομένως απαιτήθηκε επέκταση της mantissa κατά δύο bits πριν τη μετατροπή σε signed μορφή:

$$mag_ext_u \leq "00" \ \& \ mant_i; \tag{1}$$

ώστε το MSB της mantissa να μην ερμηνεύεται ως sign bit.

5 Pipeline Δύο Σταδίων

Αρχικά ο αθροιστής υλοποιήθηκε ως single-cycle datapath. Ωστόσο, μετά το synthesis και timing analysis, παρατηρήθηκε ότι το critical path δεν επέτρεπε λειτουργία στα 100 MHz.

Για το λόγο αυτό, η αρχιτεκτονική μετατράπηκε σε pipeline δύο σταδίων.

Το πρώτο στάδιο περιλαμβάνει:

- unpack
- zero detect
- alignment
- sign-magnitude σε two's complement
- mantissa addition

Το δεύτερο στάδιο περιλαμβάνει:

- two's complement σε sign-magnitude
- leading-one detection
- normalization
- packing

Μεταξύ των δύο σταδίων τοποθετήθηκαν pipeline registers.

6 Testbench και Verification

Το verification πραγματοποιήθηκε μέσω αρχείου test vectors.

Κάθε γραμμή του αρχείου περιείχε:

A B ExpectedResult

Το testbench διάβαζε διαδοχικά όλα τα vectors και συνέκρινε το αποτέλεσμα του DUT με το αναμενόμενο αποτέλεσμα.

Λόγω του pipeline latency, το testbench τροποποιήθηκε ώστε να αποθηκεύει το expected αποτέλεσμα και να το συγκρίνει έναν κύκλο αργότερα.

7 Timing Analysis

Μετά το synthesis πραγματοποιήθηκε timing analysis.

Το αρχικό single-cycle datapath παρουσίαζε μεγάλο critical path, κυρίως στο normalization stage.

Μετά τη μετατροπή σε pipeline δύο σταδίων, η μέγιστη συχνότητα λειτουργίας βελτιώθηκε σημαντικά και το design πλησίασε τον στόχο των 100 MHz.

8 MAX7219 Display Interface

Για την εμφάνιση των αποτελεσμάτων χρησιμοποιήθηκε MAX7219 eight-digit seven-segment display module.

Η επικοινωνία πραγματοποιήθηκε μέσω SPI-like interface χρησιμοποιώντας τα σήματα:

- DIN
- CLK
- CS/LOAD

Υλοποιήθηκε FSM αποστολής σειριακών δεδομένων με τις καταστάσεις:

- Idle
- Address
- TxData
- Finished

Το αποτέλεσμα FP32 εμφανιζόταν σε hexadecimal μορφή στα 8 seven-segment digits.

9 Debounce Κυκλώματος Πλήκτρου

Για την αλλαγή test vectors χρησιμοποιήθηκε push button της Basys3.

Επειδή τα μηχανικά πλήκτρα παρουσιάζουν bouncing, υλοποιήθηκε debounce κύκλωμα με:

- synchronizer flip-flops
- counter-based debounce
- one-cycle pulse generation

Έτσι εξασφαλίστηκε ότι κάθε πάτημα του κουμπιού παράγει ακριβώς μία αλλαγή vector.

10 Συμπεράσματα

Στην παρούσα εργασία σχεδιάστηκε και υλοποιήθηκε επιτυχώς ένας αθροιστής κινητής υποδιαστολής IEEE-754 FP32 σε FPGA.

Η εργασία κάλυψε:

- arithmetic datapath design
- pipelining

- timing optimization
- simulation verification
- SPI communication
- FPGA hardware debugging

Η τελική υλοποίηση λειτούργησε επιτυχώς σε FPGA Basys3 και εμφάνισε σωστά τα αποτελέσματα σε MAX7219 display module.