

ΣΧΕΔΙΑΣΜΌΣ ΣΥΣΤΗΜΆΤΩΝ VLSI

4^η Εργαστηριακή Άσκηση

Γώργος Ντάκος 1059569

26 Μαΐου 2021

Περίληψη

Στο παρακάτω κείμενο παραδίδεται η αναφορά της 4^{ης} εργαστηριακής άσκησης του μαθήματος Σχεδιασμός Συστημάτων VLSI . Όλοι οι κώδικες έχουν συγγραφεί σε γλώσσα **VHDL** μέσω του **Notepad++** και έχουν μεταγλωττιστεί και επιβεβαιωθεί οι λειτουργίες τους μέσω του εργαλείου **ModelSim**. Τέλος η σύνθεση όλων των κυκλωμάτων πραγματοποιήθηκαν από το εργαλείο **VIVADO** της **Xilinx**.

Περιεχόμενα

Ενότητα Α	4
Ενότητα Β	7
Κώδικες σε VHDL	8

Κατάλογος Σχημάτων

1	Σχηματικό των λογικών πυλών	4
2	Αποτελέσματα simulation	5
3	Επιλογή πύλης XOR και τα αποτελέσματα του simulation	7
4	Επιλογή πύλης OR και τα αποτελέσματα του simulation	7
5	Επιλογή πύλης NAND και τα αποτελέσματα του simulation	7
6	Επιλογή πύλης NOR και τα αποτελέσματα του simulation	8


Κατάλογος Πινάκων

1	Πίνακες αληθείας	5
2	Αποτελέσματα Σύνθεσης των λογικών πυλών XOR, OR, NAND, NOR	6
3	Αποτελέσματα Σύνθεσης του bigLunit	8

Ενότητα Α

A.1,A.2

Στην συγκεκριμένη ενότητα θα φτιάξουμε 4 λογικές πύλες δύο εισόδων και μιας εξόδου, (με διαφορετικά πλάτοι για την κάθε πύλη) οι οποίες φαίνονται στο παρακάτω σχηματικό και στον πίνακα 1 βρίσκονται οι πίνακες αληθείας τους



Σχήμα 1: Σχηματικό των λογικών πυλών

Στην συνέχεια ακολουθούν τα αποτελέσματα από το simulation μέσω ενός testbench για τις 4 λογικές πυλές και τα αποτελέσματα σύνθεσης για την κάθε μια.

GATE : XOR	IN_A	IN_B	OUT
	0	0	0
	0	1	1
	1	0	1
	1	1	0
GATE : OR	IN_A	IN_B	OUT
	0	0	0
	0	1	1
	1	0	1
	1	1	1
GATE : NAND	IN_A	IN_B	OUT
	0	0	1
	0	1	1
	1	0	1
	1	1	0
GATE : NOR	IN_A	IN_B	OUT
	0	0	1
	0	1	0
	1	0	0
	1	1	0

Table 1: Πίνακες αληθείας

<div> <div>GATE XOR</div> <div> <div>/testbench4gates/A...</div> <div>8hFF</div> </div> <div> <div>/testbench4gates/B...</div> <div>8hFF</div> </div> <div> <div>/testbench4gates/Y...</div> <div>8h00</div> </div> </div>		<div>(GATE XOR)</div> <div> <div>8h00</div> <div>8hFF</div> </div> <div> <div>8h00</div> <div>8hFF</div> </div> <div> <div>8h00</div> <div>8h00</div> </div>
<div> <div>GATE OR</div> <div> <div>/testbench4gates/A...</div> <div>16hFFFF</div> </div> <div> <div>/testbench4gates/B...</div> <div>16hFFFF</div> </div> <div> <div>/testbench4gates/Y...</div> <div>16hFFFF</div> </div> </div>		<div>(GATE OR)</div> <div> <div>16h0000</div> <div>16hFFFF</div> </div> <div> <div>16h0000</div> <div>16h0000</div> </div> <div> <div>16h0000</div> <div>16hFFFF</div> </div>
<div> <div>GATE NAND</div> <div> <div>/testbench4gates/A...</div> <div>32hFFFFFFFF</div> </div> <div> <div>/testbench4gates/B...</div> <div>32hFFFFFFFF</div> </div> <div> <div>/testbench4gates/Y...</div> <div>32h00000000</div> </div> </div>		<div>(GATE NAND)</div> <div> <div>32h00000000</div> <div>32hFFFFFFFF</div> </div> <div> <div>32h00000000</div> <div>32h00000000</div> </div> <div> <div>32hFFFFFFFF</div> <div>32h00000000</div> </div>
<div> <div>NOR GATE</div> <div> <div>/testbench4gates/A...</div> <div>64hFFFFFFFFFFFFFFFF</div> </div> <div> <div>/testbench4gates/B...</div> <div>64hFFFFFFFFFFFFFFFF</div> </div> <div> <div>/testbench4gates/Y...</div> <div>64h0000000000000000</div> </div> </div>		<div>(NOR GATE)</div> <div> <div>64h0000000000000000</div> <div>64hFFFFFFFFFFFFFFFF</div> </div> <div> <div>64h0000000000000000</div> <div>64h0000000000000000</div> </div> <div> <div>64hFFFFFFFFFFFFFFFF</div> <div>64h0000000000000000</div> </div>

Σχήμα 2: Αποτελέσματα simulation

<i>Circuit</i>	<i>LUTs</i>	<i>IO</i>	<i>FlipFlops</i>	<i>BRAM</i>	<i>Critical Path (ns)</i>	<i>Clock (MHz)</i>	<i>Fmax(MHz)</i>
xor8	8(0.04%)	24(11.43%)	0	0	4.321	0	231.427
or16	16(0.08%)	48(22.86%)	0	0	4.321	0	231.427
nand32	32(0.15%)	96(45.71%)	0	0	4.321	0	231.427
nor64	64(0.31%)	192(91.43%)	0	0	4.321	0	231.427

Table 2: Αποτελέσματα Σύνθεσης των λογικών πυλών XOR, OR, NAND, NOR

Παρατηρείται ότι ο αριθμός των εξωτερικών σημάτων I/O αυξάνεται γραμμικά με το πλάτος κάθε πύλης. Κάθε πύλη διαθέτει δύο εισόδους και μία έξοδο εύρους N bit, επομένως απαιτούνται συνολικά $2N + N = 3N$ ακροδέκτες I/O. Έτσι προκύπτουν: $N = 8 \rightarrow 24$ I/O, $N = 16 \rightarrow 48$ I/O, $N = 32 \rightarrow 96$ I/O, $N = 64 \rightarrow 192$ I/O, τιμές που συμφωνούν πλήρως με τα αποτελέσματα της σύνθεσης.

Η στήλη *Clock (MHz)* εμφανίζεται ως μηδενική, καθώς δεν έχει οριστεί χρονικός περιορισμός (XDC constraint) στο κύκλωμα. Οι πύλες είναι πλήρως συνδυαστικές και η μέγιστη θεωρητική συχνότητα λειτουργίας προκύπτει από το κρίσιμο μονοπάτι:

$$F_{\max} \approx \frac{1}{T_{\text{critical}}}.$$

Ενότητα B

B.1,B.2

Η μονάδα **bigLunit** διαθέτει δύο εισόδους των 120-bit, μία έξοδο των 120-bit και ένα σήμα επιλογής 2-bit, συνεπώς απαιτεί συνολικά

$$120 + 120 + 120 + 2 = 362$$

εξωτερικά I/O. Στο αρχικά επιλεγμένο FPGA (xc7a35tcsg324-3) ο διαθέσιμος αριθμός User I/O δεν επαρκεί, με αποτέλεσμα η υλοποίηση να εμφανίζει υπέρβαση I/O (*IO utilization* > 100%). Για τον λόγο αυτό επιλέχθηκε συσκευή με πακέτο που διαθέτει τουλάχιστον 362 I/O, ώστε να καταστεί δυνατή η πλήρης υλοποίηση και η εξαγωγή έγκυρων αποτελεσμάτων σύνθησης.

XOR_GATE	(XOR_GATE)
8'hFF	8'h00
8'hFF	8'h00
8'h00	8'h00

Σχήμα 3: Επιλογή πύλης XOR και τα αποτελέσματα του simulation

OR_GATE	(OR_GATE)
16'hFFFF	16'h0000
16'h0000	16'hFFFF
16'hFFFF	16'hFFFF

Σχήμα 4: Επιλογή πύλης OR και τα αποτελέσματα του simulation

NAND_GATE	(NAND_GATE)
32'h00000000	32'hFFFFFF
32'h00000000	32'hFFFFFF
32'hFFFFFF	32'hFFFFFF

Σχήμα 5: Επιλογή πύλης NAND και τα αποτελέσματα του simulation

Με τη νέα επιλογή συσκευής, η **bigLunit** χρησιμοποιεί 362 ακροδέκτες I/O, που αντιστοιχούν σε ποσοστό 90.50% των διαθέσιμων ακροδεκτών του πακέτου, επομένως η σχεδίαση χωράει οριακά ως προς τα εξωτερικά σήματα.

Οι τιμές του κρίσιμου μονοπατιού της **bigLunit** είναι συγκρίσιμες με εκείνες των επιμέρους πυλών, καθώς πρόκειται για συνδυαστικό κύκλωμα. Η μέγιστη συχνότητα λειτουργίας προκύπτει από τη σχέση $F_{\max} \approx 1/T_{\text{critical}}$.

Θεωρητικά, η ενσωμάτωση της πύλης στη **bigLunit** μέσω πολυπλέκτη εισάγει επιπλέον λογική βαθμίδα και θα αναμενόταν ίση ή μεγαλύτερη καθυστέρηση. Ωστόσο, στο FPGA η συνολική καθυστέρηση κυριαρχείται από το φυσικό routing. Με τη χρήση πακέτου με περισσότερα I/O και την ομαδοποίηση της πύλης και του πολυπλέκτη σε γειτονικούς πόρους, το Vivado μειώνει τις φυσικές διαδρομές από τα pins προς τη λογική. Έτσι, το routing delay μειώνεται περισσότερο από όσο αυξάνεται η καθυστέρηση λόγω του MUX, με αποτέλεσμα η **bigLunit** να εμφανίζει ελαφρώς μικρότερο κρίσιμο μονοπάτι.

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY or16 IS
  GENERIC(N: NATURAL :=16);
  PORT(

    A :IN std_logic_vector(N-1 DOWNT0 0);

    B :IN std_logic_vector(N-1 DOWNT0 0);

    Y :OUT std_logic_vector(N-1 DOWNT0 0));
  END or16;

  ARCHITECTURE structural OF or16 IS
  BEGIN

    ORLoop: FOR i IN 0 TO N-1 GENERATE

      Y(i) <= A(i) OR B(i);

    END GENERATE ORLoop;
  END structural;

```

nand32

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY nand32 IS
  GENERIC(N: NATURAL :=32);
  PORT(

    A :IN std_logic_vector(N-1 DOWNT0 0);

    B :IN std_logic_vector(N-1 DOWNT0 0);

    Y :OUT std_logic_vector(N-1 DOWNT0 0));
  END nand32;

  ARCHITECTURE structural OF nand32 IS
  BEGIN

```

```
NANDLoop: For i IN 0 TO N-1 Generate
```

```
Y(i) <= A(i) NAND B(i);
```

```
END Generate NANDLoop;
```

```
END structural;
```

nor64

```
LIBRARY IEEE;
```

```
USE IEEE.std_logic_1164.all;
```

```
ENTITY nor64 IS
```

```
  GENERIC(N: NATURAL :=64);
```

```
  PORT(
```

```
    A :IN std_logic_vector(N-1 DOWNT0 0);
```

```
    B :IN std_logic_vector(N-1 DOWNT0 0);
```

```
    Y :OUT std_logic_vector(N-1 DOWNT0 0));
```

```
  END nor64;
```

```
  ARCHITECTURE structural OF nor64 IS
```

```
  BEGIN
```

```
    NORLoop: FOR i IN 0 TO N-1 GENERATE
```

```
      Y(i) <= A(i) NOR B(i);
```

```
    END GENERATE NORLoop;
```

```
  END structural;
```

testbench4GATES

```
LIBRARY ieee;
```

```
USE ieee.std_logic_1164.ALL;
```

```
ENTITY testbench4GATES IS
```

```
END testbench4GATES;
```

```
ARCHITECTURE testbench OF testbench4GATES IS
```

```
  COMPONENT xor8
```

```
  GENERIC(
```

```
    N: NATURAL :=8);
```

```

PORT(
  A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT or16
GENERIC(
  N: NATURAL :=16);
PORT(
  A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT nand32
GENERIC(
  N: NATURAL :=32);
PORT(
  A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT nor64
GENERIC(
  N: NATURAL :=64);
PORT(
  A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
  Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

CONSTANT K : NATURAL := 8 ;
CONSTANT L : NATURAL := 16 ;
CONSTANT M : NATURAL := 32 ;
CONSTANT N : NATURAL := 64 ;

signal ATxor : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal BTxor : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal ATor  : STD_LOGIC_VECTOR(L-1 DOWNT0 0);
signal BTor  : STD_LOGIC_VECTOR(L-1 DOWNT0 0);

```

```

signal ATnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal BTnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal ATnor  : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
signal BTnor  : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

signal YTxor  : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal YTor   : STD_LOGIC_VECTOR(L-1 DOWNT0 0);
signal YTnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal YTnor  : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

BEGIN

NOR_GATE: nor64 GENERIC MAP(N) PORT MAP(ATnor,BTnor,YTnor);
NAND_GATE: nand32 GENERIC MAP(M) PORT MAP(ATnand,BTnand,YTnand);
OR_GATE: or16 GENERIC MAP(L) PORT MAP (ATor,BTor,YTor);
XOR_GATE: xor8 GENERIC MAP(K) PORT MAP(ATxor,BTxor,YTxor);

stim_proc: process
BEGIN

ATxor<=X"00";
BTxor<=X"00";

ATor<=X"0000";
BTor<=X"0000";

ATnand<=X"00000000";
BTnand<=X"00000000";

ATnor<=X"0000000000000000";
BTnor<=X"0000000000000000";

        WAIT FOR 20 ns;

ATxor<=X"00";
BTxor<=X"FF";

ATor<=X"0000";
BTor<=X"FFFF";

ATnand<=X"00000000";
BTnand<=X"FFFFFFFF";

ATnor<=X"0000000000000000";
BTnor<=X"FFFFFFFFFFFFFFFF";

```

```

        WAIT FOR 20 ns;

        ATxor<=X"FF";
        BTxor<=X"00";

        ATor<=X"FFFF";
        BTor<=X"0000";

        ATnand<=X"FFFFFFFF";
        BTnand<=X"00000000";

        ATnor<=X"FFFFFFFFFFFFFFFF";
        BTnor<=X"0000000000000000";

        WAIT FOR 20 NS;

        ATxor<=X"FF";
        BTxor<=X"FF";

        ATor<=X"FFFF";
        BTor<=X"FFFF";

        ATnand<=X"FFFFFFFF";
        BTnand<=X"FFFFFFFF";

        ATnor<=X"FFFFFFFFFFFFFFFF";
        BTnor<=X"FFFFFFFFFFFFFFFF";

        WAIT;

    END PROCESS;

END;

```

```

mux

```

```

--Dhlwsh bibliiothhkhhs kai tun paketun poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY mux IS
GENERIC(N: NATURAL :=8);

```

```

PORT (
-- Shma eisodoy poy lambanei mia akolythia timun.
  a:IN std_logic_vector(N-1 downto 0);
-- Shma eisodoy poy lambanei mia akolythia timun.
  sel:IN std_logic_vector(1 downto 0);
-- Shma eisodoy poy lambanei mia akolythia timun.
  b :IN std_logic_vector(N-1 downto 0);
-- Shma ejodoy poy lambanei mia akolythia timun.

  c :IN STD_LOGIC_VECTOR(N-1 downto 0);

  d :IN STD_LOGIC_VECTOR(N-1 downto 0);

  x :OUT std_logic_vector(N-1 downto 0));
END mux;

--Dhlwsh arxitektonikhs
ARCHITECTURE behavioral OF mux IS
BEGIN
  --Ylopoihs toy pinaka alhtheias
  --dld analoga me thn timh toy sel
  --pairnei kai antistoixh timh toy pinaka to shma ejodoy
  WITH (sel) SELECT
    x <= a WHEN "00",
          b WHEN "01",
          c WHEN "10",
          d WHEN "11",
          (OTHERS=>'Z') WHEN others;

END behavioral;

```

bigLunit

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY bigLunit IS
  GENERIC(N: NATURAL :=120);
  PORT(

    inp1 : IN std_logic_vector(N-1 DOWNT0 0);

    inp2 : IN std_logic_vector(N-1 DOWNT0 0);

    sel  : IN STD_LOGIC_VECTOR(1 DOWNT0 0);

```

```

output : OUT std_logic_vector(N-1 DOWNT0 0));
END bigLunit;

ARCHITECTURE structural OF bigLunit IS

COMPONENT xor8 IS
    GENERIC(N: NATURAL := 8);
    PORT( A : IN std_logic_vector(N-1 DOWNT0 0);
          B : IN std_logic_vector(N-1 DOWNT0 0);
          Y : OUT std_logic_vector(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT or16 IS
    GENERIC(N: NATURAL := 16);
    PORT( A : IN std_logic_vector(N-1 DOWNT0 0);
          B : IN std_logic_vector(N-1 DOWNT0 0);
          Y : OUT std_logic_vector(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT nand32 IS
    GENERIC(N: NATURAL := 32);
    PORT( A : IN std_logic_vector(N-1 DOWNT0 0);
          B : IN std_logic_vector(N-1 DOWNT0 0);
          Y : OUT std_logic_vector(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT nor64 IS
    GENERIC(N: NATURAL := 64);
    PORT( A : IN std_logic_vector(N-1 DOWNT0 0);
          B : IN std_logic_vector(N-1 DOWNT0 0);
          Y : OUT std_logic_vector(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT mux IS
    GENERIC(N: NATURAL := 8);
    PORT(
        a : IN std_logic_vector(N-1 DOWNT0 0);
        b : IN std_logic_vector(N-1 DOWNT0 0);
        c : IN std_logic_vector(N-1 DOWNT0 0);
        d : IN std_logic_vector(N-1 DOWNT0 0);
        sel : IN std_logic_vector(1 DOWNT0 0);
        x : OUT std_logic_vector(N-1 DOWNT0 0));
    END COMPONENT;

    SIGNAL outXor : std_logic_vector(N-113 DOWNT0 0);
    SIGNAL outOr : std_logic_vector(N-97 DOWNT0 8);

```

```

        SIGNAL outNand : STD_LOGIC_VECTOR(N-65 DOWNT0 24);
        SIGNAL outNOr : STD_LOGIC_VECTOR(N-1 DOWNT0 56);

        SIGNAL in0_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in1_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in2_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in3_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

BEGIN
XOR_GATE: xor8    GENERIC MAP(N-112)  PORT MAP(inp1(N-113 DOWNT0 0),inp2(N-113 DOWNT0 0),out0);
OR_GATE:  or16    GENERIC MAP(N-104)  PORT MAP(inp1(N-97 DOWNT0 8),inp2(N-97 DOWNT0 8),out0);
NAND_GATE: nand32 GENERIC MAP(N-88)    PORT MAP(inp1(N-65 DOWNT0 24),inp2(N-65 DOWNT0 24),out0);
NOR_GATE: nor64   GENERIC MAP(N-56)    PORT MAP(inp1(N-1 DOWNT0 56),inp2(N-1 DOWNT0 56 ),out0);

        in0_mux <= (N-1 DOWNT0 8 =>'Z') & outXor;
        in1_mux <= (N-1 DOWNT0 24 =>'Z') & outOr & (7 DOWNT0 0 => 'Z');
        in2_mux <= (N-1 DOWNT0 56 =>'Z') & outNand & (23 DOWNT0 0 =>'Z');
        in3_mux <= outNOr & (55 DOWNT0 0 =>'Z');

        MUX_GATE: mux      GENERIC MAP(N)      PORT MAP(in0_mux,in1_mux,in2_mux,in3_mux,sel,output);
END structural;

```