

ΣΧΕΔΙΑΣΜΌΣ ΣΥΣΤΗΜΆΤΩΝ VLSI

4^η Εργαστηριακή Άσκηση

Γώργος Ντάκος 1059569

26 Μαΐου 2021

Περίληψη

Στο παρακάτω κείμενο παραδίδεται η αναφορά της 4^{ης} εργαστηριακής άσκησης του μαθήματος Σχεδιασμός Συστημάτων VLSI . Όλοι οι κώδικες έχουν συγγραφεί σε γλώσσα **VHDL** μέσω του **Notepad++** και έχουν μεταγλωττιστεί και επιβεβαιωθεί οι λειτουργίες τους μέσω του εργαλείου **ModelSim**. Τέλος η σύνθεση όλων των κυκλωμάτων πραγματοποιήθηκαν από το εργαλείο **VIVADO** της **Xilinx**.

Περιεχόμενα

| | |
|-----------------|----|
| Ενότητα Α | 4 |
| Ενότητα Β | 7 |
| Κώδικες σε VHDL | 10 |

Κατάλογος Σχημάτων

| | | |
|---|---|---|
| 1 | Σχηματικό των λογικών πυλών | 4 |
| 2 | Αποτελέσματα simulation | 5 |
| 3 | Επιλογή πύλης XOR και τα αποτελέσματα του simulation | 7 |
| 4 | Επιλογή πύλης OR και τα αποτελέσματα του simulation | 8 |
| 5 | Επιλογή πύλης NAND και τα αποτελέσματα του simulation | 8 |
| 6 | Επιλογή πύλης NOR και τα αποτελέσματα του simulation | 9 |


Κατάλογος Πινάκων

| | | |
|---|----------------------------|----|
| 1 | Πίνακες αληθείας | 5 |
| 2 | PowerSupply | 6 |
| 3 | Utiliazation | 6 |
| 4 | Data for Timing | 6 |
| 5 | PowerSupply | 9 |
| 6 | Utiliazation | 9 |
| 7 | Data for Timing | 10 |

Ενότητα Α

A.1,A.2

Στην συγκεκριμένη ενότητα θα φτιάξουμε 4 λογικές πύλες δύο εισόδων και μιας εξόδου, (με διαφορετικά πλάτοι για την κάθε πύλη) οι οποίες φαίνονται στο παρακάτω σχηματικό και στον πίνακα 1 βρίσκονται οι πίνακες αληθείας τους



Σχήμα 1: Σχηματικό των λογικών πυλών

Στην συνέχεια ακολουθούν τα αποτελέσματα από το simulation μέσω ενός testbench για τις 4 λογικές πυλές και τα αποτελέσματα σύνθεσης για την κάθε μια.

| | | | |
|--------------------|-------------|-------------|------------|
| GATE : XOR | IN_A | IN_B | OUT |
| | 0 | 0 | 0 |
| | 0 | 1 | 1 |
| | 1 | 0 | 1 |
| | 1 | 1 | 0 |
| | | | |
| GATE : OR | IN_A | IN_B | OUT |
| | 0 | 0 | 0 |
| | 0 | 1 | 1 |
| | 1 | 0 | 1 |
| | 1 | 1 | 1 |
| | | | |
| GATE : NAND | IN_A | IN_B | OUT |
| | 0 | 0 | 1 |
| | 0 | 1 | 1 |
| | 1 | 0 | 1 |
| | 1 | 1 | 0 |
| | | | |
| GATE : NOR | IN_A | IN_B | OUT |
| | 0 | 0 | 1 |
| | 0 | 1 | 0 |
| | 1 | 0 | 0 |
| | 1 | 1 | 0 |

Table 1: Πίνακες αληθείας

| Gate | Inputs | Output |
|-----------|-----------------------|----------------------|
| GATE XOR | /testbench4gates/A... | 8'hFF |
| | /testbench4gates/B... | 8'hFF |
| | /testbench4gates/Y... | 8'h00 |
| | | |
| GATE OR | /testbench4gates/A... | 16'hFFFF |
| | /testbench4gates/B... | 16'hFFFF |
| | /testbench4gates/Y... | 16'hFFFF |
| | | |
| GATE NAND | /testbench4gates/A... | 32'hFFFFFFF |
| | /testbench4gates/B... | 32'hFFFFFFF |
| | /testbench4gates/Y... | 32'h00000000 |
| | | |
| NOR GATE | /testbench4gates/A... | 64'hFFFFFFFFFFFFFFF |
| | /testbench4gates/B... | 64'hFFFFFFFFFFFFFFF |
| | /testbench4gates/Y... | 64'h0000000000000000 |
| | | |

Σχήμα 2: Αποτελέσματα simulation

| POWER | | | | | | | | | | |
|-----------------|---------------|-------------|-------------|---------------|-------------|----------------------|------------------------------------|----------------|--------------|------------------|
| Name of circuit | Dynamic | Signals | Logic | I/O | Static | Junction Temperature | Power supplied to off-chip devices | Thermal Margin | Effective JA | Confidence level |
| xor8 | 3.553 W(98%) | 0.097 W(2%) | 0.02 W(1%) | 3.437 W(96%) | 0.067 W(2%) | 47.4 C | 0 W | 52.6 C(8.5 W) | 6.2 C/W | Low |
| or16 | 3.923 W(98%) | 0.338 W(8%) | 0.033 W(1%) | 3.588 W(96%) | 0.066 W(2%) | 49.7 C | >> | 50.3 C(8.1 W) | >> | >> |
| nand32 | 7.843 W(99%) | 0.309 W(3%) | 0.062 W(1%) | 7.572 W(96%) | 0.062 W(1%) | 74.1 C | >> | 25.9 C(4.2 W) | >> | >> |
| nor64 | 15.686 W(98%) | 0.417 W(2%) | 0.124 W(1%) | 15.144 W(96%) | 0.262 W(2%) | 100.2 C | >> | 1.2 C(0.2 W) | 4.8 C/W | >> |

Table 2: PowerSupply

| Utiliazation | | | |
|-----------------|--------------------|--------------------|----|
| Name of circuit | LUT | IO | FF |
| xor8 | 8 of 8000 (0.1%) | 24 of 112(21.43%) | 0 |
| or16 | 16 of 8000(0.2%) | 48 of 112(42.86%) | >> |
| nand32 | 32 of 8000(0.4%) | 96 of 112(85.71%) | >> |
| nor64 | 64 of 10400(0.62%) | 192 of 210(91.43%) | >> |

Table 3: Utiliazation


| Timing | | | | |
|--------|-------------|-------------|-------------|------------|
| | SETUP | HOLD | TOTAL | |
| | Total Delay | Total Delay | Total Delay | Frequency |
| xor8 | 4,574 ns | 1,931 ns | 6,505 ns | 153,7 Mhz |
| or16 | >> | >> | >> | >> |
| nand32 | >> | >> | >> | >> |
| nor64 | 4,684 ns | 2,04 ns | 6,724 ns | 148,72 MHz |

Table 4: Data for Timing


Ενότητα B

B.1,B.2

Στην συγκεκριμένη ενότητα θα φτιάξουμε μια μεγαλύτερη ενότητα η οποία θα περιέχει τις 4 λογικές πύλες που περιγράψαμε παραπάνω οπότε η μεγαλύτερη λογική μας πύλη θα έχει 2 εισόδους των 120 bits και 1 έξοδο των 120 bits . Επιπλέον θα έχουμε και ένα σήμα εισόδου των 2 bits για να επιλέγουμε ποιά πύλη θα εκτελείται κάθε φορά. Τώρα θα φτιάξουμε επιπλέον και έναν πολυπλέκτη 4 σε 1 ο οποίος θα περιέχεται μέσα στην μεγαλύτερη λογική μονάδα όπου οι 4 εισόδοι του θα οδηγούνται απο τις εξόδους των 4 λογικών πυλών και το σήμα επιλογής του θα οδηγείται απο το σήμα επιλογής της μεγαλύτερης λογικής μονάδας. Τέλος η έξοδος του πολυπλέκτη θα προωθείται στην έξοδο της μεγαλύτερης λογικής μονάδας. Στην συνέχεια ακολουθούν εικόνες από το σιμουλατιον του κυκλώματος το οποίο πραγματοποιήθηκε μέσω testbench και τα αποτελέσματα της σύνθεσης.




Σχήμα 3: Επιλογή πύλης XOR και τα αποτελέσματα του simulation



Σχήμα 4: Επιλογή πύλης OR και τα αποτελέσματα του simulation



Σχήμα 5: Επιλογή πύλης NAND και τα αποτελέσματα του simulation

Table 5: PowerSupplyTable 6: Utiliazation

| Timing | | | | |
|-----------------|-------------|-------------|-------------|------------|
| | SETUP | HOLD | TOTAL | |
| | Total Delay | Total Delay | Total Delay | Frequency |
| mux | 4,574 ns | 1,931 ns | 6,505 ns | 153,7 Mhz |
| bigLunit | 5,177 ns | 2,298 ns | 7,475 ns | 133,77 Mhz |

Table 7: Data for Timing

Κώδικες σε VHDL

Παρακάτω παρατίθενται οι κώδικες της εργασίας(στο τέλος ακολουθούν τα σχηματικά σύμφωνα με την σύνθεση του κάθε κώδικα):

xor8

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY xor8 IS
  GENERIC(N: NATURAL :=8);
  PORT(
    A :IN std_logic_vector(N-1 DOWNT0 0);
    B :IN std_logic_vector(N-1 DOWNT0 0);
    Y :OUT std_logic_vector(N-1 DOWNT0 0));
  END xor8;

  ARCHITECTURE structural OF xor8 IS
  BEGIN

    XORLoop: For i IN 0 TO N-1 Generate

      Y(i) <= A(i) XOR B(i);

    END Generate XORLoop;
  END structural;

```

or16

```

LIBRARY IEEE;

```

```

USE IEEE.std_logic_1164.all;

ENTITY or16 IS
  GENERIC(N: NATURAL :=16);
  PORT(

    A :IN std_logic_vector(N-1 DOWNT0 0);

    B :IN std_logic_vector(N-1 DOWNT0 0);

    Y :OUT std_logic_vector(N-1 DOWNT0 0));
  END or16;

  ARCHITECTURE structural OF or16 IS
  BEGIN

    ORLoop: FOR i IN 0 TO N-1 GENERATE

      Y(i) <= A(i) OR B(i);

    END GENERATE ORLoop;
  END structural;

```

nand32

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY nand32 IS
  GENERIC(N: NATURAL :=32);
  PORT(

    A :IN std_logic_vector(N-1 DOWNT0 0);

    B :IN std_logic_vector(N-1 DOWNT0 0);

    Y :OUT std_logic_vector(N-1 DOWNT0 0));
  END nand32;

  ARCHITECTURE structural OF nand32 IS
  BEGIN

    NANDLoop: For i IN 0 TO N-1 Generate

      Y(i) <= A(i) NAND B(i);

```

```
END Generate NANDLoop;  
END structural;
```

nor64

```
LIBRARY IEEE;  
USE IEEE.std_logic_1164.all;  
  
ENTITY nor64 IS  
  GENERIC(N: NATURAL :=64);  
  PORT(  
  
    A :IN std_logic_vector(N-1 DOWNT0 0);  
  
    B :IN std_logic_vector(N-1 DOWNT0 0);  
  
    Y :OUT std_logic_vector(N-1 DOWNT0 0));  
  END nor64;  
  
  ARCHITECTURE structural OF nor64 IS  
  BEGIN  
  
    NORLoop: FOR i IN 0 TO N-1 GENERATE  
  
      Y(i) <= A(i) NOR B(i);  
  
    END GENERATE NORLoop;  
  END structural;
```

testbench4GATES

```
LIBRARY ieee;  
USE ieee.std_logic_1164.ALL;  
ENTITY testbench4GATES IS  
END testbench4GATES;  
  
ARCHITECTURE testbench OF testbench4GATES IS  
  COMPONENT xor8  
  GENERIC(  
    N: NATURAL :=8);  
  PORT(  
    A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);  
    B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
```

```

    Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT or16
GENERIC(
N: NATURAL :=16);
PORT(
    A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT nand32
GENERIC(
N: NATURAL :=32);
PORT(
    A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

COMPONENT nor64
GENERIC(
N: NATURAL :=64);
PORT(
    A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
    Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0)
);
END COMPONENT;

CONSTANT K : NATURAL := 8 ;
CONSTANT L : NATURAL := 16 ;
CONSTANT M : NATURAL := 32 ;
CONSTANT N : NATURAL := 64 ;

signal ATxor : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal BTxor : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal ATor : STD_LOGIC_VECTOR(L-1 DOWNT0 0);
signal BTor : STD_LOGIC_VECTOR(L-1 DOWNT0 0);
signal ATnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal BTnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal ATnor : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

```

```

signal BTnor : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

signal YTxor : STD_LOGIC_VECTOR(K-1 DOWNT0 0);
signal YTor : STD_LOGIC_VECTOR(L-1 DOWNT0 0);
signal YTnand : STD_LOGIC_VECTOR(M-1 DOWNT0 0);
signal YTnor : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

BEGIN

NOR_GATE: nor64 GENERIC MAP(N) PORT MAP(ATnor,BTnor,YTnor);
NAND_GATE: nand32 GENERIC MAP(M) PORT MAP(ATnand,BTnand,YTnand);
OR_GATE: or16 GENERIC MAP(L) PORT MAP (ATor,BTor,YTor);
XOR_GATE: xor8 GENERIC MAP(K) PORT MAP(ATxor,BTxor,YTxor);

stim_proc: process
BEGIN

ATxor<=X"00";
BTxor<=X"00";

ATor<=X"0000";
BTor<=X"0000";

ATnand<=X"00000000";
BTnand<=X"00000000";

ATnor<=X"0000000000000000";
BTnor<=X"0000000000000000";

        WAIT FOR 20 ns;

ATxor<=X"00";
BTxor<=X"FF";

ATor<=X"0000";
BTor<=X"FFFF";

ATnand<=X"00000000";
BTnand<=X"FFFFFFFF";

ATnor<=X"0000000000000000";
BTnor<=X"FFFFFFFFFFFFFFFF";

        WAIT FOR 20 ns;

```

```

    ATxor<=X"FF";
    BTxor<=X"00";

    ATor<=X"FFFF";
    BTor<=X"0000";

    ATnand<=X"FFFFFFFF";
    BTnand<=X"00000000";

    ATnor<=X"FFFFFFFFFFFFFFFF";
    BTnor<=X"0000000000000000";

    WAIT FOR 20 NS;

    ATxor<=X"FF";
    BTxor<=X"FF";

    ATor<=X"FFFF";
    BTor<=X"FFFF";

    ATnand<=X"FFFFFFFF";
    BTnand<=X"FFFFFFFF";

    ATnor<=X"FFFFFFFFFFFFFFFF";
    BTnor<=X"FFFFFFFFFFFFFFFF";

    WAIT;

    END PROCESS;

END;

```

```

mux

```

```

--Dhlwsh bibliiothhkhhs kai tun paketun poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY mux IS
  GENERIC(N: NATURAL :=8);
  PORT (
    -- Shma eisodoy poy lambanei mia akolythia timwn.
    a:IN std_logic_vector(N-1 downto 0);

```

```

-- Shma eisodoy poy lambanei mia akolythia timun.
    sel:IN std_logic_vector(1 downto 0);
-- Shma eisodoy poy lambanei mia akolythia timun.
    b :IN std_logic_vector(N-1 downto 0);
-- Shma ejodoy poy lambanei mia akolythia timun.

    c :IN STD_LOGIC_VECTOR(N-1 downto 0);

    d :IN STD_LOGIC_VECTOR(N-1 downto 0);

    x :OUT std_logic_vector(N-1 downto 0));
END mux;

--Dhlwsh arxitektonikhs
ARCHITECTURE behavioral OF mux IS
BEGIN
    --Ylopoihs toy pinaka altheias
    --dld analoga me thn timh toy sel
    --pairnei kai antistoixh timh toy pinaka to shma ejodoy
    WITH (sel) SELECT
        x <= a WHEN "00",
            b WHEN "01",
            c WHEN "10",
            d WHEN "11",
            (OTHERS=>'Z') WHEN others;

END behavioral;

```

bigLunit

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

ENTITY bigLunit IS
GENERIC(N: NATURAL :=120);
PORT(

    inp1 : IN std_logic_vector(N-1 DOWNT0 0);

    inp2 : IN std_logic_vector(N-1 DOWNT0 0);

    sel  : IN STD_LOGIC_VECTOR(1 DOWNT0 0);

    output : OUT std_logic_vector(N-1 DOWNT0 0));
END bigLunit;

```



```

ARCHITECTURE structural OF bigLunit IS

COMPONENT xor8 IS
    GENERIC(N: NATURAL := 8);
    PORT( A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT or16 IS
    GENERIC(N: NATURAL := 16);
    PORT( A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT nand32 IS
    GENERIC(N: NATURAL := 32);
    PORT( A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT nor64 IS
    GENERIC(N: NATURAL := 64);
    PORT( A : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          B : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          Y : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0));
    END COMPONENT;

COMPONENT mux IS
    GENERIC(N: NATURAL := 8);
    PORT( a : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          b : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          c : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          d : IN STD_LOGIC_VECTOR(N-1 DOWNT0 0);
          sel : IN STD_LOGIC_VECTOR(1 DOWNT0 0);
          x : OUT STD_LOGIC_VECTOR(N-1 DOWNT0 0));
    END COMPONENT;

    SIGNAL outXor : STD_LOGIC_VECTOR(N-113 DOWNT0 0);
    SIGNAL outOr : STD_LOGIC_VECTOR(N-97 DOWNT0 8);
    SIGNAL outNand : STD_LOGIC_VECTOR(N-65 DOWNT0 24);
    SIGNAL outNOrr : STD_LOGIC_VECTOR(N-1 DOWNT0 56);

```

```

        SIGNAL in0_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in1_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in2_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);
        SIGNAL in3_mux : STD_LOGIC_VECTOR(N-1 DOWNT0 0);

BEGIN
XOR_GATE: xor8    GENERIC MAP(N-112)  PORT MAP(inp1(N-113 DOWNT0 0),inp2(N-113 DOWNT0 0),outXor);
OR_GATE:  or16    GENERIC MAP(N-104)  PORT MAP(inp1(N-97 DOWNT0 8),inp2(N-97 DOWNT0 8),outOr);
NAND_GATE: nand32 GENERIC MAP(N-88)    PORT MAP(inp1(N-65 DOWNT0 24),inp2(N-65 DOWNT0 24),outNand);
NOR_GATE: nor64   GENERIC MAP(N-56)    PORT MAP(inp1(N-1 DOWNT0 56),inp2(N-1 DOWNT0 56),outNOr);

        in0_mux <= (N-1 DOWNT0 8 => 'Z') & outXor;
        in1_mux <= (N-1 DOWNT0 24 => 'Z') & outOr & (7 DOWNT0 0 => 'Z');
        in2_mux <= (N-1 DOWNT0 56 => 'Z') & outNand & (23 DOWNT0 0 => 'Z');
        in3_mux <= outNOr & (55 DOWNT0 0 => 'Z');

        MUX_GATE: mux      GENERIC MAP(N)      PORT MAP(in0_mux,in1_mux,in2_mux,in3_mux,sel,output);
END structural;

```

