Σ ΧΕ Δ ΙΑΣΜΌΣ Σ ΥΣΤΗΜΆΤ Ω N VLSI

Πρώτη Εργαστηριακή Άσκηση

Γιώργος Ντάχος 1059569 17 Μαρτίου 2021

Περίληψη

Στο παρακάτω κείμενο παραδίδεται η αναφορά της πρώτης εργαστηριακής άσκησης του μαθήματος Σχεδιασμός Συστημάτων VLSI . Όλοι οι κώδικες έχουν συγγραφεί σε γλώσσα \mathbf{VHDL} μέσω του $\mathbf{Notepad}++$ και έχουν μεταγλωτειστεί και επιβεβαιωθεί οι λειτουργίες τους μέσω του εργαλείου $\mathbf{ModelSim}.$


Περιεχόμενα

1	Ενό	τητα Β	4
2	Ενό	τητα Γ	5
3	Κώδ	δικες σε VHDL	11
K	ατά	ίλογος Σχημάτων	
	1	Simulation της AND-64-bit	4
	2	Πίναχας αληθείας του Full Adder	5
	3	Simulation του Full Adder	5
	4	Shcematic του Full Adder	6
	5	Full Adder	6
	6	Πίναχες αληθείας ΑΝΟ & ΧΟR	7
	7	Simulation του Logic-Unit	8
	8	Logic-Unit	9
	9	Πίναχας αληθείας DFF	9
	10	Simulation του Logic-Unit-Reg	10
	11	Logic-Unit-Reg	11

1 Ενότητα Β

B.1,B.2

Ο κώδικας του συγκεκριμένου υποερωτήματος αυτό που κάνει είναι να μου παράγει 64 διαφορετικές πύλες AND με την κάθε μία να έχει 2 εισόδους και 1 έξοδο. Ο πίνακας αληθείας της πύλης φαίνεται στην εικόνα 6. Αφού κάνουμε compile τον κώδικα τον εξομοιώνουμε και παίρνουμε τα εξής αποτελέσματα όπου και διαπιστώνουν την ορθή λειτουργία του:



Σχήμα 1: Simulation της AND-64-bit

B.3

Για το συγκεκριμένο ζητούμενο δεν γίνανε πολλές αλλαγές. Βασικά ο κορμός του κώδικα είναι ίδιος πέρα απο μια διαφορά και μια επιπλέον περιοχή στην οντότητα. Η επιπλέον περιοχή στην οντότητα με την ετικέτα **GENERIC** μας βοηθάει να τροποποιούμε πιο εύκολα το μέγεθος ενός δεδομένου όπως για εισόδους ή εξόδους. Τώρα η αλλαγή που κάναμε ήταν αντί για downto έχουμε βάλει τη λέξη to οπότε ανεβαίνουμε απο το 0 στο 63. Αυτή η αλλαγή βέβαια δεν μας βοηθάει και πολύ αφού μπορεί να μας μπερδέψει με το ποιό τεξτβφbit του τεξτβφνector ειναι το τεξτβφMSB. Και στις 2 περιπτώσεις θα πρέπει να ξέρουμε ότι το τεξτβφMSB είναι το τεξτβφbit 63.

2 Ενότητα Γ


$\Gamma.1$


Για να φτιάξουμε το χύχλωμα του FA πρώτα πόλλα δημιουργήσαμε το σχηματιχό του έτσι ώστε να μπορέσουμε να εξάγουμε τον πίναχα αληθείας και να υλοποιήσουμε σε επίπεδο συναρτήσεων boole . Οπότε σύμφωνα με την ειχόνα 4 ο πίναχας αληθείας είναι ο παραχάτω:

а	b	cin	sum cout	
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1


Σχήμα 2: Πίνακας αληθείας του Full Adder

Έπειτα από το compile του κώδικα και το simulate του καταλήγουμε στο ότι το κύκλωμα μας λειτουργεί ορθά όπως φαίνεται και στην εικόνα 3 οπου συμβαδίζει με αυτά του πίνακα αληθείας.





Σχήμα 4: Sh
cematic του Full Adder



Σχήμα 5: Full Adder


$\Gamma.2$

Για να φτιάξουμε το κύκλωμα που μας ζητάει πρώτα πόλλα δημιουργήσαμε το σχηματικό του έτσι ώστε να μπορέσουμε να εξάγουμε τον πίνακα αληθείας και να το υλοποιήσουμε σε επίπεδο συναρτήσεων boole . Οπότε σύμφωνα με την εικόνα 7 οι πίνακες αληθείας είναι οι παρακάτω:


Inputs		Outputs	Α	В	Output
X	Υ	Z	0	0	0
0	0	0		1	0
0	1	1	H	-	0
1	0	1		U	0
1	1	0	1	1	1
XOR GATE				AN	D GATE

Σχήμα 6: Πίνακες αληθείας AND & XOR.

Έπειτα από το compile του κώδικα και το simulate του καταλήγουμε στο ότι το κύκλωμα μας λειτουργεί ορθά όπως φαίνεται και στην εικόνα 7 οπου συμβαδίζει με αυτά του πίνακα αληθείας.



Σχήμα 7: Simulation του Logic-Unit



Σχήμα 8: Logic-Unit

$\Gamma.3$

Το κυκλωμα που ζηταει το υποερωτημα αυτο ειναι να ενσωματωσουμε σε καθε εξοδο του κυκλωματος της εικονας 8 εναν καταχωρητη. Δηλαδη απλα θα προσθεσουμε 1 DFF για καθε εξοδος του κυκλωματος οπως φαινεται στην εικονα 11. Παρακατω φαινεται και ο πινακας αληθείας του DFF:


clk	D	Q
0	0	Q
0	1	Q
1	0	0
1	1	1

Σχήμα 9: Πίνακας αληθείας DFF

Έπειτα από το compile του κώδικα και το simulate του καταλήγουμε στο ότι το κύκλωμα μας λειτουργεί ορθά όπως φαίνεται και στην εικόνα 10 οπου συμβαδίζει με αυτά του πίνακα αληθείας.



Σχήμα 10: Simulation του Logic-Unit-Reg



Σχήμα 11: Logic-Unit-Reg

3 Κώδικες σε VHDL

Παρακάτω παρατίθονται οι κώδικες της εργασίας:

```
--NAND-64-
--Dhlwsh bibliothhkhs kai twn paketwn poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
--Dhlwsh ontothtas
ENTITY nand64 IS
PORT (
 -- Shma eisodoy poy lambanei mia akoloythia timwn.
 inputA :IN std_logic_vector(63 downto 0);
  -- Shma eisodoy poy lambanei mia akoloythia timwn.
 inputB :IN std_logic_vector(63 downto 0);
 -- Shma eijodoy poy lambanei mia akoloythia timwn.
 outputC :OUT std_logic_vector(63 downto 0));
END nand64;
--Dhlwsh arxitektonikhs
ARCHITECTURE structural OF nand64 IS
BEGIN
 -- Broxos o opoios tha ektelestei 64 fores.
XORLoop: For i IN 0 TO 63 Generate
--Se kathe epanalhpsh anathetoyme thn logikh prajh nand-
--sto shma ejodoy ths kathe epanalhpshs.
--Dhladh dhmioyrgoyme 64 diaforetikes pyles nand.
outputC(i) <= inputA(i) NAND inputB(i);</pre>
End Generate XORLoop; --Telos Broxoy
```

```
--Dhlwsh bibliothhkhs kai twn paketwn poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
--Dhlwsh ontothtas
ENTITY nand64me IS
GENERIC(N: NATURAL :=64);
-- Shma eisodoy poy lambanei mia akoloythia timwn.
 inputA :IN std_logic_vector(0 to N-1);
 -- Shma eisodoy poy lambanei mia akoloythia timwn.
inputB :IN std_logic_vector(0 to N-1);
 -- Shma eijodoy poy lambanei mia akoloythia timwn.
 outputC :OUT std_logic_vector(0 to N-1));
END nand64me;
--Dhlwsh arxitektonikhs
ARCHITECTURE structural OF nand64me IS
BEGIN
-- Broxos o opoios tha ektelestei 64 fores.
XORLoop: For i IN 0 TO 63 Generate
--Se kathe epanalhpsh anathetoyme thn logikh prajh nand-
--sto shma ejodoy ths kathe epanalhpshs.
--Dhladh dhmioyrgoyme 64 diaforetikes pyles nand.
outputC(i) <= inputA(i) NAND inputB(i);</pre>
End Generate XORLoop; --Telos Broxoy
END structural;
```



```
--Dhlwsh bibliothhkhs kai twn paketwn poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
--Dhlwsh ontothtas
ENTITY full_adder IS
PORT
-- Shmata eisodoy poy lambanoun 0 h 1.
a,b,cin: IN BIT;
-- Shmata ejodoy poy lambanoun 0 h 1.
sum,cout: OUT BIT);
END full_adder;
--Dhlwsh arxitektonikhs
ARCHITECTURE dataflow OF full_adder IS
--sto parakatw mplok kwdika
--orizoyme thn leitourgia ths
--ontothtas me perigrafh rohs dedomenwn
BEGIN
sum <= a XOR b XOR cin;</pre>
cout <=(a AND b) OR (a AND cin) OR (b AND cin);</pre>
END dataflow;
```

```
--Dhlwsh bibliothhkhs kai twn paketwn poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
--Dhlwsh ontothtas
ENTITY logic_unit IS
PORT
-- Shmata eisodoy poy lambanoun mia akoloythia timwn.
a,b: IN STD_LOGIC_VECTOR(7 downto 0);
-- Shmata eijodoy poy lambanoun mia akoloythia timwn.
Cxor,Cand: OUT STD_LOGIC_VECTOR(7 downto 0));
END logic_unit;
--Dhlwsh arxitektonikhs
ARCHITECTURE dataflow OF logic_unit IS
--sto parakatw mplok kwdika
--orizoyme thn leitourgia ths
--ontothtas me perigrafh rohs dedomenwn
BEGIN
ForLoop: For i IN 0 TO 7 Generate
--Se kathe epanalhpsh anathetoyme thn logikh prajh and & xor
--sta shmata ejodoy antistoixa ths kathe epanalhpshs.
--Dhladh dhmioyrgoyme 8 diaforetikes pyles and
--kai 8 diaforetikes pyles xor
Cand(i) <= a(i) AND b(i);</pre>
Cxor(i) <= a(i) XOR b(i);</pre>
End Generate ForLoop; --Telos Broxoy
END dataflow:
```

-----Logic-Unit------

```
-----Logic-Unit-REG-------
```

```
--Dhlwsh bibliothhkhs kai twn paketwn poy tha xrhsimopoihsoyme
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
--Dhlwsh ontothtas
ENTITY logic_unit_reg IS
PORT
clk:IN STD_LOGIC;
-- Shmata eisodoy poy lambanoun mia akoloythia timwn.
a,b: IN STD_LOGIC_VECTOR(7 downto 0);
-- Shmata eijodoy poy lambanoun mia akoloythia timwn.
Reg_xor,Reg_and: OUT STD_LOGIC_VECTOR(7 downto 0));
END logic_unit_reg;
--Dhlwsh arxitektonikhs
ARCHITECTURE dataflow OF logic_unit_reg IS
SIGNAL Cxor, Cand: STD_LOGIC_VECTOR(7 downto 0);
--sto parakatw mplok kwdika
--orizoyme thn leitourgia ths
--ontothtas me perigrafh rohs dedomenwn
BEGIN
ForLoop: For i IN 0 TO 7 Generate
--Se kathe epanalhpsh anathetoyme thn logikh prajh and & xor
--sta shmata ejodoy antistoixa ths kathe epanalhpshs.
--Dhladh dhmioyrgoyme 8 diaforetikes pyles and
--kai 8 diaforetikes pyles xor
Cand(i) <= a(i) AND b(i);</pre>
Cxor(i) <= a(i) XOR b(i);</pre>
--Akolouthiakh diadikasia
PROCESS(clk)
BEGIN
IF
(clk'EVENT AND clk='1') THEN
Reg_xor(i) <= Cxor(i);</pre>
Reg_and(i) <= Cand(i);</pre>
END IF;
END PROCESS;
End Generate ForLoop; --Telos Broxoy
END dataflow;
```