Project VLSI 2: Knowles Adder 32-bit

Ομάδα 9 Γεώργιος Ταρνάρας - 1092751 Γεώργιος Σουχαράς - 1092660

ECE UPatras - 2025

1 Εισαγωγή

Σκοπός της εργασίας είναι η σχεδίαση και υλοποίηση ενός αθροιστή Knowles 32 bit. Ο αθροιστής θα υλοποιηθεί στη γλώσσα περιγραφής υλικού VHDL και στη συνέχεια θα γίνει η σύνθεση του κυκλώματος σε τεχνολογίες 45 και 7 nm με το εργαλείο σύνθεσης Genus. Επιπλέον, θα γίνει το placement και η διασύνδεση των standard cell του κυκλώματος με το εργαλείο Innovus. Τέλος, για την επαλήθευση της σωστής λειτουργίας του αθροιστή το κύκλωμα θα περάσει από τα flows του Xcelium και Logic Equivalence Checking (LEC).

2 Αθροιστές δένδρου

Για τους αθροιστές μεγάλου εύρους (N>16), η καθυστέρηση των αθροιστών πρόβλεψης (ή παράκαμψης, ή επιλογής) κρατουμένου κυριαρχείται από την καθυστέρηση που συνεπάγεται το πέρασμα του κρατουμένου από τα στάδια πρόβλεψης. Αυτή η καθυστέρηση μειώνεται με ένα δεύτερο στάδιο πρόβλεψης επί των μπλόκ που κάνουν την αρχική πρόβλεψη. Έτσι, μπορεί να κατασκευαστεί ένα πολυεπίπεδο δένδρο δομών πρόβλεψης και να επιτύχει λογαριθμική καθυστέρηση. Οι αθροιστές αυτού του είδους αναφέρονται στη βιβλιογραφία ως αθροιστές δένδρου ή αθροιστές παράλληλου προθέματος και ο Knowles είναι ένας από αυτούς. Γενικά, υπάρχουν πολλές διαφορετικές υλοποιήσεις του δένδρου και κάθε μία βασίζεται σε διαφορετικούς συμβιβασμούς μεταξύ του πλήθους επιπέδων λογικής, του πλήθους πυλών, του βαθμού οδήγησης και της ποσότητας αγωγών διασύνδεσης.


Κυριότερες Αρχιτεκτονικές

1960: J. Sklansky– conditional adder 1973: Kogge-Stone adder 1980: Ladner-Fisher adder

1982: Brent-Kung adder 1987: Han Carlson adder 1999: S. Knowles

Ο Knowles στο paper "A Family of Adders" πρότεινε μία οικογένεια δικτύων ανάμεσα στα δέντρα Kogge-Stone (πολλοί αγωγοί) και Sklanky (high fanout). Σε αυτή την εργασία θα υλοποιήσουμε δένδρο με βαθμούς οδήγησης εξόδων [2,1,1,1,1], το οποίο υποδιπλασιάζει

το πλήθος αγωγών στην τελική διαδρομή σε σχέση με ένα δένδρο Kogge Stone με κόστος το διπλασιασμό του φορτίου σε αυτούς τους αγωγούς.



Σχήμα 1: Ταξινόμηση των αθροιστών δικτύου προθέματος

3 Δίκτυο PG

Για να υλοποίησουμε τον αθροιστή θα πρέπει να υπολογίσουμε τα σήματα διάδοσης και γέννησης κρατουμένου για τα οποία ισχύουν οι σχέσεις:


$$g_i = A_i \cdot B_i$$

$$p_i = A_i \oplus B_i$$
(1)

$$G_{i:j} = G_{i:k} + P_{i:k} \cdot G_{k-1:j}$$


$$P_{i:j} = P_{i:k} \cdot P_{k-1:j}$$
(2)

Σε έναν Knowles adder αυτό επιτυγχάνεται με το παρακάτω δίκτυο:



Σχήμα 2: Δίκτυο [2,1,1,1] για 16 bit

Μπορούμε να επεκτήνουμε το παραπάνω δίκτυο στα 32 bit προσθέτοντας ένα επιπλέον στάδιο με βαθμό οδήγησης 1 και έτσι να κατασκευάσουμε μία δομή [2,1,1,1,1]. Τα κύτταρα που θα χρησιμοποιήσουμε εκτελούν τους παρακάτω υπολογισμούς.



Σχήμα 3: Μαύρο, γκρι κύτταρο, buffer

Τέλος το άθροισμα σε κάθε θέση υπολογίζεται με τη σχέση $S_i=P_i\oplus G_{i-1:0}$ και το κρατούμενο εξόδου $C_{out}=G_{N-1}+P_{N-1:0}C_{in}$.

4 Κύκλωμα υπολογισμού p, g - pg_calculation.vhd

```
library ieee;
use ieee.std_logic_1164.all;

entity pg_calculation is
    generic ( m : integer := 32 );
    port(
        A, B : in std_logic_vector( m-1 downto 0 );
        P, G : out std_logic_vector( m-1 downto 0 )
    );
end pg_calculation;
```

```
architecture my_arch of pg_calculation is
begin

generate_label:
for i in 0 to m-1 generate

P(i) <= A(i) XOR B(i);

G(i) <= A(i) AND B(i);

end generate;

end my_arch;</pre>
```

5 black_cell.vhd, grey_cell.vhd

```
library ieee;
 use ieee.std_logic_1164.all;
 entity black_cell is
   port(
         : in std_logic; -- p_(k-1)_j
         : in std_logic; -- g_(k-1)_j
     p1
     g0 : in std_logic; -- p_i_k
         : in std_logic; -- g_i_k
     р0
     g2
          : out std_logic; --g_i_j
           : out std_logic --p_i_j
     p2
    );
13 end black_cell;
 architecture my_arch of black_cell is
16
   begin
      g2 <= g1 OR ( p1 AND g0 );
     p2 <= p1 AND p0;
20 end my_arch;
```

```
library ieee;
 use ieee.std_logic_1164.all;
 entity gray_cell is
   port(
         : in std_logic; -- p_i_k
     g1
          : in std_logic; -- g_i_k
     р1
     g0 : in std_logic; -- g_{k-1}_{j}
     g2
           : out std_logic -- g_i_j
    );
 end gray_cell;
architecture my_arch of gray_cell is
    begin
     g2 <= g1 OR ( p1 AND g0 );
```

6 Παραμετρική υλοποίηση stage που οδηγεί 1 άλλη στήλη - knowles_stage.vhd

```
library ieee;
  use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
  entity knowles_stage is
    generic(
      k : integer := 32;
      gn : integer := 1 --gray cell number
    );
10
   port(
      P_in, G_in : in std_logic_vector( k-1 downto 0 );
      P_out, G_out : out std_logic_vector( k-1 downto 0 )
  end knowles_stage;
  architecture my_arch of knowles_stage is
17
    component black_cell is
      port(
        g1
             : in std_logic; -- p_(k-1)_j
             : in std_logic; -- g_(k-1)_j
        р1
            : in std_logic; -- p_i_k
        g0
        р0
            : in std_logic; -- g_i_k
        g2
            : out std_logic; --g_i_j
             : out std_logic --p_i_j
        p2
      );
26
    end component;
27
28
    component gray_cell is
      port(
             : in std_logic; -- p_i_k
        g1
            : in std_logic; -- g_i_k
        p1
             : in std_logic; -- g_(k-1)_j
        g0
        g2
             : out std_logic -- g_i_j
34
35
    end component;
    begin
38
39
      generate_buffer_label:
40
      for j in 0 to gn-1 generate
        P_out(j) <= P_in(j);</pre>
        G_out(j) <= G_in(j);</pre>
43
      end generate;
```

```
generate_gray_label:
    for j in gn to 2*gn-1 generate
        gray_j : gray_cell port map( G_in(j), P_in(j), G_in(j-gn), G_out(j) );
        P_out(j) <= P_in(j);
    end generate;

generate_black_label:
    for j in 2*gn to k-1 generate
        black_j : black_cell port map( G_in(j), P_in(j), G_in(j-gn), P_in(j-gn), G_out(j), P_out(j) );
    end generate;

end my_arch;</pre>
```

Από το Σχήμα 2 φαίνεται ότι ο αριθμός των γκρί κυττάρων και απομονωτών αυξάνεται εκθετικά σε κάθε στάδιο. Έτσι, σχεδιάσαμε μια παραμετρική υλοποίηση για τα πρώτα 4 στάδια. Στο πρώτο στάδιο θα έχουμε 1 απομονωτή, 1 γκρί κύτταρο και 30 μαύρα. Στο δεύτερο θα έχουμε 2 απομονωτές, 2 γκρι κύτταρα και 28 μαύρα κτλ.

7 Δ ίχτυο ${ m PG}$ - ${ m knowles_pg_32.vhd}$

```
library ieee;
  use ieee.std_logic_1164.all;
  entity knowles_pg_32 is
   port(
      P, G : in std_logic_vector( 31 downto 0 );
            : out std_logic_vector( 31 downto 0 )
  end knowles_pg_32;
  architecture my_arch of knowles_pg_32 is
    component knowles_stage is
      generic(
14
        k : integer := 32;
        gn : integer := 1 --gray cell number
      );
      port(
        P_in, G_in
                     : in std_logic_vector( k-1 downto 0 );
        P_out, G_out : out std_logic_vector( k-1 downto 0 )
20
21
    end component;
    component gray_cell is
24
      port(
             : in std_logic; -- p_i_k
        g1
26
             : in std_logic; -- g_i_k
             : in std_logic; -- g_{k-1}_{j}
        g0
```

```
: out std_logic -- g_i_j
        g2
      );
30
    end component;
31
    signal P1, P2, P3, P4, G1, G2, G3, G4 : std_logic_vector( 31 downto 0 );
33
34
    begin
35
      -- stages
      stage_0 : knowles_stage generic map(32, 1) port map( P, G, P1, G1 );
      stage_1 : knowles_stage generic map(32, 2) port map(P1, G1, P2, G2);
39
      stage_2 : knowles_stage generic map(32, 4) port map( P2, G2, P3, G3 );
40
      stage_3 : knowles_stage generic map(32, 8) port map( P3, G3, P4, G4 );
      -- last stage buffers
      generate_buffer_label:
      for j in 0 to 15 generate
        G_0(j) \le G_4(j);
      end generate;
      -- last stage gray cells
      generate_gray_label:
50
      for j in 0 to 7 generate
        gray_even : gray_cell port map( G4(16+2*j), P4(16+2*j), G4(2*j+1), G_0
      (16+ 2*j));
        gray_odd : gray_cell port map( G4(16+2*j+1), P4(16+2*j+1), G4(2*j+1),
     G_0(16+ 2*j+1));
      end generate;
54
56 end my_arch;
```

Στα πρώτα 4 στάδια κάθε στήλη οδηγεί άλλη μία στήλη το πολύ. Στο τελευταίο στάδιο κάποιες στήλες οδηγούν άλλες δύο στήλες γιατί έχουμε δομή [2,1,1,1,1]. Ξεκινώντας από τις στήλες 16 και 17 τα γκρι κύτταρα τους οδηγούνται ανα δύο από την ίδια στήλη κατα αντιστοιχία με το Σχήμα 2.

8 Λογική υπολογισμού αθροίσματος και κρατούμενου εξόδου - sum_logic.vhd

```
library ieee;
use ieee.std_logic_1164.all;

entity sum_logic is
   generic ( m : integer := 32 );
   port(
    P, C : in std_logic_vector( m-1 downto 0 );
   G_last: in std_logic;
   S : out std_logic_vector( m-1 downto 0 );
   Cout : out std_logic
   );
```

```
12 end sum_logic;

13
14 architecture my_arch of sum_logic is
15 begin
16     generate_label:
17     for i in 0 to m-1 generate
18         S(i) <= C(i) XOR P(i);
19     end generate;

20
21     Cout <= ( P(m-1) AND C(m-1) ) OR G_last;

22
23 end my_arch;</pre>
```

9 Τελικό κύκλωμα αθροιστή - knowles_adder32.vhd

```
library ieee;
 use ieee.std_logic_1164.all;
 entity knowles_adder32 is
   port(
      A, B : in std_logic_vector(31 downto 0);
           : in std_logic;
         : out std_logic_vector( 31 downto 0 );
      Cout : out std_logic
  end knowles_adder32;
 architecture my_arch of knowles_adder32 is
    component pg_calculation is
      generic ( m : integer := 32 );
      port(
        A, B : in std_logic_vector( m-1 downto 0 );
        P, G : out std_logic_vector( m-1 downto 0 )
    end component;
    component knowles_pg_32 is
      port(
24
        P, G : in std_logic_vector( 31 downto 0 );
25
              : out std_logic_vector( 31 downto 0 )
        G_0
      );
    end component;
29
    component sum_logic is
30
      generic ( m : integer := 32 );
31
        P, C : in std_logic_vector( m-1 downto 0 );
       G_last: in std_logic;
```

```
: out std_logic_vector( m-1 downto 0 );
        Cout : out std_logic
36
      );
37
    end component;
38
39
    signal P_int, G_int : std_logic_vector( 32 downto 0 );
40
    signal G_0_int : std_logic_vector( 31 downto 0 );
41
42
    begin
43
      P_int(0) <= '0';
44
      G_int(0) <= Cin;</pre>
45
      pg_calc : pg_calculation generic map(32) port map(A, B, P_int(32 downto
46
     1), G_int(32 downto 1));
      pg_logic : knowles_pg_32 port map( P_int(31 downto 0), G_int(31 downto 0),
      G_0_int );
      sum : sum_logic generic map(32) port map( G_0_int, P_int(32 downto 1),
     G_int(32), S, Cout );
  end my_arch;
```

Αρχικά γίνεται ο υπολογισμός των σημάτων διάδοσης και γέννησης κρατουμένου με βάση τα δεδομένα εισόδου. Τα p_i, g_i περνούν μέσα από το PG δίκτυο και έτσι παράγονται τα $G_{i:0}$ σήματα. Τέλος, υπολογίζεται το άθροισμα. Για να περάσουμε το κύκλωμα από τα διάφορα flows προσθέτουμε καταχωρητές εισόδου/εξόδου.


```
library ieee;
  use ieee.std_logic_1164.all;
  entity knowles_adder32_reg is
    port(
      A, B : in std_logic_vector(31 downto 0);
      Cin : in std_logic;
                  : in std_logic;
      clk, rst
      S : out std_logic_vector( 31 downto 0 );
      Cout : out std_logic
    );
  end knowles_adder32_reg;
13
  architecture my_arch of knowles_adder32_reg is
16
    component QD
17
        generic (n:integer:=4);
18
        PORT(q:in std_logic_vector(n-1 downto 0);
19
             clk,rst:std_logic;
             d:out std_logic_vector(n-1 downto 0));
        end component;
22
    component knowles_adder32
24
25
      port(
        A, B : in std_logic_vector(31 downto 0);
        Cin
              : in std_logic;
```

```
: out std_logic_vector( 31 downto 0 );
        Cout : out std_logic
29
      );
30
    end component;
    signal A_Q, B_Q, S_Q: std_logic_vector(31 downto 0);
33
    signal Cin_Q, Cout_Q, CoutVec, CinVec: std_logic_vector(1 downto 0);
    begin
      CinVec(1) <= Cin;</pre>
37
      CinVec(0) <= '0';
38
      Reg1: QD generic map(32) port map(A, clk, rst, A_Q);
39
        Reg2: QD generic map(32) port map(B, clk, rst, B_Q);
        Reg3: QD generic map(2) port map(CinVec, clk, rst, Cin_Q);
        Knowles: knowles_adder32 port map(A_Q, B_Q, Cin_Q(1), S_Q, Cout_Q(1));
        Cout_Q(0) <= '0';
        Reg4: QD generic map(32) port map(S_Q, clk, rst, S);
44
      Reg5: QD generic map(2) port map(Cout_Q, clk, rst, CoutVec);
      Cout <= CoutVec(1);</pre>
  end my_arch;
```

10 Προσομοίωση στο Modelsim

Η ορθή λειτουργία του αθροιστή επιβεβαιώθηκε με προσομοίωση στο modelsim. Οι τιμές των εισόδων και οι αντίστοιχες τιμές των εξόδων συνοψίζονται στον ακόλουθο πίνακα.

A	В	Cin	S	Cout
00000000	FFFFFFF	0	FFFFFFF	0
00000000	FFFFFFFF	1	00000000	1
FFFFFFF	FFFFFFFF	1	FFFFFFFF	1
FFFF8000	32100000	1	320F8001	1
12345678	2222221	0	34567899	0
12345678	EDCBA000	0	FFFFF679	0




Σχήμα 4: modelsim simulation

11 Genus

11.1 Τεχνολογία 45nm

Synthesis

Το τελικό κύκλωμα που προκύπτει στο γραφικό περιβάλλον μετά την σύνθεση είναι το ακόλουθο:



Σχήμα 5: syn_opt 45nm


Area

Εκτελώντας την εντολή "report area", προκύπτει ότι η συγκεκριμένη υλοποίηση καταλαμβάνει συνολική επιφάνεια 2559 τ.μ .

 $\Sigma \chi \acute{\eta} \mu \alpha$ 6: report area 45nm

Power


Εκτελώντας την εντολή "report power", προκύπτει ότι η συγκεκριμένη υλοποίηση καταναλώνει συνολική ισχύ 1.42mW.



 Σ χήμα 7: report power 45nm

Timing

Εκτελώντας την εντολή "report timing", έχοντας θέσει την περίοδο T=1.5ns, προκύπτει μηδενικό slack, επομένως αξιοποιείται ολόκληρη η περίοδος για την άθροιση χωρίς να σπαταλάται χρόνος.




 Σ χήμα 8: report timing 45nm

11.2 Τεχνολογία 7nm

Synthesis

Το τελικό κύκλωμα που προκύπτει στο γραφικό περιβάλλον μετά την σύνθεση είναι το ακόλουθο:



 Σ χήμα 9: syn_opt 7nm


Area

Εκτελώντας την εντολή "report area", προκύπτει ότι η συγκεκριμένη υλοποίηση καταλαμβάνει συνολική επιφάνεια 58 τ.μ .

Σχήμα 10: report area 7nm

Power


Εκτελώντας την εντολή "report power", προκύπτει ότι η συγκεκριμένη υλοποίηση καταναλώνει συνολική ισχύ 0.53mW.



Σχήμα 11: report power 7nm

Timing

Εκτελώντας την εντολή "report timing", έχοντας θέσει την περίοδο T=0.4ns, προκύπτει slack=2ps, επομένως αμελητέο μέρος της περιόδου δεν αξιοποιείται από το κύκλωμα.



 Σ χήμα 12: report timing 7nm

12 **LEC**

Αυτό σημαίνει ότι το RTL design στη VHDL και το gate level design που παράγει το Genus έχουν την ίδια συμπεριφορά.

LEC> report verification	
Verification Report	
Category	Count
1. Non-standard modeling options used:	0
2. Incomplete verification:	0
3. User modification to design:	0
4. Conformal Constraint Designer clock domain crossing checks recommended:	0
5. Design ambiguity:	0
6. Compare Results:	PASS

Σχήμα 13: Logic Equivalence Checking report

13 Xcelium

Φτιάξαμε το testbench σε verilog και χρησιμοποιήσαμε το xcelium για να προσομοιώσουμε το κύκλωμα που παράγει το genus (σε gate level). Για το clock χρησιμοποιήσαμε 50% duty cycle με περίοδο 1.5 ns όπως έγινε στη σύνθεση στα 45 nm.



Σχήμα 14: Waveform window

A	В	Cin	S	Cout
000000FF	00000001	0	00000100	0
12340000	43210000	1	55550001	0
FFFFFFF	0001FFFF	1	0001FFFF	1
ABCD0000	12340001	0	BE010001	0




Σχήμα 15: Είσοδοι-Έξοδοι

Ο αθροιστής δίνει σωστά αποτελέσματα και έτσι επιβεβαιώνεται η σωστή λειτουργία του. Ωστόσο, η έξοδος δεν εμφανίζεται στην ακμή του ρολογιού αλλά καθυστερεί λίγο κάτι το οποίο δεν θα έπρεπε να γίνεται. Αυτό πιθανότατα οφείλεται σε κάποιο λάθος μας κατά τη ρύθμιση του xcelium.

14 Innovus


Το τελικό κύκλωμα, με χρήση τεχνολογίας $45~\rm nm,$ στο innovus μετά το post route optimization και της προσθήκης των filler cells είναι το ακόλουθο:



Σχήμα 16: Υλοποίηση στο innovus με τεχνολογία 45nm

Timing

Εκτελώντας την εντολή "report_timing":



Σχήμα 17: report_timing

Geometry check

Εκτελώντας την εντολή "verifyConnectivity -type all " βλέπουμε ότι δεν γίνεται καμία παραβίαση:

```
innovus 40> verifyConnectivity -type all
VERIFY_CONNECTIVITY use new engine.

******** Start: VERIFY CONNECTIVITY *******
Start Time: Wed Jul 9 22:19:05 2025

Design Name: knowles_adder32_reg
Database Units: 2000
Design Boundary: (-28.9000, -28.5950) (28.9000, 28.5950)
Error Limit = 1000; Warning Limit = 50
Check all nets

Begin Summary
   Found no problems or warnings.
End Summary
End Time: Wed Jul 9 22:19:06 2025
Time Elapsed: 0:00:01.0

********* End: VERIFY CONNECTIVITY *******
   Verification Complete : 0 Viols. 0 Wrngs.
   (CPU Time: 0:00:00.0 MEM: 0.000M)
```

Σχήμα 18: verifyConnectivity -type all

DRC

Εκτελώντας τις εντολές "verify_drc", "highlight_drc" βλέπουμε 32 παραβίασεις πάνω στα stripes στη μέση του κυκλώματος. Αυτό μπορεί να γίνεται επειδή τα μέταλλα είναι πολύ κοντά μεταξύ τους ή επειδή θα έπρεπε να είναι πίο πλατιά ή και για κάποιο άλλο λόγο:

```
Unnovus 41> verify drc
#-check_same_via_coll true # bool, default=false, user setting
*** Starting Verify DRC (MEM: 2742.6) ***

VERIFY DRC ..... Starting Verification
VERIFY DRC .... Deleting Existing Violations
VERIFY DRC .... Deleting Existing Violations
VERIFY DRC .... Using new threading
VERIFY DRC .... Using new threading
VERIFY DRC .... Using new threading
VERIFY DRC .... Sub-Area: {-28.990 -28.595 28.990 28.595} 1 of 1
VERIFY DRC .... Sub-Area: 1 complete 32 Viols.

Verification Complete : 32 Viols.


Verification Complete : 32 Viols.

Violation Summary By Layer and Type:

Short Totals
Metal1 32 32
Totals 32 32

*** End Verify DRC (CPU TIME: 0:00:00:00.1 ELAPSED TIME: 0:00:00.0 MEM: 256.1M) ***
```

Σχήμα 19: verify_drc



Σχήμα 20: highlight_drc

Αναφορές

- [1] Neil Weste, David Harris Σχεδίαση ολοκληρωμένων κυκλωμάτων CMOS VLSI, 4th edition.
- [2] Simon Knowles A Family of adders, IEEE, 2001.
- [3] Kostas Vitoroulis, 2006. Presented to Dr. A. J. Al-Khalili.Concordia University. Parallel prefix adders.