## Introdução à Linguagem VHDL


#### Introdução

- Ao final dos anos 70, o Departamento de Defesa dos Estados Unidos definiu um programa chamado VHSIC (Very High Speed Integrated Circuit).
- Em 1981, aprimorando-se as idéias do VHSIC, foi proposta uma linguagem de descrição de hardware mais genérica e flexível chamada de VHDL (VHSIC Hardware Description Language).
- Em 1987 se tornou um padrão pela organização internacional IEEE.
- VHDL foi projetada com princípios de programação estruturada.

#### FPGA e Computação Reconfigurável

- Um dos dispositivos que encontramos no mercado para implementação de circuitos/sistemas reconfiguráveis é chamado de FPGA (Field Programmable Gate Array.) Os FPGAs são dispositivos programáveis em campo, ou seja, podem ter sua configuração alterada após sua fabricação. Cada FPGA normalmente é composto por matrizes de elementos. Antes que cada elemento seja utilizado ele deve ser configurado. Esta configuração se faz através de um conjunto de bits chamados de bitstream.
- A programação do dispositivo é feita para que todos ou alguns dos componentes do dispositivo se interliguem e implementem um circuito qualquer. Esta é a implementação realizada no primeiro momento. Se houver a programação deste dispositivo novamente para implementação de um novo circuito (ou mudança no mesmo circuito) consideramos que o circuito implementado foi reconfigurado.

### Arquitetura de um FPGA



- CLB (*Configurable Logic Block*): Matriz de blocos lógicos configuráveis;
- Rede de Interconexão Programável: Blocos de interconexão que interligam todos os CLBs;
- IOB (*Input Output Block*): Na periferia de todo o circuito existem blocos de entrada e saída para interface externa.


### Palavras reservadas em VHDL

abs	file	of	sra
access	for	on	srl
after	function	open	subtype
alias		or	
all	generate	others	then
and	generic	out	to
architecture	group		transport
array	guarded	package	type
assert	•	port	
attribute	if	postponed	unaffected
	impure	procedure	units
begin	in	process	until
block	inertial	pure	use
body	inout		
buffer	is	range	variable
bus		record	
	label	register	wait
case	library	reject	when
component	linkage	rem	while
configuration	literal	report	with
constant	loop	return	
		rol	xor
disconnect	map	ror	xnor
downto	mod		
	nand	select	
else	new	severity	
elseif	next	shared	
end	nor	signal	
entity	not	sla	
exit	null	sll	

### Símbolos definidos em VHDL

Symbol	Meaning		
+	Addition, or positive number		
_	Subtraction, or negative number		
/	Division		
=	Equality		
<	Less than		
= < > &	Greater than		
&	Concatenator		
Ì	Vertical bar		
•	Terminator		
#	Enclosing based literals		
(	Left parenthesis		
)	Right parenthesis		
•	Dot notation		
:	Separates data object from type		
"	Double quote		
1	Single quote or tick mark		
**	Exponentiation		
=>	Arrow meaning "then"		
=>	Arrow meaning "gets"		
:=	Variable assignment		
/=	Inequality		
>=	Greater than or equal to		
<=	Less than or equal to		
<=	Signal assignment		
<>	Box		
	Comment		

#### Definindo módulos em VHDL






Figura 1


Figura 2

- Entidade (Entity): define as linhas de entrada e saída (portas).
- Arquitetura (architecture): módulo que descreve como as entradas e saídas estão relacionadas.

#### Outros módulos em VHDL

- Componentes (component): entidades usadas dentro de um módulo. Serve para referenciar, instanciar e replicar uma determinada entidade.
- Pacotes (package): é uma coleção de tipos, constantes, subprogramas, etc.
- Configuração (configuration): permite especificar os mínimos enlaces entre componente-entidade através da parte declarativa de uma arquitetura.
- Procedimentos (procedure) e funções (function).
- Execução concorrente: when...else... with...select...when.
- Execução seqüencial (process): os processos são por definição concorrentes, mas o conteúdo de cada processo é executado de forma seqüencial. if...then...else case for while.

## Descrevendo uma Entity




entity describes the unit


## Declaração de arquitetura

- No caso de simples\_porta devemos definir o que f(a, b, c) é. Em VHDL é possível definir uma arquitetura de algumas formas. As principais classificações são:
  - Descrição de comportamento: é fornecido explicitamente a relação entre as entradas e saídas.
  - Descrição estrutural: são construídas funções lógicas pela combinação de elementos mais primitivos, como portas lógicas.

## Exemplos de códigos em VHDL




(a) Gate\_2 module




(b) *Gate\_3* module

#### Meio Somador em VHDL




#### Meio Somador em VHDL



```
architecture meio_somador_arch of
  meio_somador is

begin
  soma <= (a and not b) or (not a and b);
  carry <= a and b;
end meio somador arch;</pre>
```

## Somador completo em VHDL



## Somador completo em VHDL


```
architecture somador1b arch of
                             somador1b is
       MeioSom
                             component meio somador is
                       Soma
                               port(a : in std logic;
              MeioSom
                                    b : in std logic;
                        Carry
                                    soma : out std logic;
                                    carry : out std logic);
entity somador1b is
                             end component;
  port(a : in std logic;
                                 signal S primeira soma :
       b : in std logic;
                                       std logic;
       c : in std logic;
                                 signal S primeiro carry :
       soma : out std logic;
                                       std logic;
       carry : out std logic);
                                 signal S segundo carry :
end somador1b;
                                       std logic;
```

## Somador completo em VHDL

```
begin
                                     MeioSom
                                                      Soma
  somador1 : meio somador
                                             MeioSom
    port map (a => a,
                                                       Carry
              b => b,
               soma => S primeira soma,
               carry => S primeiro carry);
  somador2 : meio somador
    port map (a => S primeira soma,
               b => c,
               soma => soma,
               carry => S segundo carry);
  carry <= S primeiro carry or S segundo carry;
end somador1b arch;
```

#### **Modelos Condicionais**

a	b	same
0	0	1
0	1	0
1	0	0
1	1	1



#### **Modelos Condicionais**

```
entity add is
                                                        Somador completo
        port (a, b, ci: in bit;
                 s, co: out bit);
end add;
architecture fluxo dados of add is
begin
        s \le 1' when (a = 0') and b = 1' and ci = 0' else
               '1' when (a = '1' \text{ and } b = '0' \text{ and } ci = '0') else
               '1' when (a = '0' \text{ and } b = '0' \text{ and } ci = '1') \text{ else}
               '1' when (a = '1' \text{ and } b = '1' \text{ and } ci = '1') else
               '0';
        co <= '1' when (a = '1' and b = '1' and ci = '0') else
                '1' when (a = '0' \text{ and } b = '1' \text{ and } ci = '1') else
```


'1' when (a = '1' and b = '0' and ci = '1') else


'1' when (a = '1' and b = '1' and ci = '1') else

end fluxo\_dados;


'0';

#### Palavras Binárias





#### Palavras Binárias



## Multiplexador 2x1 usando comando de execução concorrente with select

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                  s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  with sel select
      s <= e1 when '0',
           e2 when others;
end arch multi2x1;
```

# Multiplexador 2x1 usando comando de execução seqüencial if...then...else

```
library ieee;
use ieee.std logic_1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                   s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  process (e1, e2, sel)
  begin
       if sel = '0' then
              s <= e1;
       else
              s \ll e2;
       end if;
  end process;
end arch multi2x1;
```

# Multiplexador 2x1 usando comando de execução seqüencial CASE

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                    s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  process (e1, e2, sel)
  begin
       case sel is
              when '0' => s <= e1;
              when others => s <= e2;</pre>
       end case;
  end process;
end arch multi2x1;
```

#### Multiplexador 2x1 usando portas lógicas

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                   s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  s <= (e1 and not (sel)) or (e2 and sel);</pre>
end arch multi2x1;
```

## Descrição em VHDL para FFSR

```
library ieee;
use ieee.std logic 1164.all;
entity srff is
   port (reset, set: in std logic;
                    q: out std logic);
end srff;
                                                               S(t)
                                                                  R(t)
                                                                      Q(t+T)
                                                                            Operation
architecture arch srff of srff is
                                                                            Hold
                                                                       Q(t)
Begin
                                                                            Set
process(set, reset)
                                                                            Reset
                                                                            Not used
begin
   if reset = '1' then
                                             (a) Symbol
                                                                   (b) Operation summary
         q <= '0';
   if set = '1' then
        q <= '1';
```

end process;

end arch srff;

## Descrição em VHDL para FFSR

```
library ieee;
use ieee.std logic 1164.all;
entity srff is
   port (reset, set, clk: in std logic;
                   q, qbar: out std logic);
end srff;
architecture arch srff of srff is
begin
                                                             S(t) R(t)
                                                                    Q(t+T)
                                                                          Operation
process(clk)
                                                                           Hold
                                                                      Q(t)
begin
                                                                           Set
 if (clk'event and clk = '1') then
                                                                           Reset
                                                                           Not used
   if reset = '1' then
        q <= '0'; qbar <= '1';</pre>
                                            (a) Symbol
                                                                  (b) Operation summary
   elsif set = '1' then
        q <= '1'; qbar <= '0';</pre>
   end if;
 end if;
end process;
```

end arch srff;

#### Contador de 4 bits

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity cont4bits is
  port (clk: in std logic;
         dout: out std logic vector (3 downto 0));
end cont4bits:
architecture arch cont4bits of cont4bits is
signal i: std logic vector (3 downto 0);
begin
process(clk)
begin
  if clk event and clk = '1' then
       i <= i + '1';
  end if;
end process;
Dout <= i;
end arch cont4bits;
```