

ARQUITETURA DE COMPUTADORES – LABORATÓRIO

André Breda Carneiro Sidney José Montebeller Rafael Rodrigues Da Paz



Experiência Nº 1 - Circuitos Combinacionais

Objetivos:

- Adquirir conhecimentos em dispositivos de lógica programável;
- Familizar-se com o uso do software Quartus II;
- Desenvolvimento de circuitos combinacionais.



Dispositivo de lógica programável:

Um dispositivo lógico programável, DLP ou inglês *Programmable logic device – PLD*, é um componente eletrônico utilizado para construção de circuitos digitais.

Ao contrário de uma porta lógica, que tem uma função fixa, um PLD tem uma função indefinida na sua fabricação. Antes de se utilizar um PLD num circuito, este deve ser programado.

Hoje nesses tipos de dispositivos se destacam-se:

Os CPLDs que são os *Complex PLDs*, que permitem a construção de lógicas mais complexas do que simples PLDs.


E os FPGAs (field programmable gate array).

Basicamente a diferença entre eles são apenas construtivas.

Tendo recursos similares em ambos os sistemas.

FPGA's e CPLD's oferecem boas escolhas para tarefas particulares. Algumas vezes a decisão é mais econômica do que técnica, ou pode depender da experiência ou preferência pessoal do projetista.


Para o estudos dos circuitos lógicos usaremos o programa Quartus II da altera






Lógica booleana:

AND (E)



$$X = A.B$$
 ou $X = AB$

OR (OU)



$$X = A + B$$


Ent	trada	Saída
A	В	X = A.B
0	0	0
0	1	0
1	0	0
1	1	1

Ent	trada	Saída
A	В	X = A+B
0	0	0
0	1	1
1	0	1
1	1	1



Lógica booleana:


NOT (Não)




Entrada	Saída
Α	X = A
0	1
1	0

$$X = \overline{A}$$

NAND (Não-E)




$$X = \overline{A.B}$$
 ou $X = \overline{AB}$




Ent	rada	Saída
A	В	X = A.B
0	0	1
0	1	1
1	0	1
1	1	0

Lógica booleana:


NOR (Não-OU)





$$X = \overline{A+B}$$

XOR (OU Exclusivo, ou seja só OU)




$$X = A + B$$

Ent	rada	Saída
Α	В	X = A+B
0	0	1
0	1	0
1	0	0
1	1	0

Ent	trada	Saída
Α	В	X = A (+) B
0	0	0
0	1	1
1	0	1
1	1	0

Facens

O Chip (Simulado)



Ao lado temos uma figura esquemática do CHIP da família MAX 7000s.


Mais especificamente o CHIP *EPM7128SLC84-15*.

O mesmo tem o encapsulamento de 84 pinos.

Temos diversos pinos como seus respectivos usos como:

- I/O Sinal de Entrada/Sinal de saída
- VCC Alimentação/Tensão (Binário 1)
- GND TERRA (Binário 0)
- Entre outros






Para criar um novo projeto, utilizaremos o software quartus II.


Para isso usaremos o assistente do mesmo, então clique no menu *File->New Project Wizard...*

Logo o sistema irá carregar o assistente de projeto.











Defina uma pasta para o projeto e um nome para o mesmo.






Aqui é para adicionarmos arquivos extras ao projeto, já que não existe os mesmos clique em *Next*.






Selecione o CHIP *EPM240F 100C4* da família MAX II





Aqui é para adicionarmos ferramentas externas para uso do projeto, já que não usaremos clique em *Next*.






O Assistente irá mostrar um sumário das opções definidas no projeto.

Clique em *Finish* para a criação do mesmo.







Após criado o projeto devemos criar os desenhos dos circuitos lógicos que iremos conter no DLP.


Para isso use o menu *File->New...*

Selecione o item *Block diagram/Schematic file*













Selecione a sequência abaixo para colocar portas lógicas no projeto.



Como podemos observar, pode ser colocar uma porta lógica como a AND com duas entradas, and2. O sistema possui outras portas lógicas e com várias entradas, como: três, quatro, etc...




Sistema após inserida as portas lógicas: AND, OR e NOT.





Para o funcionamento das portas lógicas é necessário a definição dos elementos de entrada e saída para a porta lógica, neste caso os pinos.



O sistema fornece os pinos de Entrada – input Saída – output Bi direcional - bidir




Coloque dois pinos de entrada de sinal e três de saída de sinal conforme abaixo:

	•			٠.	•		•	•		•	•					٠.	•	•	 	•	•	 	•	•	•	•			•	•	•		•	•	•	 	•	•	•	 •		٠.	•		•	•		•	•		•	•		•	•				
																			 			 			100				•••••							 																							
				•••••		•••••			 	•••••				(PU	·				 			 			*	NE	12									 																							
		F	in_	nа	me	4			Г			\succ	4	ψy	щ	÷									Н	-		_	`							 				 62	v:=	e v	<u></u>											 					
							••••)	NG.C	s,											- 1			-)			٠.				 				 2	U	Pι	_		┰		\neg	. F	Mn.	_na	IM	e4				١.			
																									Н	-)							 					•••••			•••••		.,			••••					 		Α.			
																									-	nei		_								 																							
		,							 					(PU					 							ņst				••••	••••	ι.				 																							
		PI	n_r	180	ne:	3			Г		_	\succ	4	ψy	щ	÷																				 																							
		i)	IQ.	s				 																	 																							
																									44	_										 																							
																			 						×	R2	4									 																							
																			 						Н	_	$\overline{}$	_	٠.							 				 42														 					
			-																								١.			>-	_	٠.				 				 2	U	Pι	_	_	╌		\supset	. F	4Ω,	_na	am	eb				١.			
																			 						Н	٠,	۷.	_	_							 				 -	••••			••••					••••					 		Α.			
																			 						н	nst	11									 																							
																										ŲĐ,					••••	ι.				 																							
																			 						6	-										 																							
																			 						N	IO,	Ų.			÷						 																							
																			 						Н	-	- 1	×	>-	÷						 					en.			<u>.</u>										 					
																									н	ьĄ	ń			÷						 					Ų.	U.	ÞÜ.	_	-			╮	P	in_	na	me	90			-			
																										ijS		••••		d.						 								••••			••••		•••••					 					




Efetuando um duplo clique com o mouse sobre o pino podemos definir o nome dele.




Neste caso foi definido como "entrada1", perceba que não existe "espaços" no texto!

Defina a configuração abaixo:








Utilize o *othogonal node tool*, para ligar as porções entre os componentes ou seja a linhas de ligação entres os elementos no circuito.



Efetuando a ligação com os elementos irá ter a forma de:



As três portas lógicas foram colocas com dois sinais de estímulos: entrada1 e entrada2. Estes sinais podem assumir os valores:


- 1 ligado
- 0 Desligado

E assim gerando valores nas respectivas saídas: saida_and, saida_or e saida_not.




Salvar o projeto !!!!! E na sequência:

Na aba "Files" clicar em "circuito1" com o botão direito e depois clicar em "Set as Top-Level Entity".






Utilizar o menu *Processing->Start compilation* para iniciar a compilação do projeto.







Relatório da compilação




Temos a opção de vincularmos os pinos do desenho ao do Hardware escolhido: (sem obrigatoriedade nessa experiência).








Para criar uma simulação ative a sequência abaixo: File => New => University Program VWF.






Com a ferramenta abaixo podemos criar as formas de onda para testar nosso circuito:



Use a opção *file->save as...* Para salvar o simulador.







Com *project navigator*, podemos visualizar e manipular os arquivos presentes no projeto



Com o menu *Edit->End Time*... Defina a simulação para 200 ns







Com o menu *View->fit in window*... O mesmo ativa a visão 0 até 200ns



Devemos inserir os sinais para observação na simulação, conforme abaixo:




Com o *Node Finder* selecione os pinos para simulação







Com o *Node Finder* selecione os pinos para simulação



Defina a forma de onda abaixo, com a barra ferramenta para os valores entrada1 e entrada2.






Selecionar com a seta uma pequena área e depois marcar "0" ou "1".



Para ativação do simulador no projeto:




Em *Simulation* podemos escolher a forma de simulação:

Functional – Funcional ou Saída ideal

Timing – Computa os atrasos



Rodar o simulador funcional, uma mensagem para salvar a simulação irá aparecer, confirme o processo. Abaixo as saídas sem iniciar a simulação.



Após rodar o simulador, o resultado ficará como abaixo. A cada modificação das formas de onda de entrada, será requisitado para salvar a modificação e um novo resultado aparecera.

