

Master Degree in Embedded Computing Systems A.Y. 2016 – 2017

Digital System Design

Report of Convolutional Code Generator

Giovanni Falzone falzone.giovanni2@gmail.com

Student ID: 464756

Delivery date: 14/07/17

Indice

- 1. Introduzione
 - a. Codici Convoluzionali
 - b. Studiare il comportamento di un Convolutional Code Encoder
- 2. Descrizione dell'Architettura
- 3. TestBench
 - a. Test 1, input "11111111111"
 - b. Test 2, input "101010101010"
- 4. Sintesi con Vivado Tool
 - a. Utilizzazione delle risorse FPGA
 - b. Valutazione del Timing durante la fase di Sintesi
 - c. Power Consumption dopo la fase di Sintesi
- 5. Implementazione con Vivado Tool
- 6. Codice VHDL
 - a. FF_D.vhd
 - b. FF_D_SHIFTREG.vhd
 - c. GEN_CONV_CODE.vhd
 - d. RC_GeneratorVect.vhd
- 7. Simulatore in Python
 - a. Inserimento 8 bit "00000101", I8 5

1 Introduzione

Il processo di codifica di canale consiste nell'aggiungere bit di ridondanza al messaggio che si vuole trasmettere.

In fase di ricezione, la presenza di tali bit consente di rilevare o correggere eventuali errori introdotti nel messaggio dal rumore presente sul canale.

Lo svantaggio della codifica di canale è che si devono trasmettere più bit di quanti ne siano effettivamente necessari per rappresentare il messaggio, aumenta di conseguenza il tempo richiesto per la trasmissione. Per ogni tipo di codice possiamo misurarne le prestazioni come:

- Capacità di Rilevazione, il numero massimo di errori che riesce a rilevare
- Capacità di Correzione, il numero massimo di errori che riesce a correggere
- Rate $R_c = \frac{k}{n}$ ovvero dati k bit di messaggio quanti bit è necessario trasmettere
- Complessità realizzativa dell'architettura

I codici possono essere divisi in due categorie:

I **Codici a Blocchi,** i quali hanno in ingresso un blocco di k-simboli ai quali aggiungono q-bit di ridondanza ottenendo codeword di n=k+q simboli, in particolare nei codici a blocchi non c'è correlazione tra i simboli di due diverse codeword.

Codici Convoluzionali, i quali trasmettono uno stream di simboli ed ogni simbolo influenza la generazione delle *codeword* dei simboli successivi.

1.a Codici Convoluzionali

I codici convoluzionali vengono utilizzati per ottenere un trasferimento di dati affidabile in applicazioni quali trasferimento di video digitale, la radio, la telefonia mobile e le comunicazioni via satellite.

Constraint length più grandi producono codici più potenti ma anche più complessi da realizzare e richiedono una complessità esponenziale nella fase di decodifica.

Sono utilizzati nelle missioni spaziali per comunicare nello spazio profondo, durante le missioni Voyager lanciate 1977 sono stati utilizzati Codici Convoluzionali con constraint length k=15 e rate $R_c=\frac{1}{2}$, per le missioni successive Mars Pathfinder (1996) e Missione spaziale Cassini-Huygens(1997) sono stati adottati Codici Convoluzionali k=15 e rate $R_c=\frac{1}{6}$.

Un Convolutional Encoder viene rappresentato dai parametri (n,k,L) o (R_c,L) , e consiste in una Finite State Machine composta da uno shift register di L stadi ognuno dei quali è connesso opportunamente a n sommatori modulo-2, ogni messaggio m_i influenza i successivi n(L+1), quest'ultima viene definita come Constraint Lenght, definiamo invece come Memoria la quantità L che è la dimensione dello shift register.





Figure 1, Block diagram of a general convolutional encoder.

Le connessioni tra i vari stage dello shift register e i sommatori modulo-2 vengono espresse da n vettori generatori ognuno di dimensione *Kk*, uno per ogni sommatore modulo-2, un "1" nella *i-esima* posizione indica che il corrispondente stage dello shift register è connesso con il sommatore modulo-2, "0" altrimenti.

Il seguente schema corrisponde ad un Codice Convoluzionale (1, 2, L), le sequenze g_i sono le sequenze generatrici.



1.b Studiare il comportamento di un Convolutional Code Encoder

Il comportamento di un Convolutional Encoder può essere studiatro tramite tre diversi metodi:

- Tree Diagram
- Trellis Diagram
- State Diagram

Il **Tree Diagram**, studiamo il comportamento dell'encoder partendo dallo stato iniziale e studiandone l'evoluzione ad ogni possibile input, di conseguenza abbiamo 2^k rami uscenti per ogni nodo e il comportamento si ripete al dopo L livelli con L lunghezza del vincolo.

Il **Trellis Diagram**, partendo dal Tree diagram e considerando tutti i possibili stati che piò avere lo shift register notiamo che se un nodo ha lo stesso stato di un altro e per ogni input otteniamo uno stesso output allora possiamo unire questi due nodi in uno solo, applicando questa tecnica per ogni nodo otteniamo una forma più compatta che è il Trellis Diagram.

Lo **State Diagram**, è la forma più compatta ed è composta da un grafo con 2^L nodi, uno per ogni possibile stato ed ognuno di questi con 2^k transizioni uscenti e 2^k entranti.

Considerando un Codice Convoluzionale (2,1,2) con $g_1=[1,1,1]$ e $g_2=[1,0,1]$ otteniamo i seguenti diagrammi.





Figura 2, Tree Diagram



2 Descrizione dell'Architettura


Il sistema è costituito da tre ingressi, bit in ingresso Ak, clock e reset, in uscita ritroviamo Ak che è il medesimo segnale in ingresso ritardato di un clock e il bit Ck relativo all'implementazione della funzione generatrice del codice.




Il Convolutional Code si compone di due **Shift Register** realizzati tramite componenti DFF istanziati tramite una Generate structure, l'uscita di ogni stadio è connessa con l'ingresso dello stadio successivo, fatta eccezione per l'input del primo stadio che costituisce l'ingresso dello Shift Register.


L'output di ogni stadio viene riportato come vettore di bit in uscita dallo Shift Register per poterne valutare lo stato.

Il modulo **GenVect** viene utilizzato congiuntamente allo Shift Register e si occupa di realizzare la logica relativa al Vettore Generatore, ha come input gli output di ogni stadio dello Shift Register ed un vettore di bit ognuno ad indicare la connessione di ogni stadio dello Shift Register.





Il Modulo Gen Vect descritto in GEN_CONV_CODE.vhd implementa il vettore generatore, ha come ingresso lo stato dello Shift Register x e la sequenza generatrice GenVect.




3 Testbench

Per testare il generatore di Codici Convoluzionali verifico che il modulo raggiunga tutti gli stati previsti e quindi generi il corretto output per ogni input in ingresso.

Al fine di testare il modulo implementato in VHDL, ho realizzato un tool in Python che mi permetta di eseguire il medesimo algoritmo e di confrontarne lo stato del modulo in fase di simulazione, il tool permette di testare l'inserimento di un singolo bit o di uno stream di bit espresso come numero intero, permette inoltre di salvare l'evoluzione dello stato del modulo in formato csv in modo da analizzarne l'evoluzione come nelle seguenti tabelle.


3.a Test 1, input "11111111111"

#	Input	ShiftRegA	ShiftRegC	Ak	Ck
1	1	10000	000000000	1	1
2	1	11000	100000000	1	1
3	1	11100	110000000	1	1
4	1	11110	1110000000	1	0
5	1	11111	0111000000	1	1
6	1	11111	1011100000	1	1
7	1	11111	1101110000	1	1
8	1	11111	1110111000	1	1
9	1	11111	1111011100	1	0
10	1	11111	0111101110	1	0
11	1	11111	0011110111	1	1
12	1	11111	1001111011	1	0
13	1	11111	0100111101	1	1
14	1	11111	1010011110	1	0
15	1	11111	0101001111	1	1
16	1	11111	1010100111	1	1



3.b Test 2, input "101010101010"

#	Input	ShiftRegA	ShiftRegC	Ak	Ck
1	1	10000	000000000	1	1
2	0	01000	100000000	0	0
3	1	10100	010000000	1	1
4	0	01010	1010000000	0	1
5	1	10101	1101000000	1	0
6	0	01010	0110100000	0	1
7	1	10101	1011010000	1	0
8	0	01010	0101101000	0	1
9	1	10101	1010110100	1	1
10	0	01010	1101011010	0	1
11	1	10101	1110101101	1	0
12	0	01010	0111010110	0	0
13	1	10101	0011101011	1	1
14	0	01010	1001110101	0	1
15	1	10101	1100111010	1	0
16	0	01010	0110011101	0	1



4 Sintesi con Vivado Tool

4.a Utilizzazione delle risorse FPGA

Il tool Vivado in seguito alla fase di Sintesi ci mostra le risorse FPGA utilizzate.

Summary

Resource	Utilization	Available	Utilization %
LUT	3	17600	0.02
LUTRAM	1	6000	0.02
FF	16	35200	0.05
Ю	5	100	5.00




Figura 3, Utilization

4.b Valutazione del Timing durante la fase di Sintesi

Design Timing Summary

etup		Hold		Pulse Width	
Worst Negative Slack (WNS):	6.416 ns	Worst Hold Slack (WHS):	0.124 ns	Worst Pulse Width Slack (WPWS):	3.230 ns
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	16	Total Number of Endpoints:	16	Total Number of Endpoints:	19

Figura 4, Timing Summary con Period 8ns

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	-0.584 ns	Worst Hold Slack (WHS):	0.124 ns	Worst Pulse Width Slack (WPWS):	-0.592 ns
Total Negative Slack (TNS):	-0.887 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	-0.862 ns
Number of Failing Endpoints:	2	Number of Failing Endpoints:	0	Number of Failing Endpoints:	2
Total Number of Endpoints:	16	Total Number of Endpoints:	16	Total Number of Endpoints:	19
Timing constraints are not met.					

Figura 5, Timing Summary con Period 1ns

Il tool Vivado permette di analizzare il percorso critico e di valutare il timing richiesto, Il tempo necessario per il percorso critico è: 1.592ns e dunque la frequenza massima 628MHz.




Figura 6, Critical Path

Vado a settare come Timing constraint del clock proprio questo periodo minimo richiesto ed i vincoli temporali sono rispettati con la massima frequenza.



Figura 7, Timing Summary con Period 1.592ns

4.c Power Consumption dopo la fase di Sintesi

In seguito alla fase di sintesi possiamo valutare il Power Consumption previsto per l'architettura realizzata utilizzando come parametri gli standard domestici, il power consumption totale è di 0.116W di cui il 12% relativo alla Potenza Dinamica e l'88% alla Potenza statica.

Summary

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

Total On-Chip Power: 0.116 W

Junction Temperature: 26.3 ℃

Thermal Margin: 58.7 ℃ (5.0 W)

Effective &JA: 11.5 °C/W

Power supplied to off-chip devices: 0 W

Confidence level: Medium

Launch Power Constraint Advisor to find and fix

invalid switching activity





Figura 8, Power Summary

5 Implementazione con Vivado Tool

Durante la fase di Implementazione Vivado prova a implementare la sintesi nella board Zynq-7000 FPGA utilizzando i constrains precedentemente definiti ed otteniamo i seguenti risultati per quanto riguarda Utilizzazione, Timing e Power Consumption.



Design Timing Summary

Setup		Hold		Pulse Width		
Worst Negative Slack (WNS):	0.342 ns	Worst Hold Slack (WHS):	0.108 ns	Worst Pulse Width Slack (WPWS):	0.000 ns	
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns	
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	
Total Number of Endpoints:	15	Total Number of Endpoints:	15	Total Number of Endpoints:	19	

Figura 9, Timing Summary con Period 1.592ns

Summary On-Chip Power Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or 10% Dynamic: 0.011 W (10%)vectorless analysis. Total On-Chip Power: 0.113 W 26% Clocks: 0.003 W (26%)Junction Temperature: 26.3 ℃ Signals: <0.001 W (3%)Thermal Margin: 58.7 °C (5.0 W) 90% Logic: <0.001 W (1%)70% Effective 9JA: 11.5 °C/W 1/0: W 800.0 (70%)Power supplied to off-chip devices: 0 W Device Static: Confidence level: Medium 0.102 W (90%) Launch Power Constraint Advisor to find and fix invalid switching activity

Figura 11, Power Summary

6 Codice VHDL

6.a FF_D.vhd

```
1
2
3
4
5
6
7
    library IEEE;
    use IEEE.std_logic_1164.all;
    entity FF_D is
      port (
           d : in std_ulogic;
            q : out std_ulogic;
           clk : in std_ulogic;
9
           rst : in std_ulogic
10
        );
11 end FF_D;
12
13
   architecture rtl of FF_D is
14 begin
15
       FF_D_p : process(clk,rst)
16
       begin
17
           if rst = 'l' then
               q <= '0';
18
19
            elsif (clk = 'l' and clk'event) then
20
               q <= d;
21
22
            end if;
       end process;
23 end rtl;
```

6.b FF D SHIFTREG.vhd

```
library IEEE;
     use IEEE.std logic 1164.all;
3
4
     entity FF_D_SHIFTREG_N is
5
        generic (Nbit : positive := 8);
6
         port(
7
                 d : in std ulogic;
8
                 q : out std_ulogic_vector(0 to Nbit - 1); -- output dello stato
                 clk : in std ulogic;
10
                 rst : in std ulogic
11
             ):
12
     end FF D SHIFTREG N;
13
     architecture rtl of FF_D_SHIFTREG_N is
14
15
         component FF_D
16
         port (
17
                    in std ulogic;
            d:
            q : out std_ulogic;
18
19
            clk: in std ulogic;
20
            rst : in std ulogic
21
         );
22
         end component FF_D;
23
24
         signal wire : std_ulogic_vector(0 to Nbit - 2);
25
26 begin
     -- generation il primo FFD Ã" connesso all'ingresso, gli altri hanno come ingresso
27
     -- l'output dello stadio precedente, l'output di ogni stadio Ã" riportato come output del modulo
28
29
        GEN: for i in 0 to Nbit-1 generate
30
            FIRST: if i = 0 generate
                 ff_d_F : FF_D port map(d, wire(i), clk, rst);
31
32
                 q(i) <= wire(i);
33
            end generate FIRST;
34
35
             MIDDLE: if i > 0 and i < Nbit-1 generate
36
                ff_d_M : FF_D port map(wire(i-1), wire(i), clk, rst);
37
                 q(i) <= wire(i);
38
            end generate MIDDLE;
39
40
            LAST: if i = Nbit-1 generate
41
                 ff_d_L : FF_D port map(wire(i-1), q(i), clk, rst);
42
            end generate LAST;
43
        end generate GEN;
44 end rtl;
```

6.c GEN_CONV_CODE.vhd

```
entity GEN CONV_CODE is
11
12
13
14
15
16
17
18
             x : in std_ulogic;
a_k : out std_ulogic;
c_k : out std_ulogic;
ck : in std_ulogic;
rst : in std_ulogic
);
       end GEN_CONV_CODE;
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
       architecture rtl of GEN_CONV_CODE is component FF_D_SHIFTREG_N
                   generic (Nbit : positive := 8);
                                d : in std_ulogic;
                                q : out std ulogic_vector(0 to Nbit - 1);
clk : in std_ulogic;
rst : in std_ulogic
             );
end component FF_D_SHIFTREG_N;
              component RC_GeneratorVect
   generic (Nbit : positive :=16);
                    port (
                          GenVect : in std_ulogic_vector(0 to Nbit-1);
x : in std_ulogic_vector(0 to Nbit-1);
y : out std_ulogic
38
39
              end component RC_GeneratorVect;
        constant Mbit : positive := 10;
constant GenVect_2 : positive := (4+1);
                                                                         -- dimensione secondo Shift Register B
-- costante vettore 0000000101 per B
       signal ak: std_ulogic_vector(0 to Nbit-1); -- wire in uscita da ogni stadio dello ShiftRegister A
signal ck: std_ulogic_vector(0 to Mbit-1); -- wire in uscita da ogni stadio dello ShiftRegister B
signal y_1: std_ulogic;
signal y_2: std_ulogic;
                                                      -- wire in uscita dal GenVect1
-- wire in uscita dal GenVect2
        signal Logic_out : std_ulogic; -- wire in ingresso al secondo ShiftRegister C
       signal GenVectSignal1 : std_ulogic_vector(0 to Nbit-1); -- wire in ingresso al GenVect1
signal GenVectSignal2 : std_ulogic_vector(0 to Mbit-1); -- wire in ingresso al GenVect2
             GenVectSignall <= std_ulogic_vector(TO_UNSIGNED(GenVect_1, Nbit)); -- conversione ed assegnamento del valore
GenVectSignal2 <= std_ulogic_vector(TO_UNSIGNED(GenVect_2, Mbit)); -- dei due Vettori Generatori
             c_k <= Logic_out; -- output Ck
a_k <= ak(0); -- output Ak
             A_Shiftreg : FF_D_SHIFTREG_N
                    generic map(Nbit => Nbit)
port map(
                          d => x,
q => ak,
clk => clk,
rst => rst
             GenVect1 : RC_GeneratorVect
    generic map(Nbit => Nbit)
    port map(
                          GenVect => GenVectSignall,
                          x => ak,
y => y_1
              GenVect2 : RC GeneratorVect
                    generic map(Nbit => Mbit)
port map(
                          GenVect => GenVectSignal2,
                          x => ck,
y => y_2
                   );
              C_Shiftreg : FF_D_SHIFTREG_N
                    generic map (Nbit => Mbit)
                    port map(
d => Logic_out,
q => ck,
       end rtl;
```

6.d RC_GeneratorVect.vhd

```
entity RC GeneratorVect is
10
       generic (Nbit : positive :=16);
11
        port (
12
            GenVect : in std_ulogic_vector(0 to Nbit-1);
                                                           -- input Vettore Generatore
          x : in std_ulogic_vector(0 to Nbit-1);
y : out std_ulogic
13
                                                           -- input Settore Stato dello ShiftRegister
14
                                                           -- output
15
        );
    end RC_GeneratorVect;
16
17
18
    architecture rtl of RC GeneratorVect is
19
        signal a : std_ulogic_vector(0 to Nbit-1);
                                                       -- wire uscita della AND tra Stato e Vettore Generatore
        signal par : std_ulogic_vector(0 to Nbit-2); -- wire per realizzare la cascata di XOR
20
21
22
       begin
23
          a <= x and GenVect;
24
25
        -- generation
26
            GEN: for i in 0 to Nbit-1 generate
27
               FIRST: if i = 0 generate
28
                  par(0) <= a(0) xor a(1); -- primo xor necessita dei primi due ingressi
29
               end generate FIRST;
30
               MIDDLE: if i > 0 and i < Nbit-1 generate
31
                   par(i) <= par(i-1) xor a(i); -- cascata di XOR intermedi
32
33
                end generate MIDDLE;
34
35
                LAST: if i = Nbit-1 generate
36
                                               -- output dell'ultimo XOR Ã" anche l'output del modulo
                   y <= par(i-1) xor a(i);</pre>
                end generate LAST;
37
38
            end generate GEN;
39 end rtl;
```

7 Simulatore in Python

```
Generator Vector for ShiftRegister A: 10011
Generator Vector for ShiftRegister B: 00000000101
Chose the command:

->I32, to insert a number(32 bit), the data will be appended in the csv_list
->I16, to insert a number(16 bit), the data will be appended in the csv_list
->I8 (default), to insert a number(8 bit), the data will be appended in the csv_list
->B to insert a bit
->D to Destroy the list and reset the Status of Code Generator
->S to Store the list of data in the csv File, the file will be overwritten
->Q for Quit
```

Lo script permette di inserire un bit per volta con il comando *B* o un intero con il comando *l* su 8/16/32 bit, per quest'ultima opzione viene tenuta in considerazione la rappresentazione in base 2 dell'intero e viene eseguito l'algoritmo per gli 8/16/32 bit consecutivi della rappresentazione inserendo a partire dal LSB.

Ad ogni inserimento di un bit viene salvato lo stato del modulo in un'apposita lista che è possibile salvare in formato csv tramite il comando *S.*

È possibile resettare il modulo e distruggere la lista con il comando *D*, in questo caso lo stato dei registri viene riportato a 0.

7.a Inserimento 8 bit "00000101", I8 5

```
C:\Windows\py.exe
Generator Vector for ShiftRegister A: 10011
Generator Vector for ShiftRegister B: 00000000101
              he command:
->I32, to insert a number(32 bit), the data will be appended in the csv_list
->I16, to insert a number(16 bit), the data will be appended in the csv_list
->I8 (default), to insert a number(8 bit), the data will be appended in the csv_list
->B to insert a bit
->D to Destroy the list and reset the Status of Code Generator
->S to Store the list of data in the csv File, the file will be overwritten
->Q for Quit
Insert a number:
Input Stream: 00000101
Shift Register A: 10000
Shift Register C: 0000000000
a_k: 1
c_k: 1
Shift Register A: 01000
Shift Register C: 1000000000
a_k: 0
c_k: 0
Shift Register A: 10100
Shift Register C: 0100000000
a_k: 1
 _k: 1
Shift Register A: 01010
Shift Register C: 1010000000
a_k: 0
 _k: 1
Shift Register A: 00101
Shift Register C: 1101000000
a_k: 0
 _k: 1
Shift Register A: 00010
Shift Register C: 1110100000
a_k: 0
c_k: 1
Shift Register A: 00001
Shift Register C: 1111010000
 a_k: 0
 _k: 1
Shift Register A: 00000
 Shift Register C: 1111101000
 a_k: 0
c_k: 0
 Chose the command:
               ->I32, to insert a number(32 bit), the data will be appended in the csv_list
->I16, to insert a number(16 bit), the data will be appended in the csv_list
->I8 (default), to insert a number(8 bit), the data will be appended in the csv_list
               ->B to insert a bit
->D to Destroy the list and reset the Status of Code Generator
->S to Store the list of data in the csv File, the file will be overwritten
                ->Q for Quit
```