

Appunti architettura elaboratori

Giovanni Palmieri

September 3, 2021

Contents

1	Introduzione	1
2	Aritmetica dei calcolatori	2
2.1	Somma e Sottrazione	2
2.2	Moltiplicazione	2
2.2.1	Moltiplicazione migliorato	3
2.2.2	Moltiplicazione veloce	3
2.3	Divisione	4
2.3.1	Divisione migliorato	5
2.3.2	Divisione con segno	5
2.4	Virgola mobile	5
2.4.1	Eccezioni e Interrupt	6
2.4.2	Somma in virgola mobile	6

1 Introduzione

2 Aritmetica dei calcolatori

2.1 Somma e Sottrazione

Per eseguire l'addizione di due numeri in complemento a due dobbiamo eseguire l'addizione bit a bit considerando il riporto. Mentre per eseguire la sottrazione dobbiamo prima eseguire il complementetto a due del secondo membro e poi eseguire la somma.

Overflow L'overflow può avvenire quando si esegue la somma di due numeri con lo stesso segno oppure quando si esegue la sottrazione di numeri con segno opposto. Per identificare l'overflow dobbiamo vedere il bit del segno, dato che se i bit del valore non bastano a rappresentare il numero allora il bit del segno verrà impostato a 1 nel caso di positivi e 0 nel caso di negativi.

Overflow negli unsigned Nei valori unsigned per verificare l'overflow nella somma, dobbiamo controllare che il risultato sia maggiore dei due operandi, in caso contrario c'è stato un overflow. Mentre nella sottrazione dobbiamo verificare che il risultato sia minore del minuendo. In caso contrario c'è stato un overflow.

2.2 Moltiplicazione

L'hardware per la moltiplicazione è molto simile al modo in cui si esegue la moltiplicazione su carta.




Figure 1: HW moltiplicazione

Il control test esegue per 64 volte il seguente algoritmo:

1. Controlla che il bit meno valente del moltiplicatore:
 - (a) Se il bit è a 1, allora somma il moltiplicando al prodotto.
 - (b) Se il bit è a 0, non fa nulla.
2. Esegue lo shift left del moltiplicando e lo shift right del moltiplicatore.

2.2.1 Moltiplicazione migliorato

Questo hardware può essere rifinito per essere più veloce ed economico.




Figure 2: HW moltiplicazione migliorato

L'aumento di velocità deriva dall'esecuzione in parallelo, in questo caso lo shift di moltiplicando e moltiplicatore vengono eseguiti mentre il moltiplicando viene sommato al prodotto. L'HW deve assicurarsi di testare il giusto bit del moltiplicatore e di prendere la versione shiftata del moltiplicando. È più economico perchè non ci serve più una ALU a 128 bits e risparmiamo un registro da 128 bits.

2.2.2 Moltiplicazione veloce

Un modo più veloce per eseguire la moltiplicazione è quello di usare un adder per ogni bit del moltiplicatore, in cui un input è il moltiplicando in cui viene eseguita una AND con il bit del moltiplicatore e l'altro è il risultato di una somma precedente. Un modo più efficiente però è quello di organizzare i 64 adder in un albero.




Figure 3: HW moltiplicazione veloce

Questo HW può essere reso più veloce se usiamo dei **carry save adders** e inoltre è facile implementare una pipeline per eseguire più moltiplicazioni in parallelo.

2.3 Divisione

L'algoritmo per calcolare la divisione, sottrae il divisore al dividendo, ossia calcola quante volte può essere sottratto per calcolare il quoziente.




Figure 4: HW Divisione

Iniziamo con il registro del quoziente a 0, il divisore viene scritto nella metà destra dei 128 bits e il resto è inizializzato con il dividendo.

L'HW esegue per 65 volte il seguente algoritmo:

1. Si sottrae il divisore al resto.
2. Si controlla che il resto:

- (a) Se il resto è positivo si esegue lo shift left con 1 al quoziente.
 - (b) Se il resto è negativo si esegue lo shift left con 0 al quoziente e si somma il divisore al resto.
3. Si esegue lo shift right del divisore.

2.3.1 Divisione migliorato

Si può migliorare l'HW per essere più veloce ed economico. La velocità deriva dall'esecuzione simultanea dello shifting di Divisore e Quoziente insieme alla sottrazione. Inoltre usiamo solamente un adder a 64 bit e un solo registro da 129 bits.




Figure 5: HW Divisione Migliorato

2.3.2 Divisione con segno

Per eseguire la divisione con segno dobbiamo eseguire la divisione normale dei numeri positivi e negare il quoziente se i segni di dividendo e divisore non coincidono.

2.4 Virgola mobile

I numeri in virgola mobile che rappresentiamo sono tutti in forma normalizzata, ossia con una sola cifra dopo la virgola diversa da 0. Dato che li rappresentiamo in binario sono tutti i numeri della forma $1,xxx..x \times 2^{yy..yy}$. Quando facciamo un'operazione con questi numeri possiamo incorrere in **overflow** e **underflow**, il primo si ha quando il numero da rappresentare è troppo grande e perciò non ci bastano i bit dell'esponente, mentre il secondo si ha quando il numero è troppo piccolo e comunque non ci bastano i bit dell'esponente.

2.4.1 Eccezioni e Interrupt

Nel casi **over/underflow** alcuni computer sollevano un eccezione. Ossia una chiamata a funzione non programmata, in cui viene salvato l'indirizzo del codice che ha generato l'eccezione in modo da poter continuare la normale esecuzione nel caso in cui del codice "risolutivo" venga fornito. Nel caso di risc-V non viene sollevata nessuna eccezione, ma per sapere se un over/underflow è avvenuto bisogna leggere il registro **FCSR (Floating-point Control and Status Register)**.

2.4.2 Somma in virgola mobile

Per eseguire la somma di due numeri in virgola mobile dobbiamo seguire il seguente algoritmo:

1. Si confrontano gli esponenti e si esegue lo shift a destra della mantissa del numero più piccolo affinché il loro esponente non sia uguale.
2. Si esegue la somma delle due mantisse
3. Si normalizza la somma eseguendo degli shift a destra e incrementando l'esponente oppure degli shift a sinistra decrementando l'esponente.
4. Si controlla la presenza di overflow o underflow e in caso di solleva un eccezione.
5. Si arrotonda la frazione al numero di bit corretto.
6. Si controlla se il numero sia sempre normalizzato:
 - (a) Se il numero è normalizzato abbiamo finito.
 - (b) Se non è normalizzato dobbiamo tornare al passaggio 3.




Figure 6: HW Somma virgola mobile