

제안서 및 선행연구 조사

다중 모델·다중 트랙 실시간 SNN 추론 가속기

구성 문서 2개

생성일 2026-09-09

목차

다중 모델·다중 트랙 실시간 SNN 추론 가속기	3
선행연구 조사	15

다중 모델·다중 트랙 실시간 SNN 추론 가속기

부제: 효율적 메모리 접근을 통한 FPGA 기반 다채널 이상을 탐지 가속기 카드

작성일: 2026-09-04 (rev.2 — 실보드 AX7203B 사양 반영) | 상태: 제안 단계

0. 한 줄 요약

512개 이상의 산업 설비를 **설비별 개인화 SNN 모델**로 동시에 감시하되, 모델 전체가 온칩 메모리에 들어가지 않는 상황에서 **32ms 하드 데드라인**을 지키는 PCIe FPGA 가속기 카드를 설계한다. 핵심 기여는 **모델 재사용 최대화와 데드라인 준수가 충돌하는 지점에서 동작하는 하드웨어 스케줄러**다.

1. 배경과 문제 정의

1.1 출발점 — 현 시스템의 실측 한계

선형 프로젝트 SpikeSense-Edge는 Artix-7 100T에서 PLIF-T SNN(40→128→32→2, 9,280 INT8)을 시분할로 구동한다.

동작 클럭	50 MHz
타임스텝당 클럭	9,607 clk
→ 처리량	$50e6 / 9,607 = 5,204 \text{ timestep/s}$
채널당 요구 레이트	$\text{hop } 512 / 16\text{kHz} = 32 \text{ ms 주기} \rightarrow 31.25 \text{ timestep/s}$
→ 최대 채널 수	$5,204 / 31.25 = 166 \text{ 채널}$

166채널이 물리적 상한이다. 이 연구의 동기는 인위적으로 만든 것이 아니라 기존 시스템이 실제로 못 하는 지점에서 출발한다.

1.2 채널 수만 늘려서는 메모리 연구가 되지 않는다

정직하게 짚어야 할 점이다. 현 구조는 가중치 1벌을 모든 트랙이 공유한다. 채널을 늘려도:

가중치 트래픽	$= 9.28\text{KB} \times (512 \times 31.25) = 148 \text{ MB/s}$	← DDR3 대역폭의 7%
막전위 총량	$= 512 \times 162 \times 2\text{B} = 166 \text{ KB}$	← BRAM에 여유롭게 수용

메모리 병목이 생기지 않는다. 병목은 **"모델 수(M)"**를 늘릴 때 비로소 발생한다.

1.3 모델 수를 늘리는 응용적 필연성

같은 기종의 설비라도 개체마다 마모 상태, 설치 조건, 배경 소음이 다르다. 산업 예지보전에서 **설비별 개인화 모델**은 정확도를 높이는 실제 방향이다.

M(모델 수)을 늘리는 것은 정확도 향상 수단이고, 그것이 곧 메모리 병목을 만든다.

이 연구의 축은 **정확도(M↑) ↔ 메모리 대역폭**의 트레이드오프다. 메모리 문제를 만들기 위해 워크로드를 조작한 것이 아니라, 응용을 개선하려는 시도가 자연스럽게 메모리 문제로 이어진다.

1.4 선행연구 대비 위치 (중요)

"SNN 가중치를 오프칩 DRAM에 두고 온칩 캐시로 접근한다"는 구성 자체는 신규가 아니다. Minitaur(TVLSI 2014)가 Spartan-6 + DDR2 128 MB로 이미 구현했고, 그 논문은 *"memory bandwidth, rather than compute time, fundamentally limits the performance"*라고 명시한다.

따라서 본 제안의 기여는 세 축에 한정해 주장한다:

1. **캐시의 단위가 모델이다** — Minitaur의 지역성은 한 네트워크 안의 뉴런 지역성이지만, 여기서는 모델 정체성이다. 같은 모델을 쓰는 트랙을 묶는 것이 최적화 대상
2. **주기적 하드 데드라인** — 32 ms 위반이 곧 탐지 누락. Minitaur에도, 데이터센터 다중 DNN 문헌에도 없는 제약
3. **모델 fetch 비용이 들어간 스케줄링** — 재사용과 데드라인이 충돌하는 지점에서 동작하는 하드웨어 스케줄러

자세한 근거는 [RELATED_WORK.md](#) §7 참조.

2. 타겟 하드웨어 — ALINX AX7203B

항목	사양	의미
FPGA	XC7A200T-2FGG484I	-2 속도등급 → 100~150MHz 타이밍 여유
LUT / FF	134,600 / 269,200	
DSP48E1	740	SNN은 대부분 미사용
BRAM	13,140 Kb = 1,642.5 KB	막전위 + 모델 캐시가 경쟁
DDR3	1 GB (8Gb), 32-bit, 800 MT/s	피크 3.2 GB/s , 실효 60~70% → ~2.0 GB/s
PCIe	Gen2 ×4 (~1.6 GB/s 실효)	호스트 연동, 모델 갱신 경로
Ethernet	Gigabit ×2 (KSZ9031RNX)	센서 수집 경로
Flash	QSPI 16 MB	부트
확장	40-pin ×2, HDMI, MicroSD	

이 보드는 **PCIe 가속기 카드 폼팩터**다. 호스트 PC에 꽂히는 형태이므로 "가속기"라는 프레이밍이 문자 그대로 성립하고, 다음 두 경로가 동시에 열린다.

- **PCIe**: 호스트가 개인화 모델을 DDR3로 푸시(온라인 모델 갱신) + 판정 결과 회수
- **GigE ×2**: 센서 집선 장비에서 mei 프레임 직접 수집(호스트 없는 엣지 배치)

DDR3 32-bit @ 800MT/s와 1GB 용량은 초안(16-bit / 512MB 가정)보다 유리하다. 대신 **최소 전송 단위가 32 B(BL8 × 4 B)로 커져** 부분 사용 시 낭비 배수도 커진다.

3. 목표 시스템 스펙 (도출 과정 포함)

3.1 모델 크기 S — 역산으로 결정

[조건 1] 온칩 캐시 용량 초과

BRAM = 1,642.5 KB, 캐시 가용분 ≈ 0.7 MB

M=20에서도 초과하려면 $S > 717 \text{ KB} / 20 = 35.9 \text{ KB}$

[조건 2] 대역폭을 의미 있게 소모

DDR3 실효 $\approx 2.0 \text{ GB/s}$

N=512 완전 개인화에서 한계 도달 $\rightarrow S = 2.0 \text{ GB/s} / (512 \times 31.25) = 125 \text{ KB}$

$\rightarrow S \approx 128 \text{ KB}$ 채택

네트워크 구조:

40 $\rightarrow$ 384 $\rightarrow$ 256 $\rightarrow$ 64 $\rightarrow$ 8

40 $\times$ 384 = 15,360

384 $\times$ 256 = 98,304

256 $\times$ 64 = 16,384

64 $\times$ 8 = 512

합계 = 130,560 INT8 = 127.5 KB

뉴런 수 = 384 + 256 + 64 + 8 = 712

출력 = 8 클래스 (정상 + 결함 7종)

출력 8클래스로 다중 결합 진단이 들어가며, 이것이 모델을 키운 응용 측 명분이 된다.

3.2 트랙 수 N — 병목 경계에 맞춤

초안의 N=300은 이 보드에서 여유롭게 통과한다(1.2 GB/s / 2.0 GB/s = 60%). 목표를 병목 경계 위로 올린다.

N = 512 (주 목표), **N = 1,024** (스트레치)

응용 근거: 중형 공장 다개 라인 또는 대형 단일 라인. 설비 종류 8종 $\times$ 기종 변형 4 $\times$ 개체 16대 = 512대.

3.3 모델 수 M — 핵심 스왑 파라미터

M	의미	공유도 N/M
20	기종별 1개 모델	25.6
128	기종 + 설치환경별	4
512	개체별 완전 개인화	1

3.4 연산 처리량

초당 트랙-타임스텝 = $512 \times 31.25 = 16,000$ 회/s
 회당 연산량 = 130,560 ops
 필요 연산량 = $16,000 \times 130,560 = 2.089$ G-ops/s

연산 레인 32개 @ 100 MHz = 3.2 G-ops/s
 이용률 = $2.089 / 3.2 = 65.3\%$ ← 여유 34.7%

트랙 1회 처리 = $130,560 / 32 = 4,080$ cycles = 40.8 μ s
 라운드 1회 = $512 \times 40.8 \mu\text{s} = 20.9$ ms < 32 ms 데드라인 (여유 11.1 ms)

-2 속도등급이므로 100 MHz는 보수적 목표다. 타이밍이 잡히면 150 MHz로 올려 여유를 더 확보할 수 있다.

연산 자원 특성: 레이어 1($40 \times 384 = 15,360$)만 실제 곱셈이고, 나머지 **88.2%는 스파이크 구동 조건부 덧셈**이라 곱셈기가 불필요하다. DSP 32개면 충분하며, 이는 740개의 ****4.3%****에 불과하다. SNN을 쓰기 때문에 가능한 수치이며, **연산은 병목이 아님을 보드 자원으로 증명한다.**

3.5 온칩 메모리 예산

[막전위] 트랙 상태는 31 타임스텝 (992 ms) 동안 유지되어야 함
 $512 \times 712 \times 2 \text{ B} = 729,088 \text{ B} = 712 \text{ KB}$

[BRAM 배분]

총량	1,642.5 KB	
- 막전위	712.0 KB	(43.3%)
- MIG / 기타 로직	100.0 KB	
- 프리페치 버퍼	127.5 KB	(모델 1벌)
= 모델 캐시	703.0 KB	
→ 수용 모델 수	$703 / 127.5 = 5.5$	→ 5벌

M=512 중 5벌만 상주 가능하다. 히트율이 스케줄링 정책에 전적으로 좌우된다.

막전위가 BRAM의 43%를 점유한다는 점에 주목. **막전위와 모델 캐시의 BRAM 쟁탈전**이 이 설계의 구조적 긴장이다.

3.6 DRAM

모델 저장 총량 = $512 \times 127.5 \text{ KB} = 65.3 \text{ MB} / 1 \text{ GB}$ ← 최대 8,200 모델 수용 가능

M (N=512)	라운드당 fetch	대역폭	실효 2.0 GB/s 대비
20	20	79.7 MB/s	4%
128	128	510 MB/s	26%
512	512	2.04 GB/s	102% — 초과
512 (N=1,024)	1,024	4.08 GB/s	204% — 명백 초과

3.7 두 개의 구조적 벽 (보드 사양에서 직접 도출)

벽 1 — DRAM 대역폭 (재사용 없는 완전 개인화 기준)

$$\begin{aligned} N_{\max} &= \text{실효대역폭} / (f_{ts} \times S) \\ &= 2.0 \text{ GB/s} / (31.25 \times 127.5 \text{ KB}) \\ &= 2.0e9 / 4.08e6 = 490 \text{ 트랙} \end{aligned}$$

벽 2 — 온칩 막전위 상주 한계

$$\begin{aligned} \text{막전위 가용 BRAM} &= 1,642.5 - 127.5(\text{캐시 최소 1벌}) - 127.5(\text{프리페치}) - 100(\text{기타}) \\ &= 1,287.5 \text{ KB} \\ N_{\max} &= 1,287.5 \text{ KB} / (712 \times 2 \text{ B}) = 926 \text{ 트랙} \end{aligned}$$

N = 512는 벽 1(490)을 막 넘어선 지점이다. 재사용 스케줄링 없이는 데드라인을 지킬 수 없고, 벽 2(926)까지는 온칩 막전위로 버틸 수 있다. **512~926 구간이 이 연구의 주 무대이며, 1,024를 넘으면 막전위도 오프칩으로 나가 문제의 성격이 바뀐다.**

3.8 입력 인터페이스

$$\begin{aligned} N=512: & \quad 512 \times 41 \text{ B} \times 31.25 = 656,000 \text{ B/s} = 5.25 \text{ Mbps} \\ N=1,024: & \quad 10.5 \text{ Mbps} \end{aligned}$$

GigE 1 Gbps 대비 0.5~1%, PCIe Gen2 x4 대비 무시 가능

입력 대역폭은 이 보드에서 완전히 해결된다. 선행 프로젝트의 SPI 5 Mbps 제약은 사라진다.

3.9 최종 스펙 시트

항목	값	도출 근거
보드	ALINX AX7203B (XC7A200T-2, DDR3 1GB/32bit, PCIe Gen2×4, GigE×2)	확정
트랙 수 N	512 / 1,024(스트레치)	벽 1(490) 직상
모델 수 M	20 / 128 / 512 스왑	기종별 ~ 개체별 개인화
모델 구조	40→384→256→64→8	크기 역산
모델 크기	127.5 KB (130,560 INT8)	
뉴런/모델	712	
출력 클래스	8 (정상 + 결함 7종)	다중 진단
데드라인	32 ms (hard, 주기적)	hop 512 @ 16 kHz
연산 요구	2.089 G-ops/s	512 × 31.25 × 130,560
연산 레인	32 @ 100 MHz (3.2 G-ops/s)	이용률 65.3%
트랙 처리시간	40.8 μs	
라운드 시간	20.9 / 32 ms	
DSP 사용	32 / 740 (4.3%)	88%가 곱셈 불필요
막전위	712 KB 온칩 (BRAM의 43%)	512 × 712 × 2 B
모델 캐시	5벌 (703 KB)	BRAM 잔여
DRAM 대역폭	79.7 MB/s ~ 2.04 GB/s	M 의존
DRAM 용량	65.3 MB / 1,024 MB	
대역폭 벽	490 트랙	2.0GB/s ÷ (31.25 × 127.5KB)
막전위 벽	926 트랙	1,287.5KB ÷ 1,424 B
입력 링크	GigE (5.25 Mbps 소요)	여유 99%

4. 핵심 연구 문제

4.1 두 목표의 충돌

목표 A — 모델 재사용 최대화. 같은 모델을 쓰는 트랙을 연속 처리하면 모델 1회 fetch로 여러 트랙을 처리할 수 있다. M=200이면 이론상 트래픽 25배 감소.

목표 B — 데드라인 준수. 트랙마다 32 ms 하드 데드라인이 있다. 재사용을 위해 같은 모델 트랙을 몰아 처리하면 다른 모델을 기다리는 트랙이 데드라인을 놓치고, 그 채널의 이상 탐지가 지연·누락된다.

라운드로빈은 데드라인을 완벽히 지키지만 재사용률이 0%다. 재사용만 쫓으면 데드라인이 깨진다. **이 파레토 경계를 찾고 그 위에서 동작하는 하드웨어 스케줄러를 만드는 것이 연구 내용이다.**

4.2 예상 반론과 답

"DDR3 2.0 GB/s면 그냥 되는 것 아닌가"

1. **N=512, M=512에서 요구가 2.04 GB/s로 실효 한계를 넘는다.** 벡 1(490 트랙)을 의도적으로 넘긴 설계다.
2. **2.0 GB/s는 순차 전송 가정이다.** 모델 전환마다 DRAM 뱅크·row 전환이 발생하며, 순진한 구현은 실효 대역폭이 피크의 30~50%(1.0~1.6 GB/s)로 떨어진다.
3. **프리페치 마진이 얇다.** 모델 127.5 KB를 2.0 GB/s로 읽으면 63.75 μ s. 트랙 1개 처리가 40.8 μ s이므로 **fetch가 처리보다 1.56배 느리다.** 재사용 없이는 매 트랙마다 스톨이 발생한다.
4. **32-bit DDR3의 최소 burst가 32 B다.** 부분 접근 시 낭비 배수가 16-bit 구성보다 크다.

세 번째가 결정적이다. **재사용이 없으면 fetch가 연산을 앞지르지 못해 구조적으로 데드라인을 못 지킨다.**


4.3 부가 축 — 적응형 우선순위

이상 점수가 상승 중인 채널에 더 자주·더 정밀한 자원을 배분하고 안정적인 채널은 등성등성 처리하면, 같은 대역폭으로 더 나은 탐지 성능을 얻을 수 있다. 순수 아키텍처 연구에 없는, 응용과 결합된 각도다.

4.4 PCIe를 활용한 온라인 모델 갱신

호스트가 재학습된 개인화 모델을 PCIe로 DDR3에 푸시하는 동안 추론이 계속 돌아야 한다. **모델 갱신 트래픽과 추론 fetch 트래픽이 DDR3 대역폭을 두고 경쟁하며, 갱신 중에도 데드라인이 지켜져야 한다.** 실제 배치에서 반드시 필요한 기능이자 추가 연구 지점이다.

5. 가속기 구조



5.1 핵심 설계 원리

① **트랙 배치 (모델 스테이셔너리)** 모델 하나가 캐시에 올라와 있는 동안 그 모델을 쓰는 트랙들을 연속 처리한다. 스케줄러의 기본 동작이며, 데드라인이 배치 길이를 제약한다.

② 3단 파이프라인

fetch 63.75 μ s > 트랙 처리 40.8 μ s이므로, **한 모델당 최소 2트랙 이상 배칭해야 fetch를 숨길 수 있다**. 이 부등식이 스케줄러의 하한 제약이다.

㉓ **뉴런 병렬 레인** 32 레인이 한 트랙의 출력 뉴런을 분담한다. 가중치 스트림을 레인별로 분배하고 스파이크 입력은 브로드캐스트한다. 레이어 2~4는 입력이 이진이므로 곱셈기 없이 게이트된 덧셈만 수행한다.

㉔ **막전위 온칩 상주** $N \leq 926$ 에서만 성립한다(벽 2). 스트레치 목표 $N=1,024$ 는 이 벽을 넘으므로 막전위 압축 또는 오프칩 이동이 필요하다.

5.2 모듈 목록

모듈	역할	출처
<code>track_scheduler</code>	재사용 ↔ 데드라인 스케줄링	핵심 신규
<code>model_cache</code>	BRAM 모델 캐시, 교체 정책	신규
<code>model_prefetch</code>	선인출, 더블 버퍼링	신규
<code>axi_master</code> + MIG	DDR3 인터페이스	신규
<code>pcie_dma</code>	호스트 모델 푸시 / 결과 회수	신규 (Xilinx IP)
<code>eth_ingest</code>	GigE 프레임 수집	신규
<code>compute_array</code>	32 레인 MAC/누산	<code>mac_unit.v</code> 확장
<code>membrane_bank</code>	트랙별 막전위	<code>membrane_mem_mult.v</code> 확장
<code>plift_core</code>	PLIF-T 뉴런 갱신	기존 재사용
<code>anomaly_judge</code>	8클래스 판정	<code>anomaly_judge_mult.v</code> 확장
<code>deadline_monitor</code>	마감 위반 카운터, 지연 히스토그램	평가 핵심
<code>perf_counter</code>	캐시 히트율, DRAM 트래픽, row hit	평가용
<code>bypass_path</code>	라운드로빈 + 캐시 없음 baseline	공정 비교용

실험 설계상 필수: baseline과 제안 기법을 **같은 비트스트림 내 런타임 스위치**로 구현한다. 별도 설계로 비교하면 클럭·컨트롤러 설정 차이로 공격받는다.

6. 구현 계획

단계	내용	산출물
0. 사전 검증	MIG DDR3 루프백 대역폭 실측, 순차/랜덤 접근 패턴별 실효 대역폭	실측 대역폭 곡선
1. 모델 확장	40→384→256→64→8, 8클래스 학습, INT8 양자화	정확도, 가중치 바이너리
2. 워크로드 생성	M 스왑용 모델 세트, 비동기 트랙 도착 트레이스, 골든 벡터	시뮬레이션 입력
3. 연산 코어	32 레인 어레이 + 막전위 뱅크, 단일 모델 검증	RTL + tb PASS
4. 메모리 경로	MIG 연결, 모델 캐시, 프리페치 파이프라인	RTL + 대역폭 실측
5. 스케줄러	EDF / 재사용 그룹핑 / 하이브리드 정책	RTL + 정책 비교
6. 호스트 연동	PCIe DMA, 온라인 모델 갱신	드라이버 + 데모
7. 평가	M·N 스왑, 파레토 곡선, baseline 대비	결과 데이터셋
8. 스트레치	N=1,024, 막전위 오프칩/압축	확장 분석

단계 0이 모든 것을 좌우한다. DDR3 실효 대역폭이 1.4 GB/s 이하로 나오면 벽 1이 343 트랙으로 내려가고, N=512 목표와 모델 크기를 재조정해야 한다.

7. 평가 방법

7.1 지표

지표	정의	목표
마감 위반율	32 ms 내 완료 실패 트랙 비율	0% (하드 제약)
모델 캐시 히트율	fetch 회피 비율	최대화
DRAM 트랙픽	초당 전송 바이트	최소화
실효 대역폭 이용률	실제 사용 / 이론 피크	참고
지원 채널 수 상한	위반 0%를 유지하는 최대 N	최종 성능 지표
처리 지연 분포	프레임 도착 → 판정 완료	p99 보고
전력 / 채널	보드 실측 ÷ N	엣지 논거

7.2 비교 대상

1. 라운드로빈 + 캐시 없음 (naive baseline)
2. EDF만 (데드라인만 고려, 재사용 무시)
3. 재사용 그룹핑만 (데드라인 무시)
4. 제안 하이브리드
5. (선택) 호스트 CPU / GPU 소프트웨어 구현 — 전력·처리량 비교

7.3 결과의 형태

핵심 산출물은 **파레토 곡선**이다. 가로축 재사용률, 세로축 마감 위반율 평면에 각 정책을 배치하고, *******위반 0%를 유지하며 달성 가능한 최대 재사용률^{***}과 그로부터 도출되는 **지원 채널 수 상한**을 제시한다.

8. 예상 결과

전부 추정치이며 실측으로 검증해야 한다.

지표 (N=512, M=512)	라운드로빈	제안 스케줄러
모델 캐시 히트율	0~5%	50~75%
DRAM 트래픽	2.04 GB/s (초과)	0.6~1.1 GB/s
마감 위반율	다수 발생	0% 유지
지원 채널 수	~490 (벽 1)	800~926 (벽 2까지)

정성적 결과 예상: M이 작을 때($\ll N$)는 재사용 그룹핑이 지배적으로 유리하고, M이 N에 접근하면 재사용 여지가 사라져 프리페치와 DRAM row 지역성이 성능을 결정한다. 두 구간의 전환점과, 하이브리드 정책이 양쪽에서 모두 견디는지가 결과의 핵심이 될 것이다.

9. 리스크와 검증 필요 가정

가정	위험	확인 방법	우선순위
DDR3 실효 대역폭 60~70% (2.0 GB/s)	낮으면 벽 1이 내려가 목표 재조정 필요	MIG 루프백 실측	최우선
32레인 @100 MHz 타이밍 클로징	-2 등급이라 유리하나 미검증	조기 합성 시도	높음
40→384→256→64→8이 8클래스에서 유효 정확도	과적합 가능	학습 먼저 수행	높음
M=512 개인화가 실제로 정확도를 올림	안 오르면 명분 붕괴	데이터로 검증	높음
8클래스 결함 라벨 데이터 확보	MIMII/DCASE는 이진 중심	데이터셋 조사	중간
트랙 도착이 비동기	동기 도착이면 문제가 쉬워짐	시나리오 정의 명시	중간(중요)
DDR3 page size / 뱅크 구성	row 지역성 분석의 전제	탐재 칩 데이터시트	중간

비동기 도착 주의: 모든 채널이 동시에 프레임을 내놓고 32 ms 전체를 자유롭게 쓸 수 있다면, 모델 순으로 정렬하는 것만으로 재사용이 최대화되어 문제가 쉬워진다. **비동기 도착과 채널별 개별 데드라인**을 시나리오에 명시해야 연구 문제가 성립한다.

부록 A. 계산 요약

[보드] AX7203B / XC7A200T-2 / DDR3 1GB 32-bit 800MT/s / PCIe Gen2 x4 / GigE x2
BRAM = 13,140 Kb = 1,642.5 KB
DDR3 피크 = 800 MT/s × 4 B = 3.2 GB/s, 실효 가정 2.0 GB/s

[워크로드]

f_ts = 1 / 32ms = 31.25 회/s
N = 512 (스트레치 1,024)
M = 20 / 128 / 512
S = 127.5 KB = 130,560 INT8, 뉴런 712, 8 클래스

[연산]

요구 = 512 × 31.25 × 130,560 = 2.089 G-ops/s
레인 32 @ 100MHz = 3.2 G-ops/s → 이용률 65.3%
트랙 = 130,560 / 32 = 4,080 clk = 40.8 μs
라운드 = 512 × 40.8 μs = 20.9 ms < 32 ms

[온칩]

막전위 = 512 × 712 × 2 = 712 KB (BRAM의 43.3%)
캐시 = 1,642.5 - 712 - 100 - 127.5 = 703 KB → 5 모델

[DRAM]

최악 = 512 × 31.25 × 127.5KB = 2.04 GB/s (실효 2.0 초과)
최선 = 20 × 127.5KB / 32ms = 79.7 MB/s
저장 = 512 × 127.5KB = 65.3 MB / 1,024 MB

[두 개의 벽]

벽1 대역폭 = 2.0e9 / (31.25 × 130,560) = 490 트랙
벽2 막전위 = (1,642.5 - 127.5 - 127.5 - 100) KB / (712 × 2 B) = 926 트랙
→ 연구 주 무대 = 512 ~ 926 트랙 구간

[프리페치 부등식]

모델 fetch = 127.5KB / 2.0GB/s = 63.75 μs
트랙 처리 = 40.8 μs
→ fetch / 처리 = 1.56 → 모델당 최소 2트랙 배칭 필요

[입력]

512 × 41 B × 31.25 = 5.25 Mbps (GigE의 0.5%)

관련 문서

- 선행연구 조사: [RELATED_WORK.md](#)
- 수집 논문: [papers/](#)

선행연구 조사

대상 주제: 다중 모델·다중 트랙 실시간 SNN 추론 가속기 (효율적 메모리 접근)

조사일: 2026-09-09 (rev.3 — 구독 문헌 6편 확보) | 수집 논문 39편 → [papers/](#)

조사 범위. 최대 위험 문헌이었던 **SNAVA**는 원문 확보 후 판정 완료(\$2 — 충돌 없음). ACM DL·ScienceDirect·Springer 구독 문헌도 확보했다. 미확보 3편은 \$6 참조.

1. 요약 — 네 갈래와 빈 자리

갈래	무엇을 다루나	무엇을 안 다루나
A. SNN 가속기	스파이크 회소성, 데이터플로우, 메모리 계층	단일 모델 전체. 다중 테넌트·데드라인 없음
B. 다중 DNN 스케줄링	다중 테넌트, 데드라인, 공정성	전부 ANN. SNN의 시간축 상태(막전위) 없음
C. 가중치 스트리밍	온칩/오프칩 가중치 관리, 프리페치	단일 모델, 정적 스케줄
D. 다중 모델 SNN 시뮬레이터	뉴런 모델 프로그래머빌리티, 다중 FPGA 확장	전량 온칩 BRAM. 오프칩 계층·스케줄링 없음

빈 자리: (다중 모델 DRAM 상주) × (다수 동시 트랙) × (주기적 하드 데드라인) × (SNN) 을 동시에 다루는 연구를 찾지 못했다.

2. SNAVA 정밀 분석 — 충돌하지 않음 (판정 완료)

Sripad et al., *SNAVA—A real-time multi-FPGA multi-model spiking neural network simulation architecture*, Neural Networks 97 (2018) 28–45. Universitat Politècnica de Catalunya. 원문 확보:
`papers/D00_SNAVA_multimodel_SNN.pdf` (18p)

제목에 real-time + multi-model + SNN이 모두 들어 있어 최대 위험 문헌으로 분류했으나, 원문 확인 결과 용어가 다른 것을 가리킨다.

2.1 용어의 실제 의미

용어	SNAVA에서의 의미	본 제안에서의 의미
multi-model	뉴런 모델의 프로그래머빌리티 — LIF / Izhikevich / Iglesias-Villa / Synfire chain을 같은 SIMD 어레이에서 실행. 커스텀 ISA로 알고리즘을 바꿔 끼움	학습된 네트워크 인스턴스 M개를 동시 서빙. 설비별 개인화 가중치
real-time	생물학적 1 ms 타임스텝을 놓치지 않는 것 (뉴런 시간해상도 추종)	응용 하드 데드라인 32 ms. 위반 = 탐지 누락
virtualization	PE 하나가 가상뉴런 128개를 시분할	데이터패스 1벌이 트랙 N개를 시 분할 (개념은 유사)

2.2 메모리 구조 — 결정적 차이

SNAVA는 오프칩 DRAM을 전혀 쓰지 않는다. 논문 §3의 세 가지 설계 축 중 두 번째:

"A distributed memory system has been implemented... The memory system allows accessing the memory in each processor by spending a single clock cycle. Putting into practice of such a system was possible since modern FPGAs have thousands of Blocks of RAM integrated in them."

PE마다 Synaptic BRAM + Neural BRAM + CAM을 두고 전량 온칩에서 해결한다. 모델 캐시도, 가중치 스트리밍도, 메모리 스케줄링도 존재하지 않는다. 본 제안의 문제(모델이 온칩에 안 들어감)가 아예 발생하지 않는 설계다.

2.3 규모 — 오히려 본 제안을 뒷받침하는 근거

논문 Table 2 (단일 FPGA 기준):

구현	뉴런	시냅스	디바이스
SNAVA	12,800 (가상)	20,000	Kintex-7 XC7K325T
Minitaur	65,536	16,780,000	Spartan-6 XC6SLX150
Bluehive	64,000	64,000,000	Altera Stratix IV

SNAVA는 XC7A200T보다 큰 Kintex-7 325T를 쓰고도 시냅스 20,000개에서 멈춘다. 온칩 BRAM만 쓰기 때문이다. 본 제안은 DDR3 1GB에 39.2M 시냅스(512모델 × 130,560 × 2) 를 두고 캐시 계층으로 접근한다. 규모가 3자리수 차이 난다.

활용 방향: SNAVA를 경쟁 문헌이 아니라 motivation 근거로 인용한다 — "다중 모델 SNN을 온칩 BRAM만으로 구현하면 단일 보드당 시냅스 2만 개에서 막힌다(SNAVA). 개인화 모델을 수백 개 서빙하려면 오프칩 메모리 계층이 불가피하다."

2.4 그 밖의 차이

축	SNAVA	본 제안
목적	신경과학 시뮬레이션·프로토타이핑 도구	산업 이상탐지 추론 가속기
스케줄링	없음 (동기 SIMD, 고정 사이클 수)	재사용↔데드라인 최적화가 핵심 기여
확장 방식	다중 FPGA 링 (최대 127보드)	단일 보드 + DRAM 계층
데드라인 위반 개념	없음	핵심 평가 지표
응용	Synfire chain, STDP 실험	다채널 설비 이상음 8-class 진단
학습	STDP 온칩 지원	추론 전용 (학습은 호스트)

결론: 차별화 지점을 다시 잡을 필요 없음. 제안의 축은 그대로 유지한다.

2.5 SNAVA에서 가져올 것

- **AER 기반 스파이크 분배**(Dorta et al. 2016, 링 토폴로지) — 다중 보드 확장 시 참고
- 성능 모델링 방식: $NT = K1 \cdot N \cdot NV + K2 \cdot NV + K3 \cdot S + NF \cdot NCHIPS$ 형태의 사이클 수 해석식. 본 제안도 유사한 해석 모델을 세워 실측과 대조하면 좋다
- 16-bit 고정소수점 정밀도 분석 방법론 (v(t) 7 decimal bits 등)
- CPU/GPU 대비 벤치마크 구성 (Table 1: 1.78 ms vs GPU 6.96 ms vs CPU 230 ms) — 본 제안의 §7.2 비교군 설계 참고

3. 갈래 A — SNN 가속기와 메모리

3.1 핵심 전제를 뒷받침하는 문헌

FeNN-DMA (2026, Univ. of Sussex) — [papers/A05_FeNN_DMA_RISCV_SNN.pdf](#)

"SNNs have a **much lower arithmetic intensity** than ANNs and are therefore not well-matched to standard accelerators like GPUs and TPUs. **FPGAs are designed for such memory-bound workloads.**"

본 제안의 전제를 명시적으로 진술한 최신 문헌. RISC-V SoC에 DMA를 붙여 오프칩에서 가중치를 스트리밍하며 코어당 16K 뉴런 / **256M 시냅스**를 시뮬레이션한다.

- **활용:** 제안서 배경 절에 직접 인용
- **차이:** 프로그래머블 SoC, 한 번에 하나의 네트워크. 다중 테넌시·데드라인 없음

Minitaur (TVLSI 2014, Neil & Liu, UZH/ETH) — [papers/A22_Minitaur_TVLSI2014.pdf](#)

"This implementation was primarily used for **prototyping caching strategies** since **memory bandwidth, rather than compute time, fundamentally limits the performance** of the hardware." "**Cache locality is critical** in optimizing neuron weight and state lookups."

본 제안과 구조적으로 가장 가까운 선행 문헌. Spartan-6 LX150(BRAM 549 kB) + **DDR2 128 MB 메인 메모리** 구성에 32개 코어를 두고, 각 코어가 state 캐시와 weight 캐시를 갖는다. 뉴런 ID 하위 5비트로 코어에 striping해 지역성을 확보하고, 연결은 range-rule 형식으로 압축 저장한다. 65K 뉴런 / 1.5 W.

- **인정해야 할 점:** "SNN 가중치를 오프칩 DRAM에 두고 온칩 캐시로 접근한다"는 구성은 **2014년에 이미 나왔다**. 이 조합 자체는 신규성이 아니다
- **활용:** 메모리 대역폭이 SNN 가속기의 진짜 병목이라는 명제를 12년 전 문헌으로 뒷받침. 제안서 §1의 가장 강한 인용
- **차이:** ① 단일 네트워크 — 모델이 여러 개일 때의 전환·캐시 교체가 없다 ② 캐시 지역성이 **한 네트워크 안의 뉴런 지역성**이지 **모델 정체성**이 아니다 ③ 하드 데드라인 개념이 없다(이벤트 구동, 정확도-지연 트레이드오프만) ④ 스케줄링 문제가 존재하지 않는다

SpinalFlow (ISCA 2020, Univ. of Utah) — [papers/A01_SpinalFlow_ISCA2020.pdf](#)

"SNN dataflows must consider neuron potentials for **several ticks**, introducing a new data structure and a new dimension to the reuse pattern."

SNN이 타임스텝마다 가중치를 반복 fetch하고 막전위를 유지해야 하는 문제를 정식화한 기준 논문. 4-bit/90% 희소도에서 Eyeriss 대비 에너지 1.8배 절감.

- **중요:** 초기 후보였던 "타임스텝 가중치 재읽기" 아이디어는 **이 논문이 이미 해결했다**. 신규 기여가 아니라 재현할 baseline이다

3.2 메모리 계층·데이터플로우

SpikeX (2025, UCSB, TCAD) — [papers/A03_SpikeX_2025.pdf](#) 시스톨릭 어레이 SNN 가속기. **3단 메모리 계층(오프칩 RAM → GLB → 더블버퍼 L1)**으로 multi-bit weight 이동을 줄인다. 본 제안의 캐시 계층과 가장 가까운 구조적 참고 문헌.

- **차이:** 단일 모델. 모델 간 전환·캐시 교체 정책 없음

LoAS (2024, Yale/UCF) — [papers/A04_LoAS_dual_sparse.pdf](#) Dual-sparse SNN(스파이크 + 가중치 모두 희소)의 spMspM 가속.

- **차이:** 희소성 축. 본 제안과 직교 → **결합 가능성 있음**

SparkXD / EnforceSNN — [papers/A06_*.pdf](#), [papers/A14_*.pdf](#) 근사 DRAM에서 SNN을 견고하게 돌리는 연구. SNN 가속기의 DRAM 접근을 직접 다룬 드문 사례지만, 방향이 에너지·내결함성이며 스케줄링이 아니다.

Identifying Efficient Dataflows for SNNs (ISLPED 2022, Purdue, Kaushik Roy) — [papers/A16_IdentifyingDataflows_SNN.pdf](#)

"SNNs require **one additional data structure — the membrane potential (Vmem) for each neuron** which is updated every timestep. Hence, the dataflow requirements for energy-efficient hardware implementation of SNNs **can be different from the standard ANNs.**"

본 제안이 지목한 "**막전위가 온칩 자원을 두고 가중치와 경쟁한다**"는 긴장을 정식화한 문헌. 온칩 자원량이 다른 3가지 아키텍처에 대해 최적 데이터플로우 규칙을 도출하고 EDP 90% 이상 개선을 보고한다.

- **활용:** 제안서 §3.5(막전위 712KB가 BRAM의 43%)의 이론적 근거. 데이터플로우 선택 규칙을 그대로 참조
- **차이:** 단일 모델, 단일 추론. 다중 테넨시·데드라인·오프칩 모델 전환 없음

A Large-Scale SNN Accelerator for FPGA Systems (ICANN 2012, Cheung & Schultz, Imperial College) —
papers/A18_LargeScaleSNN_FPGA_ICANN2012.pdf

"We utilize **on-chip memory to store frequently accessed variables...** such that **most of the memory bandwidth is used to access neuronal parameters and synaptic data.**"

온칩/오프칩 분담을 명시적으로 설계한 초기 문헌. 단일 FPGA로 64K 뉴런을 실시간의 2.5배로 시뮬레이션하며, 실행 시간이 발화율에 비례한다.

- **활용:** SNN 가중치 스트리밍의 직접 조상. 온칩에 무엇을 남기고 무엇을 흘릴지의 분담 원칙
- **차이:** 시뮬레이션 목적, 단일 네트워크, 스케줄링 없음

A reconfigurable FPGA-based SNN accelerator (Microelectronics Journal 2024, 북경대) —

papers/A15_Reconfigurable_SNN_accel.pdf "reconfigurable"이 **다중 모델을 뜻하지 않는다**. 공간 컨볼루션 모듈과 시간 누적 모듈 사이의 데이터패스 재구성을 가리키며, STBP 온칩 학습과 sparse zero-hopping을 지원한다(추론 5.98 TOPS, 6.94 W).

- **판정:** 용어 겹침일 뿐 충돌 없음. SNAVA와 같은 경우

Spiking Transformer Hardware Accelerators in 3D Integration (ICCAD 2024, UCSB+GaTech) —

papers/A17_SpikingTransformer_3D.pdf 스파이킹 트랜스포머 전용 3D 집적 가속기. SpikeX(A03)와 같은 그룹(Peng Li)의 후속.

- **차이:** 대규모 단일 모델. 본 제안과 직교

기타: A02_S2N2, A07~A10 (희소 압축·벡터와이즈·자원효율·FireFly), A11_NeuroRing (다중 FPGA 링), A12_LIFonly, A13_SharingLIF

3.3 관찰

SNN 가속기 분야에서 **메모리 최적화는 이미 밀집 지역**이다. 초기 검토했던 "스파이크 구동 랜덤 접근 비닝" 아이디어는 SpikeX·LoAS·SpinalFlow·SparkXD가 인접 영역을 점유하고 있어 신규성 확보가 어렵다. **다중 테넌트·실시간 축으로 선회한 판단**은 타당하다.

4. 갈래 B — 다중 DNN / 다중 테넌트 스케줄링

본 제안의 **방법론적 조상**. 전부 ANN 대상이다.

Sparse-DySta (2023, Samsung AI Center & Cambridge) — papers/B03_SparseDySta_multiDNN.pdf 희소 다중 DNN 워크로드 스케줄링. 정적 + 동적 이중 스케줄러. "**latency constraint violation rate**" 를 핵심 지표로 사용하고 공개 벤치마크를 구축(SamsungLabs/Sparse-Multi-DNN-Scheduling).

- **가장 중요한 참고 문헌.** 평가 지표와 실험 설계를 그대로 참고
- 위반율 10% 감소, 평균 정규화 turnaround 4배 개선
- **차이:** ANN, 데이터센터/모바일, soft real-time

Terastal (RTCSA 2026, UC Irvine) — papers/B01_Terastal_multiDNN_RT.pdf 이기종 가속기 상의 실시간 다중 DNN. FCFS / EDF / DREAM 대비 마감 위반율 **40.58% / 30.53% / 36.27% 감소**.

- **활용:** EDF를 baseline으로 삼는 근거
- **차이:** 레이어를 이기종 가속기에 매핑. 가중치 오프칩 전송 비용은 다루지 않음

Spatial- and time-division multiplexing in CNN accelerator (Parallel Computing 2022, NTT) —

[papers/B07_SpatialTimeDivMux_CNN.pdf](#) 하나의 FPGA 가속기를 여러 작업이 공간·시간 분할로 공유하는 구조. 본 제안의 시분할 다중 트랙과 개념적으로 가장 가까운 선행이다.

- **차이:** CNN 대상, 모델 오프칩 전환 비용·하드 데드라인 없음

IsoSched / THEMIS / B05 / B06 — 선점형 타일 스케줄링, 다중 테넌트 FPGA 시공간 공정성(부분 재구성), 확정적 실시간 스케줄링, GPU 런타임 인지 스케줄링

4.1 관찰

다중 테넌트 스케줄링 문헌은 성숙했지만 **모두 ANN이고, 대부분 "모델은 이미 메모리에 있다"고 가정한다**. 본 제안의 핵심인 *모델 자체를 DRAM에서 끌어오는 비용이 스케줄링 결정에 들어가는 구조*는 다루어지지 않는다. 또한 **주기적 하드 데드라인**은 데이터센터의 soft SLO와 성격이 다르다.

5. 갈래 C — 가중치 스트리밍과 프리페치

AutoWS (2023, Imperial College London) — [papers/C01_AutoWS_weight_streaming.pdf](#) 레이어별 파이프라인 DNN 가속기에서 온칩/오프칩 메모리를 함께 활용하는 가중치 저장 최적화. **오픈소스**(github.com/Yu-Zhewen/AutoWS).

- **활용:** 캐시/스트리밍 설계공간 탐색 방법론. 코드 확인 가치 있음
- **차이:** 단일 모델, **정적 스케줄** 전제

PRESERVE (2025) — [papers/C03_PRESERVE_prefetch.pdf](#) 분산 LLM 서빙에서 모델 가중치와 KV-cache 프리페치. 프리페치-통신 오버랩 기법 참고.

Tessera (2026) / C04 / C05 — UMA 엣지 가속기 가중치 스트리밍, NN 메모리 계층 구성, 다중 컴퓨트 엔진 분석 비용 모델

6. 문헌 확보 현황

계획했던 문헌을 모두 확보했다(39편). 09-09에 SATA([A20](#), arXiv 판본), Bluehive([A21](#), 케임브리지 공개본), Minitaur([A22](#), UZH ZORA 공개본)를 마지막으로 미확보 목록이 비었다. 셋 다 IEEE 구독 없이 오픈 판본으로 대체했다.

조사에서 제외: "FPGA-based spiking attention NN accelerator"는 **실재하지 않는 문헌**으로 확인되어 제거했다. **정정 (09-09):** "Efficient spiking conv NN accelerator with multi-structure compatibility"는 한때 함께 제외했으나 **실재하는 논문이며**(Front. Neurosci. 2025, DOI 10.3389/fnins.2025.1662886) [A19](#)로 등록했다. 초기 다운로드 실패는 DOI 추정 오류 때문이었다.

7. 차별화 논거

Minitaur(2014) 확인 후 조정됨. "SNN 가중치를 오프칩 DRAM에 두고 온칩 캐시로 접근한다"는 구성 자체는 신규성이 아니다. 기여는 **다중 모델 · 하드 데드라인 · 스케줄링** 세 축에 집중해야 한다.

신규성을 주장할 수 있는 것

1. **모델 전송 비용이 스케줄링 결정에 들어간다.** 갈래 B(다중 DNN 스케줄링)는 모델이 이미 온칩에 있다고 가정한다. Minitaur는 캐싱을 하지만 스케줄링 문제가 없다(단일 네트워크). 본 제안은 **모델 fetch 비용과 데드라인을 동시에 최적화**한다.
2. **캐시의 단위가 모델이다.** Minitaur의 지역성은 *한 네트워크 안의 뉴런* 지역성이고, 본 제안의 지역성은 *모델 정체성*이다 — 같은 모델을 쓰는 트랙을 묶는 것이 최적화 대상이다.
3. **주기적 하드 데드라인.** 센서 샘플링 주기(32 ms)에서 오는 하드 제약은 데이터센터 soft SLO와도, Minitaur의 정확도-지연 트레이드오프와도 다르다. 위반이 곧 탐지 누락이다.
4. **트랙 수에 비례하는 막전위 압력.** ISLPED'22(A16)가 단일 모델 기준으로 막전위 데이터플로우를 정식화했으나, **N에 비례해 막전위가 커져 모델 캐시와 온칩 자원을 다투는 다중 테넌트 상황**은 다루지 않았다(N=512에서 BRAM의 43%).
5. **모델 수 M이 정확도 손잡이이자 대역폭 손잡이.** 정확도-메모리 트레이드오프를 M 하나로 스위칭할 수 있다.

신규성을 주장하면 안 되는 것

- SNN이 memory-bound라는 관찰 (Minitaur 2014, FeNN-DMA 2026이 이미 명시)
- 오프칩 가중치 + 온칩 캐시 구조 (Minitaur 2014, A18 ICANN 2012)
- 타임스텝 간 가중치 재사용 데이터플로우 (SpinalFlow 2020)
- 막전위가 별도 데이터 구조로 압력을 준다는 지적 (A16 ISLPED 2022)

8. 다음 조사 단계

- ☒ SNAVA 원문 확보 및 정독 → 완료. 충돌 없음(\$2)
- ☒ Minitaur (TVLSI 2014) 확보 → 완료 A22. DDR2 + 온칩 캐시 구조 확인 — 가장 가까운 선행
- ☒ Bluehive (FCCM 2012) 확보 → 완료 A21
- ☒ SATA 확보 → 완료 A20
- ☒ ACM-DL / ScienceDirect / Springer 구독 문헌 확보 → 완료 (A15·A16·A17·A18·B07)
- ☐ SpinalFlow / SpikeX / Sparse-DySta forward citation 추적
- ☐ multi-tenant SNN, deadline-aware SNN accelerator, model caching FPGA 키워드 Google Scholar 재검색
- ☐ 산업 예지보전에서 **설비별 개인화 모델**이 실제 사용되는지 근거 문헌 확보 (제안서 §1.3 뒷받침)
- ☐ 8클래스 결함 라벨 음향 데이터셋 조사 (MIMII/DCASE는 이진 중심)

부록 — 수집 논문 목록

A. SNN 가속기 (22편)

파일	논문
A01	SpinalFlow: An Architecture and Dataflow Tailored for SNNs (ISCA 2020)
A02	S2N2: A FPGA Accelerator for Streaming SNNs (FPGA 2021)
A03	SpikeX: Accelerator Architecture and Network-Hardware Co-Optimization (2025)
A04	LoAS: Fully Temporal-Parallel Dataflow for Dual-Sparse SNNs (2024)
A05	FeNN-DMA: A RISC-V SoC for SNN Acceleration (2026)
A06	SparkXD: SNN Inference using Approximate DRAM
A07	Sparse Compressed SNN Accelerator for Object Detection
A08	VSA: Reconfigurable Vectorwise SNN Accelerator
A09	A Resource-efficient SNN Accelerator Supporting Emerging Neural Encoding
A10	FireFly: High-Throughput HW Accelerator for SNNs
A11	NeuroRing: Scaling SNNs via Multi-FPGA Bidirectional Ring Topologies (2026)
A12	Lightweight LIF-only SNN accelerator using differential time encoding
A13	Sharing Leaky-Integrate-and-Fire Neurons for Memory-Efficient SNNs
A14	EnforceSNN: SNN Inference with Approximate DRAM
A15	A reconfigurable FPGA-based SNN accelerator (Microelectronics J. 2024)
A16	Identifying Efficient Dataflows for SNNs (ISLPED 2022) — 막전위 데이터플로우
A17	Spiking Transformer Hardware Accelerators in 3D Integration (ICCAD 2024)
A18	A Large-Scale SNN Accelerator for FPGA Systems (ICANN 2012) — 온칩/오프칩 분담
A19	Efficient spiking conv NN accelerator with multi-structure compatibility (Front. Neurosci. 2025)
A20	SATA: Sparsity-Aware Training Accelerator for SNNs (TCAD) — 에너지 분해에서 메모리 지배
A21	Bluehive: FPCM for Extreme-Scale Real-Time NN Simulation (FCCM 2012) — 64M 시냅스, 오프칩 구조
A22	Minitaur (TVLSI 2014) — DDR2 + 온칩 가중치 캐시. 가장 가까운 선행

B. 다중 DNN / 다중 테넌트 스케줄링 (7편)

파일	논문
B01	Terastal: Layer-Variant Scheduling for Real-Time Multi-DNN (RTCSA 2026)
B02	IsoSched: Preemptive Tile Cascaded Scheduling of Multi-DNN (2025)
B03	Sparse-DySta: Sparsity-Aware Dynamic and Static Scheduling (2023)
B04	THEMIS: Scheduling for Fair Multi-Tenant Use in FPGAs
B05	Towards Fair and Firm Real-Time Scheduling in DNN Multi-Tenant Systems
B06	Automated Runtime-Aware Scheduling for Multi-Tenant DNN Inference on GPU
B07	Spatial- and time-division multiplexing in CNN accelerator (Parallel Computing 2022)

C. 가중치 스트리밍 / 메모리 계층 (5편)

파일	논문
C01	AutoWS: Automate Weights Streaming in Layer-wise Pipelined DNN Accelerators
C02	Tessera: Near-Line-Rate Weight Streaming for UMA Edge Accelerators
C03	PRESERVE: Prefetching Model Weights and KV-Cache in Distributed LLM Serving
C04	A Configurable and Efficient Memory Hierarchy for NN Hardware Accelerator
C05	An Analytical Cost Model for Multiple Compute-Engine CNN Accelerators

D. 다중 모델 SNN 시뮬레이터 / 응용 / 서버이 (5편)

파일	논문
D00	SNAVA: real-time multi-FPGA multi-model SNN simulation architecture (Neural Networks 2018) — 판정 완료, 충돌 없음
D01	Anomalous Sound Detection with Machine Learning: A Systematic Review
D02	Hardware-Accelerated Event-Graph Neural Networks on SoC FPGA
D03	Architectural Design and Performance Analysis of FPGA based AI Accelerators (2026)
D04	FPGA-Based Neural Network Accelerators for Space Applications: A Survey

관련 문서

- 제안서: [PROPOSAL.md](#)