4.2 半导体存储器

> 速度很快、功耗大、 容量小 电路结构 { PMOS NMOS CMOS CMOS 功耗小、容量大 (静态MOS除外) 工作方式 {静态MOS 动态MOS 静态存储器SRAM(双极型、静态MOS型): 依靠双稳态电路内部交叉反馈的机 存储信 制存储信息。功耗较大,速度快,作Cache。 息原理 动态存储器DRAM(动态MOS型): 依靠电容存储电荷的原理存储信息。 功耗较小,容量大,速度较快,作主存。

4. 2. 1 静态MOS存储单元与存储芯片


- 1. 六管单元 (1) 组成 T1、T3: MOS反相器 T2、T4: MOS反相器
 - 触发器

T5、T6:控制门管


Z: 字线, 选择存储单元

W、W:位线,完成读/写操作

- (2) 定义
- "O": T1导通, T2截止;
- "1": T1截止, T2导通。




(3) 工作 Z: 加高电平, T5、T6 导通,选中该单元。 写入: 在W、W上分别加 高、低电平,写1/0。 读出:根据W、W上有无 电流,读1/0。 (4)保持



Z:加低电平,T5、T6截止,该单元未选中,保持原状态。只要电源正常,保证向导通管提供电流,便能维持一管导通,另一管截止的状态不变,∴称静态。静态单元是非破坏性读出,读出后不需重写。

2. 存储芯片 例. SRAM芯片2114(1K×4位) 外特性:





地址端: A9~A0(入)

数据端: D3~D0(入/出)

电源、地

4. 2. 2 动态MOS存储单元与存储芯片





- (2) 定义
 "0": C无电荷, 电平VO(低)
 "1": C有电荷, 电平V1(高)
 (3) 工作
- 写入: Z加高电平, T导通, 在W上加高/低电平, 写1/0。
- 读出: W先预充电, 断开充电回路。
 - Z加高电平,T导通,根据₩线电位的变化,读1/0。
 - (4) 保持
- Z:加低电平,T截止,该单元未选中,保持原状态。
- 单管单元是破坏性读出,读出后需重写。
- 3. 存储芯片
- 例. DRAM芯片2164(64K×1位)

外特性:



地址端: A7~A0(入) 分时复用,提供16位地址。

数据端: { Di (入) Do (出)

1脚未用,或在新型号中用于片内自动刷新。

低8位地址

电源、地

- 主存的组织涉及: M的逻辑设计、动态M的刷新、 主存的校验。
- 4.2.3 半导体存储器逻辑设计

需解决:芯片的选用、地址分配与片选逻辑、信号线的连接。

- 例1. 用2114(1K×4)SRAM芯片组成容量为4K×8的存储器。地址总线A15~A0(低), 双向数据总线D7~D0(低), 读/写信号线R/W。给出芯片地址分配与片选逻辑, 并画出M框图。
- 1. 计算芯片数
 - (1) 先扩展位数, 再扩展单元数。 2片1K×4 → 1K×8 > 8片 4组1K×8 → 4K×8

(2) 先扩展单元数,再扩展位数。

2. 地址分配与片选逻辑

存储器寻址逻辑 {芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑

为芯片分配哪几位地址, 以便寻找片内的存储单 元

由哪几位地址形成芯片选择逻辑, 以便寻找芯片

存储空间分配:

4KB存储器在16位地址空间(64KB)中占据任意连续区间。



3. 连接方式 (1) 扩展位数 (2) 扩展单元数 (3) 连接控制线 D7~D4 4 D3~D0 4 1K×4◀ 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1KX4 A9~A0 CS0 10 10 CS3 CS1 CS2 **A11 A10 A10 A10 A11 A10** (4) 形成片选逻辑电路


例2.某半导体存储器,按字节编址。其中, 0000H~ ~ 07FFH为ROM区,选用EPROM芯片 (2KB/片); 0800H~13FFH为RAM区, 选用 RAM芯片(2KB/片和1KB/片)。地址总线 A15~A0(低)。给出地址分配和片选逻辑。

1. 计算容量和芯片数

ROM : 2KB RAM : 3KB 共3片

2. 地址分配与片选逻辑

存储空间分配: 先安排大容量芯片(放地址 低端),再安排小容量芯片。 便于拟定片选逻辑。



 2K
 A10~A0
 CS0
 A12A11

 2K
 A10~A0
 CS1
 A12A11

 1K
 A9~A0
 CS2
 A12A11A10

 A15A14A13为全0
 A15A14A13为全0

- 4.2.4 动态存储器的刷新
- 1. 刷新定义和原因

定义:

定期向电容补充电荷 —— 刷新。

原因:

动态存储器依靠电容电荷存储信息。平时无电源 供电,时间一长电容电荷会泄放,需定期向电容 补充电荷,以保持信息不变。

注意刷新与重写的区别。

破坏性读出后重写,以恢复原来的信息。

非破坏性读出的动态M,需补充电荷以保持原来的信息。

- 2. 最大刷新间隔
- 2ms。在此期间,必须对所有动态单元刷新一遍。
- 3. 刷新方法

按行读。

刷新一行所用的时间 —— 刷新周期(存取周期)

刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。

对主存的访问 CPU访存: 由CPU提供行、列地址, 随机访问。

· 动态芯片刷新:由刷新地址计数器 提供行地址,定时刷新。

- 4. 刷新周期的安排方式
 - (1) 集中刷新
- 2ms内集中安排所有刷新周期。



(2) 分散刷新

各刷新周期分散安排在存取周期中。

用在低速系 统中。

(3) 异步刷新

各刷新周期分散安排在2ms内。

每隔一段时间刷新一行。

例. 2ms 128行 ~15.6 微秒 每隔15.6微秒提一次刷新请求, 刷新一行; 2毫秒内刷新完所有 行。

用在大多数计算机中。