基本逻辑门及译码器

1. 教材中逻辑运算的图形符号表示

■ "与"运算: _____&

┿-┿-


"异或"运算

■ "或"运算: ≥1

■ "非"运算 1

<u>&</u> ≥1


"与非"和"或非"运算



译码器


■ 74LS138译码器

- 各引脚功能
- 输入端与输出端关系(真值表)



74LS138译码器(3-8译码器)

■ 主要引脚及功能





74LS139译码器(2-4译码器)


■1.2-4译码器有1个使能端、2个输入端、 4个输出端。在使能端为有效电平时,对 应每一组输入代码, 只有一个输出端为 有效电平。具体来说,2个输入变量,A₀ , A₁共有4种不同状态组合, 因而译码器 共有4个输出信号Yo-Y3, 并且输出为低电 平有效,其真值表如下:

÷-ф-	使能端	输入	入端		** 输出	出端
						* -‡-
$\overline{\mathbf{E}}$ $\overline{\mathbf{Y}}_0$	#E	AO	A1	#Y0	#Y1	#Y2
•	1	X	X	1	1	1
$ A_1$	0	0	0	0	1	1
$-A_0$ \overline{Y}_3	0	0	1	1	0	1
	0	1	0	1	1	0
	0	1	1	1	1	1

74LS139译码器(2-4译码器)

双2-4译码器如何转换为3-8译码器:

→ -∳-



地址译码方式

- 全地址译码方式:就是构成存储器时要使用** 主部地址总线信号,即所有的高位地址信号都 用来作为译码器的输入,低位地址信号接存储 芯片的地址输入线,从而使存储器芯片上的每 一个单元在整个内存空间中具有唯一的地址。
- 2. 部分地址译码方式: 就是仅把地址总线的一部分地址信号线与存储器连接,通常是用高位地址信号的一部分(而不是全部)作为片选译码信号; 低位地址信号接存储芯片的地址输入线。

全地址译码、部分地址译码特点

- 2. 全地址译码使存储器芯片上的每一个单元在整个内存空间中具有唯一的地址。
- 3. 在实际应用中,采用全地址译码还是部分地址译码 应根据具体情况来定。如果地址资源很富余,为使电 路简单可考虑用部分地址译码;如果要充分利用地址 空间,则应采用全地址译码。

例1: 用2K×4b的芯片(若干片)构成一个8KB的存储器,其地址范围在78000H~79FFFH之间。地址总线为 A_0 ~ A_{19} ,数据总线为 D_0 ~ D_7 ,对芯片读写采用R/W及 /OE控制,且片选信号要求采用74LS138译码器输出。

- (1) 需要2K×4b的芯片多少片构成8KB的存储?
- (2) 芯片地址如何分配? 74LS138译码器如何设置?
- (3) 画出存储器逻辑电路图。

解: (1) 需要2K×4b的芯片8片,2片2K×4b的芯片组成一组2KB的芯片,共4组;

(2) 芯片地址的分配: 2KB: A₀~A₁₀; 74LS138译码器设置: 由于地址范围在78000H~79FFFH之间,即为8K,也就是4组存储芯片都具有唯一的地址范围,因此,须采用全译码方式;


即剩余的地址线: A₁₉~A₁₁中的全部线选做为74LS138译码器的输入端、使能端A₁₉~A₁₁ 是这样分配的

输入端:ABC分别接入A₁₁A₁₂A₁₃,且A₁₃=0(恒定, 四组芯片仅需两条地址线选择)

使能端:G₁:1(恒定), 连接:/MEMR,/MEMW(不能同时为0)


 $/G_{2A}:A_{19} A_{14}=00$ $/G_{2B}:A_{18} A_{17}A_{16} A_{15}=1111$ /G2A:A₁₉A₁₄=00, /G2B:A₁₈A₁₇A₁₆A₁₅=1111, A₁₁A₁₂A₁₃=000—011, 片内单元选择A₀--A₁₀:00···0—FF···F

A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀							A ₁	A ₀
0	1	1	1	1	0	0	0	0	0						-	0	0
0	1	1	1	1	0	0	0	0	0		-		•	•		0	1
•		•		•		•	•	•			-		•	•		•	
0	1	1	1	1	0	0	1	1	1							1	0
0	1	1	1	1	0	0	1	1	1	-						1	1



范围为78000H~79FFF: 8K

(3) 画出存储器逻辑电路图



- 例2: 用2K×4b的芯片(若干片)构成一个8KB的存储器。地址总线为A₀~A₁₉,数据总线为D₀~D₇,对芯片读写采用R/W及 /OE控制,且片选信号要求采用74LS138译码器输出。
 - (1) 需要2K×4b的芯片多少片构成8KB的存储?
 - (2) 芯片地址如何分配? 74LS138译码器如何设置?
 - (3) 画出存储器逻辑电路图。
- 解:(1)需要2K×4b的芯片8片,2片2K×4b的芯片组成一组2KB的芯片,共4组;
 - (2)芯片内地址的分配: 2KB:A₀~A₁₀;
- 74LS138译码器设置:由于8K的地址范围在
- 0000H~1FFFH之间(仅需要13条地址线寻址,而本题地址线是20位,可寻址范围为1M),也就是4组2KB存储芯片不具有唯一的地址范围,因此,须采用部分译码方式;

即剩余的地址线: A19~A11中的部分线可选做为 74LS138译码器的输入端、使能端,可采用的方 法很多,其中,我们任选一种,如下:输入端、使 能端的A₁₉~A₁₁ (A₁₈、A₁₅除外)是这样分配的 输入端:ABC分别接入A₁₁A₁₂A₁₃,且A₁₃=0(恒定 , 四组芯片仅需两条地址线选择) 使能端:G₁:1(恒定), 连接:/MEMR,/MEMW(不能同 时为0)

> $/G_{2A}:A_{19} A_{17}=00$ $/G_{2B}:A_{16} A_{14}=11$

剩下的高位地址线A₁₈ A₁₅取值可为:00、01、10、11四种情况

(a) 若A₁₈A₁₅=00, 而/G_{2A}=A₁₉A₁₇=00, /G_{2B}=A₁₆A₁₄=11, A₁₁A₁₂A₁₃=000—011, 片内单元选择A₀—A₁₀:00····0—FF····F

A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀				•		A ₁	\mathbf{A}_{0}
0	0	0	1	0	1	0	0	0	0			-			0	0
0	0	0	1	0	1	0	0	0	0						0	1
														-		
0	0	0	1	0	1	0	1	1	1	-					1	0
0	0	0	1	0	1	0	1	1	1						1	1



范围为14000H—15FFFH: 8K

(b) 若A₁₈A₁₅=01, 而/G_{2A}=A₁₉A₁₇=00, /G_{2B}=A₁₆A₁₄=11, A₁₁A₁₂A₁₃=000—011, 片内单元选择A₀—A₁₀:00····0—FF····F

A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀					A ₁	A_0
0	0	0	1	1	1	0	0	0	0					0	0
0	0	0	1	1	1	0	0	0	0					0	1
0	0	0	1	1	1	0	1	1	1		-			1	0
0	0	0	1	1	1	0	1	1	1					1	1



范围为1C000H—1DFFFH: 8K

(c) 若A₁₈A₁₅=10, 而/G_{2A}=A₁₉A₁₇=00, /G_{2B}=A₁₆A₁₄=11, A₁₁A₁₂A₁₃=000—011, 片内单元选择A₀—A₁₀:00····0—FF····F

A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀					A ₁	A ₀
0	1	0	1	0	1	0	0	0	0					0	0
0	1	0	1	0	1	0	0	0	0				-	0	1
													-		
0	1	0	1	0	1	0	1	1	1					1	0
0	1	0	1	0	1	0	1	1	1				-	1	1



范围为54000H—55FFFH: 8K


(d) 若A₁₈A₁₅=11, 而/G_{2A}=A₁₉A₁₇=00, /G_{2B}=A₁₆A₁₄=11, A₁₁A₁₂A₁₃=000—011, 片内单元选择A₀—A₁₀:00····0—FF····F


A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	•	•	•	•	•	•	•	•	A ₁	A ₀
0	1	0	1	1	1	0	0	0	0			-						0	0
0	1	0	1	1	1	0	0	0	0									0	1
•	•	•		-			•		-			•	•					•	
0	1	0	1	1	1	0	1	1	1									1	0
0	1	0	1	1	1	0	1	1	1									1	1



范围为5C000H—5DFFFH: 8K

(3) 画出存储器逻辑电路图






SRAM芯片6264 (intel)

6264是8K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗200mW,典型存取时间200ns,28线双列直插式封装.

各引脚含义如下:

- 1.A₀-A₁₂为地址线;
- 2.D₀-D₇为数据线;
- 3./CE、CS是片选线;
- 4./OE是读允许线;/WE是写允许线.
- 5.其它引线: Vcc为+5V电源, GND 是接地端, NC表示空端。
- 2764是8K*8字节的紫外线镲除、电可编程只读存储器,单一+5V供电,工作电流为75mA,维持电流为35mA,读出时间最大为250nS,28



6264功能表


使能端		输入端		输出端
/CE	CS	/OE	/WE	D0~D7
0	1	X	0	写入
0	1	0	1	读出
0	0	X	X	三态(高阻)
1	1	X	X	
1	0	X	X	

SRAM芯片6116 (intel)

6116是2K*8位静态随机存储器芯片, 采用CMOS工艺制造,单一+5V供电,额定功耗200mW,典型存取时间200ns,24线双列直插式封装.

各引脚含义如下:

- 1.A0-A10为地址线;
- 2.D0-D7为数据线;
- 3. /CS是片选线;
- 4. /OE是读允许线;R/W是读写允许线;
- 5. 其它引线: Vcc为+5V电源, GND是接地端。
- 2764是8K*8字节的紫外线镲除、电可编程只读存储器,单一+5V供电,工作电流为75mA,维持电流为35mA,读出时间最大为250nS,28脚双列直插式。



一. 全地址译码方式: 利用基本逻辑门电路构成或利用138译码器实现

- ❖ 例1: 一片SRAM6264芯片与8086 /8088系统 (地址总线为A₀—A₁9)的连接图:
- *1)要求6264芯片的地址范围为3E000H—3FFFFH(低13位可以是从全为0到全为1之间的任何一个值)。
- ❖ 2)要求6264芯片的地址范围为C0000H— C1FFFH。

二、部分地址译码方式:


 ◆ 例题2: 一片SRAM6264芯片与8086 /8088系统 (地址总线为A₀—A₁ց) 的连接图: 其地址范围 为哪些? (要求地址译码信号线使用A₁ց、A₁γ、A₁₅、A₁₄、A₁₃)

三、全地址译码/部分地址译码方式


例题3:用SRAM6116芯片构成范围在78000H—78FFFH之间的一个4KB的存储器。

SRAM6116芯片是2K ×8b的存储芯片,其外部引线如上图所示。具有11根地址线(A0—A10),8根数据线(D0-D7),读写控制信号线R/W(当R/W=0时写入,R/W=1时读出),输出允许信号/0E及片选信号/CS。

例题1:



例题2:



例题3:

