





工道老研/cckgovan com













工造老研/cckgovan com













工道老研/cckenyon com












工资之研 /colonyon com













工道·老班/selve year seem












工资之际 / selve year serve












工资之研 /collegues com













工道老研/cckgovan com













工资之研 /selve over som













工资之际 /selve year sem













工资之研 /colonyon com













工造艺研/selven som













工道之际/selven see









工资之研 /celle even com


专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。

存/取的数据放到ACC中 设数据地址已放入MAR 取: M(MAR) → MDR (MDR) → ALU → ACC

存: (ACC) → MDR (MDR) → M(MAR)




专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(4) 简述完成指令LDA X的数据通路(X为主存地址, LDA的功能为(X)→ACC)。

 $X \rightarrow MAR$ $M(MAR) \rightarrow MDR$ $(MDR) \rightarrow ALU \rightarrow ACC$




专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(5) 简述完成指令ADD Y的数据通路(Y为主存地址, ADD的功能为(ACC)+(Y)→ACC)。

 $Y \rightarrow MAR$ $M(MAR) \rightarrow MDR$ $(MDR) \rightarrow ALU$, $(ACC) \rightarrow ALU$ $ALU \rightarrow ACC$




专用数据通路方式-例题


下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。


(6) 简述完成指令STA Z的数据通路(Z为主存地址, STA的功能为(ACC)→Z)。


 $Z \rightarrow MAR$ (ACC) $\rightarrow MDR$ (MDR) $\rightarrow M(MAR)$



工资字码/selves vers serve












工资**学**研 /cel/cover com












工资之研 /colonyon com


流水线的性能指标 1. 吞吐率 吞吐率是指在单位时间内流水线所完成的任务数量,或是输出结果的数量。 设任务数为n; 处理完成n个任务所用的时间为 T_k 则计算流水线吞吐率(TP)的最基本的公式为 $TP = \frac{n}{T_k}$ 当连续输入的任务 $n\to\infty$ 时,得最大吞吐率为 $TP_{max}=1/\Delta t$ 。 理想情况下,流水线的时空图如下: 装入时间 $T_k = (k+n-1) \Delta t$ 流水线的实际吞吐率为 3 n-12 n-1 n $(k+n-1)\Delta t$ 2 3 $-(n-1)\Delta t$ 一条指令的执行分为k个阶段,每个阶段耗时 Δt ,一般取 Δt =一个时钟周期 王道考研/CSKAOYAN.COM


















工资之研 /cc/co your come





影响流水线的因素

2. 数据相关(数据冲突)

例题. 假设某指令流水线采用"按序发射,按序完成"方式,没有采用转发技术处理数据相关, 并且同一寄存器的读和写操作不能在同一个时钟周期内进行。若高级语言程序中某赋值语句为 x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应 的指令序列及其在指令流中的执行过程如下图所示。

I1 LOAD

R1, [a] $([a]) \rightarrow R1$

12 LOAD 13 ADD

R2, [b]

R1, R2

([b]) -> R2 (R1)+(R2)->R2

I3与I1和I2存在数据相关,

14 STORE R2, [x] (R2) -> [x]则这4条指令执行过程中13的ID段和14的IF段被阻塞的原因各是什么? I4和I3存在数据相关。

指令	时间单元													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I ₁	IF	ID	EX	M	WB									
I_2		IF	ID	EX	М	WB								
I ₃			IF				ID	EX	М	WB				
I ₄							IF				ID	EX	M	WB

王道考研/CSKAOYAN.COM

影响流水线的因素

2. 数据相关(数据冲突)

数据的基本操作:读(R)、写(W)

冲突的基本类型: RAW、WAR、WAW

RAW

注: "按序发射,按序完成"时,只可能出现RAW相关。

I1: ADD R5, R2, R4; (R2)+(R4) -> R5

12: ADD R4, R5, R3; (R5)+(R3) -> R4

WAR

I1: STA M, R2: (R2) -> M,M为主存单元 乱序发射,编写程序的时候希望I1在I2前完成,

12: ADD R2, R4, R5; (R4)+(R5) ->R2 但优化手段导致12在11前发射。

WRW

I1: MUL R3, R2, R1; (R2)*(R1)->R3


存在多个功能部件时, 后一条指


12: SUB R3, R4, R5; (R4)-(R5)->R3

令可能比前一条指令先完成。

王道考研/CSKAOYAN.COM

工送老班/selvanuan sans 20





流水线的分类

1. 部件功能级、处理机级和处理机间级流水线

根据**流水线使用的级别**的不同,流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。 **部件功能级流水**就是将复杂的算术逻辑运算组成流水线工作方式。例如,可将浮点加法操作分成求阶 差、对阶、尾数相加以及结果规格化等4个子过程。

处理机级流水是把一条指令解释过程分成多个子过程,如前面提到的取指、译码、执行、访存及写回5个子过程。

处理机间流水是一种宏流水,其中每一个处理机完成某一专门任务,各个处理机所得到的结果需存放 在与下一个处理机所共享的存储器中。

2. 单功能流水线和多功能流水线

按流水线可以完成的功能,流水线可分为单功能流水线和多功能流水线。

单功能流水线指只能实现一种固定的专门功能的流水线;

多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。

王道考研/CSKAOYAN.COM

流水线的分类

3. 动态流水线和静态流水线

按同一时间内各段之间的连接方式,流水线可分为静态流水线和动态流水线。

静态流水线指在同一时间内,流水线的各段只能按同一种功能的连接方式工作。

动态流水线指在同一时间内,当某些段正在实现某种运算时,另一些段却正在进行另一种运算。这样对提高流水线的效率很有好处,但会使流水线控制变得很复杂。

4. 线性流水线和非线性流水线


按流水线的**各个功能段之间是否有反馈信号**,流水线可分为线性流水线与非线性流水线。


线性流水线中,从输入到输出,每个功能段只允许经过一次,不存在反馈回路。


非线性流水线存在反馈回路,从输入到输出过程中,某些功能段将数次通过流水线,这种流水线 适合进行线性递归的运算。


王道考研/CSKAOYAN.COM

工资之班/selsesses sens









工资学研 /cel/cover com