计算机组成与嵌入式系统

--存储系统实验

老师:徐文辉

QQ: 4127164

电话: 18202799815


Email: xuwenhui@hust.edu.cn

实验环境

·Logisim仿真软件

实验内容


- ・存储器扩展
- · MIPS RAM设计
- · MIPS 寄存器文件设计
- ·Cache硬件设计




实验一: 存储器扩展实验


・实验目的

- 理解存储系统进行位扩展、字扩展的基本原理
 - 位扩展(数据总线扩展、字长扩展)
 - 字扩展(地址总线扩展、字数扩展)
 - 字位同时扩展 (综合扩展)
- 利用相关原理解决实验中汉字字库的存储扩展问题
 - 能设计汉字字库存储扩展电路
 - 能使用正确的字库数据填充



- 用4片4K*32位的ROM 替换其中一片16K*32位器件
 - 容量扩展 (地址总线扩展)
 - 原字库文件数据如何分布?






时钟频率8Hz, Ctrl+k, Command+k 自动测试, 提交检查

实验二: MIPS RAM设计实验


・实验目的

- 理解主存储器地址基本概念
 - 内存访问地址都是字节地址
 - 字节/半字/字访问
 - lb/sb (load/store byte)
 - Ih/sh (load/store half)
 - lw/sw (load/store word)
- 理解存储位扩展基本思想
 - 能设计同时支持字节、半字、字访问的存储子系统


- 4个4KB ×8位的RAM组件进行扩展
- 设计完成能按8/16/32位进行读写访问的32位存储器




电路功能:利用下图中给定的RAM器件实现既既可以按照字节,也可以按照半字,也可以按照32位字访问的MIPS存储器请勿增改引脚,请勿修改子电路封装 请在下方利用上方输入输出引脚的隧道信号构建电路,ctrl+d复制选择部件



- Addr: 位宽12位, 字节地址输入
 - 字访问(忽略最低2位)、半字访问(忽略最低位)、字节访问(低两位片选)
- Din: 位宽32位,写入数据(不同模式下,有效数据存放在最低位,高位忽略)
- Dout: 位宽32位,读出数据(不同模式下,有效数据存放在最低位,高位补零)
- · Mode: 位宽2位, 访问模式控制位
 - 00: 字访问
 - 01: 字节访问
 - 10: 半字访问
- WE: 位宽1位,写使能 (1:写入;0:读出)





e1f5edf0

上拉后

Dout上拉

8a8cef44

8a66ffee

期望值

0000003c


Dout期望值


实验三: MIPS 寄存器文件设计实验

・实验目的

- 了解MIPS 寄存器文件基本概念
 - 寄存器文件(寄存器堆):通用寄存器的集合
 - MIPS32指令集支持32个通用寄存器 (32位)
 - 通过对应寄存器编码访问
- 熟悉多路选择器、译码器、解复用器等组件
 - 能设计MIPS 寄存器文件电路

引脚	输入输出	位宽	功能描述	R1# R	RD
R1#	输入	5	第1个读寄存器的编号	R2# RegFile	ē
R2#	输入	5	第2个读寄存器的编号	T _{\\\\/#} R	D
W#	输入	5	写入寄存器编号	Vijin WE	<u></u>
D _{in}	输入	32	写入数据		_
WE	输入	1	写使能信号,为1时在CLK上跳沿,将Din	数据写入W#寄存器	
CLK	输入	1	时钟信号,上跳沿有效		
RD_1	输出	32	R1#寄存器的值,MIPS寄存器文件中0号	寄存器的值恒零	
RD ₂	输出	32	R2#寄存器的值,MIPS寄存器文件中0号	寄存器的值恒零	







实验四: Cache硬件设计实验

・实验目的


- 掌握Cache实现的关键技术
 - 数据查找(如何快速判断数据是否在Cache中)
 - 地址映射 (主存中的数据块应如何放置在Cache中)
 - 全相联、直接相连、组相联
 - 替换算法(选择什么样的Cache数据块进行替换或淘汰)
- 熟悉译码器、多路选择器、寄存器的使用
 - 能设计实现Cache机制






主存地址 V 666 直 接 有效位 TAG 数据块副本缓冲区 L0 0 2 3 相 666 联 映 行索引译码器 W_0 L3 W_1 字输出 字选择 射 W_2 L4 W_3 逻 OE L6 辑实现 SlotData 3 有效位+TAG Hit

主存地址 V index offset Tag 组 数据块副本缓冲区 有效位 Tag 相 S0 L0 0 2 3 S0 联 行 **S1** 组索引译码器 L2 映 666 S1 W_0 译 皮 K0 L3 码 W_1 字输出 射 信号 光岩 W_2 S2 L4 0 S2 逻 W_3 逻辑 L5 OE 辑实现 **SlotData** S3 L6 S3 3 查找表 组索引译码输出 Hit/miss





· V0:数据有效信号


• Tag0: 标记位信号

• C0:淘汰标志位

• Set0: 组索引信号

• LO: 行选中信号

• RO: 当前组被替换信号



请同学们开始实验!