## ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH



# BÁO CÁO CUỐI KỲ MÔN THIẾT KẾ HỆ THÔNG SỐ VỚI HDL – CE213

HỌ VÀ TÊN: Vòng Chí Cường – 21521910

LÓP: CE213.011

GIẢNG VIÊN HƯỚNG DẪN Hồ Ngọc Diễm

TP. HÒ CHÍ MINH – Tháng 12 năm 2023

# MỤC LỤC

МŲС	LUC	2
DANF	H MỤC HÌNH ẢNH	4
DANF	H MỤC BẢNG	5
I.	Introduction	6
II.	Implementation process	7
III.	Design workflow	8
IV.	Algorithm to multiply 2 matrices	9
V.	Top Modules	10
VI.	Data path	11
VII.	ISA	12
1.	Instruction Set	12
2.	Memory Location	13
3.	Micro-Instruction	14
4.	State Diagram	16
VIII.	Modules – RTL View	17
1.	Module Bus	17
2.	Module Register	18
3.	Module incRegister	19
4.	Module ALU	20
5.	Module isZeroReg	20
6.	Module ControlUnit	21
7.	Module Processor	22
8.	Module MultiCore	23
9.	Module InsMemory	24
10.	Module DataMemory	24

11.	Module Top	25
IX.	Test Bench	26
1.	Module Bus_tb	26
2.	Module Register_tb	27
3.	Module incRegister_tb	28
4.	Module ALU_tb	29
5.	Module isZeroReg_tb	30
6.	Module ControlUnit_tb	31
7.	Module MultiCore_tb	32
8.	Module DataMemory_tb	34
9.	Module InsMemory_tb	35
10.	Module Top_tb	36

# DANH MỤC HÌNH ẢNH

Hình 1 - Sơ đồ các modules	10
Hình 2 – Data path	11
Hình 3 - State Diagram	16
Hình 4 - Module Bus	17
Hình 5 - Module Register	18
Hình 6 - Module Increment Register	19
Hình 7 - Module ALU	20
Hình 8 - Module isZeroRegister	20
Hình 9 - Module Control Unit	21
Hình 10 - Module Processor	22
Hình 11 - Module Multi Core CPU	23
Hình 12 - Module Instruction Memory	24
Hình 13 - Module Data Memory	24
Hình 14 - Module Top	25
Hình 15 - Module Bus Test bench	26
Hình 16 – Module Register Test bench	27
Hình 17 – Module Increment Register Test bench	28
Hình 18 - Module ALU Test bench	29
Hình 19 – Module isZero Register Test bench	30
Hình 20 - Module Control Unit test bench	31
Hình 21- Test bench Multicore CPU	32
Hình 22 - Test bench Data Memory	34
Hình 23 - Test bench Instruction Memory	35
Hình 24 - Test bench Top module	36

# DANH MỤC BẢNG

Bång 1 - Instruction Set	12
Bång 2- Memory Location	13
Bång 3 - Micro-Instruction	15
Bảng 4 - Bảng giá trị Bus Test bench	26
Bång 5 - Bång giá trị Register Test bench	27
Bång 6 – Bång giá trị Increment Register Test bench	28
Bång 7 – Bång giá trị ALU Test bench	29
Bång 8- Bång giá trị isZero Register Test bench	30
Bảng 9 - Bảng ma trận kết quả của test bench CPU	33
Bảng 10 - Bảng giá trị test bench Data Memory	34
Bång 11 - Bång giá trị test bench Instruction Memory	35

#### I. Introduction

Một bộ xử lý đa nhân là một vi mạch xử lý trên một vi mạch tích hợp duy nhất với hai hoặc nhiều đơn vị xử lý riêng biệt được gọi là các lõi (ví dụ, hai lõi hoặc bốn lõi), mỗi lõi đọc và thực hiện các chỉ thị chương trình. Các chỉ thị này là các chỉ thị CPU thông thường (như cộng, chuyển động dữ liệu và nhảy nhánh) nhưng bộ xử lý đơn có thể thực hiện các chỉ thị trên các lõi riêng biệt cùng một lúc, tăng tốc độ tổng thể cho các chương trình hỗ trợ đa luồng hoặc các kỹ thuật tính toán song song khác. Thông thường, các nhà sản xuất tích hợp các lõi vào một viên mạch tích hợp duy nhất (được gọi là bộ xử lý đa lõi hoặc CMP) hoặc trên nhiều viên mạch tích hợp trong một gói chip duy nhất. Các vi xử lý hiện nay được sử dụng trong hầu hết tất cả các máy tính cá nhân đều là đa nhân.

## II. Implementation process

• Create random matrices to multiply 0 • Convert it to binary stream 01 • Implement assembly code for the algorithm to multiply 2 matrices 10 • Send the data to the data memory and instruction memory (use 11 '\$readmemh' or '\$readmemb' system tasks in Verilog) • Matrix multiplication using multi-core processor 100 • Convert data in data memory to answer matrix 110 • Validate the calculation

## III. Design workflow

101

Design a matrix multiplication algorithm
 Design the ISA
 Design the Datapath
 Design the Assembly code
 Design the Micro-Architecture

• Extend processor design to multi-core processor design

### IV. Algorithm to multiply 2 matrices

```
Algorithm:
Initialization:

a <- row_P; b <- column_P(row_Q); c <- column_Q;

RP <- start_P, RQ <- start_Q

Mem[6] <- end_P, Mem[7] <- end_Q

Mem[8] <- start_P, Mem[9] <- start_Q, Mem[10] <- start_R

AC, R, RC <- 0

for i = 0; i < a; i ++;

for j = 0; j < c; j ++;


output_value = 0;

for count = 0; count < b; count++;

output_value+ = matrixP[i][count] × matrixQ[count][j];


save matrixR[i; j] <- output_value;
```

# V. Top Modules



Hình 1 - Sơ đồ các modules

# VI. Data path



Hình 2 – Data path

## VII. ISA

#### 1. Instruction Set

INSTRUCTION	OPCODE	OPERATION
NOP	0	No operation
ENDOP	1	End operation
CLAC	2	AC 0
LDIAC	3	AC dataMemfaddrg
LDAC	4	AC dataMemfACg
STR	5	dataMemfACg R
STIR	6	dataMemfaddrg R
JUMP	7	PC instructionMemfaddrg
JMPNZ	8	Jump if z!=0
JMPZ	9	Jump if z==0
MUL	10	AC AC*R1
ADD	11	AC AC+R
SUB	12	AC AC-RC
INCAC	13	AC AC+1
MV RL AC	14	RL AC
MV RP AC	15	RP AC
MV RQ AC	16	RQ AC
MV RC AC	17	RC AC
MV R AC	18	R AC
MV R1 AC	19	R1 AC
MV AC RP	20	AC RP
MV AC RQ	21	AC RQ
MV AC RL	22	AC RL

Bång 1 - Instruction Set

## 2. Memory Location

0	a	No. of rows of matrix P
1	b	No. of columns of matrix P (No. of rows of matrix Q)
2	С	No. of columns of matrix Q
3	start addres P	Start address of matrix P
4	start addr Q	Start address of matrix Q
5	start addr R	Start address of matrix R
6	end addr P	End address of matrix P
7	end addr Q	End address of matrix Q
8	current addr P	The address of currently processing data of matrix P
9	current addr Q	The address of currently processing data of matrix Q
10	current addr R	The address of currently processing data of matrix R
11	current c	Current row count
12	current a	Current column count

Bång 2- Memory Location


#### 3. Micro-Instruction

INSTRUCTION	STATE	MICROINSTRUCTION
FETCH	FETCH_DELAY1	IR ← Instruction memory, Instruction read
	FETCH1	IR ← Instruction memory, Instruction read
	FETCH2	$PC \leftarrow PC+1$
NOP	NOP1	No operation
LDAC	LDAC1	$AR \leftarrow AC$ , Data read
	LDAC_DELAY1	R ← Data Memory
	LDAC2	R ← Data Memory
LDIAC	LDIAC_DELAY1	IR ← Instruction Memory
	LDIAC1	IR ← Instruction Memory
	LDIAC2	$AR \leftarrow IR, PC \leftarrow PC+1, Data read$
	LDIAC_DELAY2	AC ← Data Memory
	LDIAC3	AC ← Data Memory
STR	STR1	AR ← AC, Data write
	STR_DELAY1	Data Memory ← R
	STR2	Data Memory ← R
STIR	STIR_DELAY1 IR ← Instruction Memory	
	STIR1	IR ← Instruction Memory
	STIR2	$AR \leftarrow IR, PC \leftarrow PC+1, Data write$
	STIR_DELAY2	Data Memory ← R
	STIR3	Data Memory ← R
MV RL AC	MV_RL_AC1	RL ← AC
MV R AC	MV_R_AC1	$R \leftarrow AC$
MV RP AC	MV_RP_AC1	$RP \leftarrow AC$
MV RQ AC	MV_RQ_AC1	RQ ← AC
MV RC AC	MV_RC_AC1	RC ← AC
MV R1 AC	MV_R1_AC1	R1 ← AC
MV AC RP	MV_AC_RP1	AC ← RP
MV AC RQ	MV_AC_RQ1	AC ← RQ
MV AC RL	MV_AC_RL1	AC ← RL

JUMP	JUMP_DELAY1	IR ← Instruction Memory				
	JUMP1	IR ← Instruction Memory				
	JUMP2	$PC \leftarrow IR$				
JMPZ	JMPZY_DELAY1	IR ← Instruction Memory				
	JMPZY1	IR ← Instruction Memory				
	JMPZY2	$PC \leftarrow IR$				
	JMPZN1	$PC \leftarrow PC+1$				
JMPNZ	JMPNZY_DILAY1	IR ← Instruction Memory				
	JMPNZY1	IR ← Instruction Memory				
	JMPNZY2	PC ← IR				
	JMPNZN1	$PC \leftarrow PC+1$				
CLAC	CLAC1	AC ← 0				
ADD	ADD1	$AC \leftarrow AC+R$				
SUB	SUB1	$AC \leftarrow AC-RC$				
MUL	MUL1	$AC \leftarrow AC*R1, RP \leftarrow RP+1, RQ \leftarrow RQ+1,$				
		$RC \leftarrow RC+1$				
INCAC	INCAC1	AC ← AC+1				
ENDOP	ENDOP1	End Operation				

Bång 3 - Micro-Instruction


#### 4. State Diagram



Hình 3 - State Diagram


#### **VIII.** Modules – RTL View

#### 1. Module Bus




Hình 4 - Module Bus

## 2. Module Register




Hình 5 - Module Register

### 3. Module incRegister




Hình 6 - Module Increment Register

#### 4. Module ALU




Hình 7 - Module ALU

### 5. Module isZeroReg




Hình 8 - Module isZeroRegister

#### 6. Module ControlUnit




Hình 9 - Module Control Unit

#### 7. Module Processor




Hình 10 - Module Processor

#### 8. Module MultiCore




Hình 11 - Module Multi Core CPU

#### 9. Module InsMemory




Hình 12 - Module Instruction Memory

#### 10. Module DataMemory



Hình 13 - Module Data Memory


## 11. Module Top



Hình 14 - Module Top

## IX. Test Bench

#### 1. Module Bus\_tb




Hình 15 - Module Bus Test bench

# Time = 10	Test case 1: DataMem_sel	selectIn = 0000	busOut = 123
# Time = 20	Test case 2: R_sel	selectIn = 0001	busOut = 456
# Time = 30	Test case 3: IR_sel	selectIn = 0010	busOut = 0aa
# Time = 40	Test case 4: RL_sel	selectIn = 0011	busOut = 789
# Time = 50	Test case 5: RC_sel	selectIn = 0100	busOut = abc
# Time = 60	Test case 6: RP_sel	selectIn = 0101	busOut = def
# Time = 70	Test case 7: RQ_sel	selectIn = 0110	busOut = f00
# Time = 80	Test case 8: R1_sel	selectIn = 0111	busOut = fed
# Time = 90	Test case 9: ACC_sel	selectIn = 1000	busOut = 987
# Time = 100	Test case 10: idle	selectIn = 1001	busOut = 000

Bång 4 - Bång giá trị Bus Test bench

### 2. Module Register\_tb




Hình 16 – Module Register Test bench

# Time = 10	Test case 1: Reset	dataIn = 123	writeEn = 0	rst = 1	dataOut = 000
# Time = 20	Test case 2: Write	dataIn = 456	writeEn = 1	rst = 0	dataOut = 456
# Time = 30	Test case 3: No write	dataIn = 789	writeEn = 0	rst = 0	dataOut = 456

Bång 5 - Bång giá trị Register Test bench

### 3. Module incRegister\_tb




Hình 17 – Module Increment Register Test bench

# Time = 10	Test case 1: Write operation	dataIn = 123	writeEn =	rst = 0	incEn = 0	dataOut = 123
# Time = 20	Test case 2: Increment operation	dataIn = 000	writeEn =	rst = 0	incEn = 1	dataOut = 124
# Time = 30	Test case 3: Reset operation	dataIn = 000	writeEn =	rst = 1	incEn = 0	dataOut = 000

Bång 6 – Bång giá trị Increment Register Test bench

## 4. Module ALU\_tb




Hình 18 - Module ALU Test bench

# Time = 10	Test case 1: clr	A = 123	B = 456	ALUop = 000	Result = $000$
# Time = 20	Test case 2: pass	A = 123	B = 456	ALUop = 001	Result = $456$
# Time = 30	Test case 3: add	A = 123	B = 456	ALUop = 010	Result = 579
# Time = 40	Test case 4: sub	A = 123	B = 456	ALUop = 011	Result = ccd
# Time = 50	Test case 5: mul	A = 123	B = 456	ALUop = 100	Result = $dc2$
# Time = 60	Test case 6: inc	A = 123	B = 456	ALUop = 101	Result = 124
# Time = 70	Test case 7: idle	A = 123	B = 456	ALUop = 110	Result = $000$

Bång 7 – Bång giá trị ALU Test bench

### 5. Module isZeroReg\_tb




Hình 19 – Module is Zero Register Test bench

# Time = 10	Test case 1: Reset	dataIn = 123	writeEn = 0	rst = 1	dataOut = 0
# Time = 20	Test case 2: Write 0	dataIn = 000	writeEn = 1	rst = 0	dataOut = 1
# Time = 30	Test case 3: Write non-zero	dataIn = 456	writeEn = 1	rst = 0	dataOut = 0
# Time = 40	Test case 4: No write	dataIn = 789	writeEn = 0	rst = 0	dataOut = 0


Bång 8- Bång giá trị isZero Register Test bench

#### 6. Module ControlUnit\_tb



Hình 20 - Module Control Unit test bench

#### 7. Module MultiCore\_tb




Hình 21- Test bench Multicore CPU

# Matrix P
‡ 004 004 005 002 005
‡ 001 003 005 005 005
‡ 004 003 004 001 001
‡ 003 000 001 001 003
‡ 000 005 001 001 004
‡ 003 003 004 001 003
‡ 003 000 004 002 001
# Matrix Q
‡ 008 008 006 000 003 00a
‡ 004 003 003 00a 004 000
‡ 000 009 007 003 008 007
‡ 007 005 00a 000 002 002
‡ 004 007 005 001 002 007
# Matrix R
‡ 052 086 074 03c 052 072
‡ 04b 07a 07d 032 04b 05a

# 037 059 04c 02b 03c 04d	
# 02b 03b 032 006 019 03c	
# 02b 039 034 039 026 025	
# 037 05f 050 02d 03d 051	
# 02a 04d 047 00d 02f 045	

Bảng 9 - Bảng ma trận kết quả của test bench CPU

## 8. Module DataMemory\_tb




Hình 22 - Test bench Data Memory

# clock=1	writeEn=1	address=0	dataIn=abc	dataOut=abc	processDone=x
# clock=1	writeEn=1	address=1	dataIn=123	dataOut=123	processDone=x
# clock=1	writeEn=0	address=1	dataIn=123	dataOut=123	processDone=x

Bång 10 - Bång giá trị test bench Data Memory

## 9. Module InsMemory\_tb




Hình 23 - Test bench Instruction Memory

# Write: writeEn=1	address=00	dataIn=da
# Write: writeEn=1	address=01	dataIn=33
# Read: writeEn=0	address=01	dataOut=33

Bång 11 - Bång giá trị test bench Instruction Memory

## 10. Module Top\_tb



Hình 24 - Test bench Top module

--- Hết ---