



Leibniz
Universität
Hannover

Feldeffekttransistor - MOSFET -


H. Jörg Osten

Institut für Materialien und Bauelemente
der Elektronik

- MBE -

Leibniz Universität Hannover
Schneiderberg 32, 30167 Hannover

nur für den LUH-internen Gebrauch




- MOS bedeutet *Metal Oxide Semiconductor*
- MOS Transistoren sind Feldeffekttransistoren = MOSFET
 - Steuerung erfolgt durch die Wirkung eines elektrischen Feldes
 - MOS-Technologie wurde in den 60er Jahren eingeführt
 - Sie heißen auch unipolar: nur ein Ladungsträgertyp ist am Stromtransport beteiligt
- NMOS/PMOS:
 - nach der im Kanal entstehenden n- bzw. p-Leitung benannt
- CMOS-Technologie (*Complementary MOS*)
 - kombinierte Verwendung von NMOS- und PMOS-Transistoren in einem Schaltkreis
 - ➔ stromsparend
 - ➔ geringe Verlustleistung und hoher Integrationsgrad


MOSFET: Grundprinzip

- Ein MOSFET ist ein aktives Bauelement mit mindestens drei Anschlüssen
 - S (*source*, dt. Quelle)
 - D (*drain*, dt. Abfluss)
 - G (*gate*, dt. Steuerelektrode)

Bei einigen Bauformen wird ein zusätzlicher Anschluss B (*bulk*, Substrat) nach außen geführt. Meistens ist das Substrat jedoch intern mit S verbunden.
- Betrieb: Majoritätsladungsträger fließen von S nach D
 - unipolares Bauelement
 - laterales Bauelement
- Der Stromfluss wird durch ein an G anliegendes elektrisches Feld gesteuert
 - basiert auf dem Feldeffekt

MOS-Feldeffekttransistor (MOSFET)





Feldeffekttransistor (FET):


Geschwindigkeit:

Ladungsträgertransport von
Source zum Drain

→ Laterales Bauelement

→ heute: Kanallängen < 32 nm

→ **Lithografie limitiert**



Bipolar Transistor (HBT):

Geschwindigkeit:


Ladungsträgertransport vom
Emitter zum Kollektor

→ Vertikales Bauelement

→ heute: Basisdicke < 25 nm


→ fast unabhängig von lateralen
Abmessungen

→ **Wachstums limitiert**



➔ Die Gateoxiddicke wird ebenfalls reduziert

Klassische Skalierung des Gateoxides




250 nm Generation: $d_{\text{oxid}} = 5 \text{ nm}$

Dicke wird pro Generation um den Faktor 0,7 reduziert

→ Tunnelströme steigen exponentiell mit abnehmender Dicke

3 Lagen von SiO₂-Tetraedern:

- $J_{\text{leak}} = >100 \text{ A/cm}^2 @ 1\text{V}$
- Technisch nicht mehr homogen realisierbar (min. Schwankung 33 %)
- Nicht messbar
- Nicht stabil (*reliability problems*)



→ Für geringe Leckströme muss das Gatedielektrikum dicker sein

Aber: Die Kapazität darf sich nicht ändern!

$$C = \epsilon_r \epsilon_0 A / d$$

Lösung: Material mit höherer Dielektrizitätskonstante ϵ_r (amer. K)

→ **High-K Dielektrika**


→ Details in der Vorlesung „Technologie Integrierter Bauelemente“

MOS-Kondensator

MIS-Kondensator

- besteht aus
 dotiertem Silizium
 Isolator
 Metallelektrode
- Der Isolator besteht häufig aus Siliziumdioxid
 MOS = *metal oxide semiconductor*
- Allgemeinere Bezeichnung:
 MIS - *metal insulator semiconductor*
- Im Folgenden: Betrachtungen für p-Silizium Substrate






MOS-Kondensator: Arbeitszustände


- **Thermodynamisches Gleichgewicht ($U_{MS} = U_G = 0$)**
es existieren im Inneren der Struktur bereits Ladungen
im thermischen Gleichgewicht kommt es zu einem
Ausgleich der unterschiedlichen Fermi-Niveaus
(Halbleiter und Metall)
 - ➔ **Spannungsunterschied wird als Kontaktpotenzial bezeichnet**
 - ➔ **es bilden sich an der Grenzschicht zwischen Metall und Isolator positive und dem entgegengesetzt an der Grenzschicht zwischen Isolator und Halbleiter negative Ladungen aus**

Da Leitfähigkeit des Halbleiters relativ gering ist, bildet sich eine Raumladungszone aus



Kontaktpotenzial im neutralen, dotierten homogenen Halbleiter

$$\psi_F \doteq \frac{E_i - E_F}{q} \quad \begin{cases} > 0 & \text{p-Halbleiter} \\ < 0 & \text{n-Halbleiter} \end{cases}$$



$q \cdot \phi_M$ **Metallaustrittsarbeit**

$q \cdot \phi_S$ **Halbleiterausstrittsarbeit**

$q \cdot \chi$ **Elektronenaffinität des Halbleiters**

E_G **Bandabstand**

- **Flachbandfall**

Gleicht man das Kontaktpotenzial und den Spannungsabfall über das Oxid durch eine bestimmte schwache Vorspannung aus, so verschwindet die Raumladungszone man spricht vom Flachbandfall und der angelegten Flachbandspannung U_{FB} .

(Die Bezeichnung kommt daher, dass im Bändermodell keine Krümmung mehr zu Erkennen ist)

Das Vorzeichen und die Größe der notwendigen Spannung ist abhängig von Gate-Material (Metall) und vom verwendeten Halbleiter



Flachbandfall

$$U_{FB} = \varphi_{MS} = \varphi_M - \varphi_S = \varphi_M - \left[\chi + \frac{E_{LB} - E_F}{q} \right]$$

Austrittsarbeitendifferenz

$$V_G = 0$$

$$\text{Flachbandfall: } V_G = V_{FB} < 0$$



- $q \cdot \phi_m$ **Metallaustrittsarbeit**
- $q \cdot \phi_s$ **Halbleitersaustrittsarbeit**
- $q \cdot \chi$ **Elektronenaffinität des HL**
- $q \cdot \phi_{Bm}$ **Gate/SiO₂ Barriere**
- $q \cdot \phi_{Bs}$ **HL/SiO₂ Barriere**

nach Sze, SD


- im Allgemeinen sind die Austrittsarbeiten von Gate und Halbleiter unterschiedlich
- Spannung $V_{FB} \neq 0$, um den Flachbandfall zu erreichen

MOS-Kondensator: Akkumulation

- $U_{MS} < 0V$

negative Spannung U_{MS}
gegenüber dem Substrat


- Die positiven Ladungsträger im Substrat wandern zur Grenzschicht und sammeln sich dort
- Diese Ansammlung positiver Ladungsträger in einem positiv dotierten Bereich wird als **Anreicherungzone** bezeichnet.
- die Ladung im Dielektrikum wird dabei nicht verändert



Anreicherung (Akkumulation)


Banddiagramm in
Anreicherung
(Akkumulation)

Raumladungs-
verteilung im
Anreicherungsfall




MOS-Kondensator: Verarmung


- $U_{MS} > 0V$
der Pluspol am Metall und
der negative Pol am Substrat
- bei einer geringen Spannung
wandern negative Ladungs-träger
(Minoritäten) im Substrat an die
Grenzschicht und rekombinieren
mit den dort befindlichen freien
positiven Ladungsträgern
- In der Nähe der Grenzschicht
entsteht durch die
Rekombinationen eine
Raumladungszone, die an freien
Ladungsträgern verarmt ist. Diese
Zone wird als **Verarmungszone**
bzw. *depletion region* bezeichnet.



Banddiagramm in
Verarmung (Depletion)




Raumladungs-
verteilung im
Verarmungsfall




MOS-Kondensator: Inversion


- $U_{MS} > U_{th}$
 Überschreitet eine
 Schwellspannung (*Threshold*)
- Im ursprünglich p-dotierten Substrat bildet sich ein n-dotiertes Gebiet.
- Die Schwellwertspannung kennzeichnet den Punkt, an dem keine freien Löcher mehr an der Grenzschicht zur Rekombination zur Verfügung stehen
 → freie negative Ladungsträger (Elektronen)
- Die Zone, die die frei beweglichen negativen Ladungsträger enthält, wird als **Inversionszone** bezeichnet.



Inversionskanal (Substrat p-dotiert)



Inversionskanal (Substrat n-dotiert)



- **Flachbandfall**


Gleicht man das Kontaktpotenzial und den Spannungsabfall über das Oxid durch eine bestimmte schwache Vorspannung aus, so verschwindet die Raumladungszone man spricht vom Flachbandfall und der angelegten Flachbandspannung U_{FB}

- **Akkumulation: $U_G < 0V$**

die Majoritätsladungsträger sammeln sich an der Halbleiteroberfläche an

→ Diesen Zustand bezeichnet man als Akkumulation (Anreicherung)

- **Verarmung: $U_G > U_{FB}$**
führt zu einer Verringerung der Majoritätsladungsträger im Bereich der Halbleiter-Isolator-Grenzfläche
→ diesen Zustand bezeichnet man als Verarmung (*depletion*)
- **Inversion**
Sobald durch die angelegte Spannung die Minoritätendichte die Majoritätendichte an der Halbleiter-Isolator-Grenzfläche übersteigt, spricht man von Inversion.
Hierbei unterscheidet man zwischen schwacher Inversion und starker Inversion.
Bei starker Inversion entsteht im Halbleiter an der Grenze zum Isolator ein Elektronenkanal, in dem n-Leitung möglich ist



→ Die angelegte Gatespannung bestimmt den Arbeitszustand

MOS-Transistor

Geschichte: MOS-Transistor

- Historisch gesehen ist das Funktionsprinzip des MOSFETs wesentlich länger bekannt als das des Bipolartransistors
Die ersten Patentanmeldungen stammen aus den Jahren 1926 von Julius Edgar Lilienfeld und 1934 von Oskar Heil
- Die ersten MOSFETs wurden erst 1960 gefertigt
mit dem Silizium/Siliziumdioxid stand ein Materialsystem zur Verfügung, mit dem sich eine reproduzierbar gute Halbleiter-Isolator-Grenzfläche herstellen ließ
Damit verbunden war die Abkehr vom Germanium als Basismaterial
- Ab Mitte 1980 kam dotiertes Polysilizium als Gate-Material zum Einsatz und verdrängte damit aufgedampft Aluminium
- Seit der Jahrtausendwende wird verstärkt an neuartigen High- K Materialien als Dielektrikum kombiniert mit Metall-Gate-Technologien geforscht

Der erste realisierte MOSFET


Aug. 27, 1963

DAWON KAHNG

3,102,230

ELECTRIC FIELD CONTROLLED SEMICONDUCTOR DEVICE

Filed May 31, 1960




Patent von D. Kahng
(1960)

erster Si/SiO₂-MOSFET von
D. Kahng und M.M. Atalla
(1960)



n-Kanal-MOSFET: Grundaufbau




MOSFET: Grundprinzip

- Ein MOSFET ist ein aktives Bauelement mit mindestens drei Anschlüssen
 - S (*source*, dt. Quelle)
 - D (*drain*, dt. Abfluss)
 - G (*gate*, dt. Steuerelektrode)



Bei einigen Bauformen wird ein zusätzlicher Anschluss B (*bulk*, Substrat) nach außen geführt. Meistens ist das Substrat jedoch intern mit Source verbunden.
- Betrieb: Ladungsträger fließen von S nach D
 - unipolares Bauelement
 - laterales Bauelement
- Der Stromfluss wird durch ein an G anliegendes elektrisches Feld gesteuert
 - basiert auf dem Feldeffekt

n-Kanal-MOSFET: Grundaufbau



Ein spezieller MOSFET: Grundaufbau

- Als Grundmaterial dient ein schwach p-dotierter Silizium-einkristall (Substrat).
 - In dieses Substrat sind zwei stark n-dotierte Gebiete eingelassen, die den Source- bzw. Drain-Anschluss erzeugen.
 - Zwischen den beiden Gebieten befindet sich weiterhin das Substrat
- eine npn-Struktur entsteht
- kein Stromfluss ist möglich
(npn-Transistor: ohne Basisstrom ist der Transistor gesperrt)



MOSFET : Grundaufbau

- Genau über diesem verbleibenden Zwischenraum befindet sich eine sehr dünne, widerstandsfähige Isolierschicht


Gate-Dielektrikum, klassisch aus Siliziumdioxid

- Das Dielektrikum trennt die darüberliegende Gate-Elektrode vom Silizium (genauer vom Kanalgebiet).
- Als Gate-Elektrode wurde bis Mitte der 1980er Aluminium verwendet, das von n^+ - bzw. p^+ -dotiertem polykristallines Silizium (poly-Si) abgelöst wurde.
- Gegenwärtig werden alle Materialien des Gatestacks durch neue ersetzt:

Gatedielektrikum: SiO_2 → hoch-K Materialien

Gateelektrode: poly-Si → verschiedene Metalle

Ein spezieller MOSFET: Funktionsweise



➔ Ohne Gatespannung ist ein Elektronenstrom zwischen Source und Drain durch die Löcher als Majoritätsladungsträger des p Gebietes nicht möglich


Ein spezieller MOSFET: Grundaufbau

- **Gate-Anschluss, Dielektrikum und Bulk-Anschluss bilden einen Kondensator**
Dieser Kondensator kann beim Anlegen einer Spannung zwischen Gate und Substrat in den drei Arbeitszuständen Anreicherung, Verarmung und Inversion betrieben werden
- **Durch Anlegen eines entsprechenden elektrischen Feldes wandern im Substrat Minoritätsträger an die Grenzschicht und rekombinieren mit den Majoritätsträgern**
Verdrängung der Majoritätsträger → Verarmung

Ein spezieller MOSFET: Funktionsweise

- ab einer bestimmten Spannung U_{th} (*threshold voltage*, Schwellspannung) ist die Verdrängung der Majoritätsladungsträger so groß, dass sie nicht mehr für die Rekombination zur Verfügung stehen.
 - Ansammlung von Minoritätsträgern
 - **Anreicherungstransistor**
 - das eigentlich p-dotierte Substrat wird nahe an der Isolierschicht n-leitend
- Dieser Zustand wird **Inversion** genannt.
- Der entstandene dünne n-leitende Kanal verbindet die beiden n-Gebiete Source und Drain
 - Ladungsträger können (beinahe) ungehindert von Source nach Drain fließen
 - **n-Kanal MOSFET**




n-Kanal MOSFET: Funktionsweise





MBE

MOSFET: Grundprinzip




MOSFET: Allgemein

- Widerstandsänderung in einer MOS-Struktur
= Steuerung der Ladungsträgerkonzentration im Kanal
- Wirkung des angelegten Feldes:
Entstehung (Anreicherungstypen, normal sperrend) bzw.
Zerstörung (Verarmungstypen, normal leitend) eines
leitenden Kanals unter dem Gate
- Anreicherungstypen:
Dominieren bei CMOS
S/D sind entgegengesetzt zum Kanal (Substrat) dotiert
Kein Stromfluss ohne Gate-Spannung
- Verarmungstypen:
Kanal hat den gleichen Dotierungstyp wie S/D
Stromfluss findet ohne Gate-Spannung statt
Gate-Spannung zerstört den Kanal



MOSFET: Der Anreicherungstyp ...

- $U_{GS}=0$:
(sperrt zwischen S und D)
→ bei einer Spannung zwischen S und D (U_{DS}) fließt kein Strom durch den Kanal
- erst durch eine Spannungsdifferenz zwischen Gate und Source wird der **Inversionskanal** gebildet
→ Stromfluss ist möglich




→ Schaltzeichen hat eine unterbrochene Linie!

→ Grundlage der CMOS-Technologie

Achtung!
Die hier dargestellten
Kennlinien sind idealisiert!

MOSFET: Der Verarmungstyp ...

- $U_{GS}=0$:
durchlässig zwischen S und D
→ bei einer Spannung zwischen S und D (U_{DS}) fließt auch ein Strom durch den Kanal
- Durch Variation der Spannung zwischen G und S (U_{GS}) kann dieser Stromfluss verkleinert, vergrößert oder unterbrochen werden



→ Schaltzeichen hat eine durchgezogene Linie!



Achtung!
Die hier dargestellten
Kennlinien sind idealisiert!





n-Kanal MOSFET

p-Kanal MOSFET





Verarmungstyp
selbstleitend
normally on



Anreicherungstyp
selbstsperrend
normally off




MOSFET Typen (Schaltzeichen)

	n-Kanal	p-Kanal
Verarmungstyp selbstleitend normally on		
Anreicherungstyp selbstsperrend normally off		

Vier MOSFET-Grundtypen

Legende

B ... Bulk-Anschluss
D ... Drain
G ... Gate
S ... Source



Zusammenfassung: Grundtypen

- Leitungstypen (Ladungsträger im Kanal):
 - n-Kanal-MOSFET (Drain- und Source n-dotiert), NMOS
 - p-Kanal-MOSFET (Drain- und Source p-dotiert), PMOS
 - Werden beide Typen gemeinsam verwendet, spricht man von CMOS (engl.: *Complementary MOS*)
 - CMOS = PMOS + NMOS
 - in integrierten Digitalschaltungen
 - Die beiden Leitungstypen gibt es jeweils als:
 - Verarmungstyp (*depletion*)
(selbstleitend, normal-an, normal leitend)
 - Anreicherungstyp (*enhancement*)
(selbstersperrend, normal-aus, normal sperrend)
- 4 verschiedenen Grundtypen
- In der Praxis werden mit großer Mehrheit Anreicherungstypen eingesetzt.

Definition der Schwellspannung

- **Definition:** $U_G = U_{th}$
die Gate-Spannung, bei der der Transistor zu leiten beginnt
(Anreicherungstyp)
→ Bei dieser Spannung entsteht ein „Kanal“ von
Minoritätsträgern

oder

- die Gate-Spannung, bei der der Kanal vollständig verarmt
ist (Verarmungstyp)
→ Transistor beginnt zu sperren

Schwellenspannung

- Die Schwellenspannung U_{th} (*threshold voltage*) stellt ein zentrales Element bei der Modellbetrachtung von MOSFETs dar
- Sie hängt stark von der Prozesstechnik ab
Dabei entscheiden die Dotierungen von Source, Drain und des Kanal-Gebietes über die Größe der Schwellenspannung
- für NMOS-Anreicherungstyp und PMOS-Verarmungstyp:

$$U_{th} > 0V$$

- für NMOS-Verarmungstyp und PMOS-Anreicherungstyp:

$$U_{th} < 0V$$

- Temperaturabhängigkeit: $U_{th} = U_{th0} + \alpha(T - T_0)$

α – Temperaturkoeffizient

T_0 - Stütztemperatur (z.B. die typische Betriebstemperatur)


- Definition:

$$I_D = f(U_{DS})$$

Parameter: angelegten Gate-Source-Spannung U_{GS}

- Es ist für alle 4 MOSFET-Typen (NMOS/PMOS bzw. Anreicherungs-/Verarmungstyp) prinzipiell gleich
- Unterschiede ergeben sich nur in den Potentialbezugspunkten von Drain und Source, sowie im Vorzeichen des Verstärkungsfaktors
- Die Kennlinien werden durch weitere Effekte (Temperatur, Substratvorspannung, Kurzkanaleffekte etc.) beeinflusst
- Die einzelne I_D - U_{DS} -Kennlinie eines MOSFETs unterteilt sich in drei Bereiche:

Sperrbereich, aktiver Bereich und Sättigungsbereich





Ausgangskennlinienfeld für einen NMOS vom Anreicherungstyp

Prinzipieller Aufbau des n-Kanal MOSFET

$$U_{GS} < U_{th}$$

→ Sperrbereich



Sperrbereich

- Im Sperrbereich (auch Abschaltbereich oder Subthreshold-Bereich genannt, engl. *cutoff region*) liegt die Gate-Source-Spannung U_{GS} unterhalb der Schwellenspannung U_{th} .
- Für $U_{GS} < U_{th}$ wird oft angenommen: $I_{DS} = 0$
- Genauer ergibt sich:

$$I_{DS} = I_0 \cdot \exp\left(\frac{U_{GS} - U_{th}}{kT}\right)$$

- Schwellenspannungsstrom (*threshold current*)



$$I_0 = I_{DS}(U_{GS} = U_{th})$$


- Der Leckstrom (*leakage current*) eines Anreicherungs-MOSFET berechnet sich aus der Gleichung für den Sperrbereich:

$$I_{Leck} = I_{DS0}(U_{GS} = 0V)$$

Prinzipieller Aufbau des n-Kanal MOSFET

$U_{GS} > U_{th}$
 → Inversion





➔ Starke Inversion für einen ausgeprägten Kanal

Linearer Bereich

- Im linearen Bereich (auch aktiver Bereich, oder ohmscher Bereich genannt), engl.: *triode region* oder *ohmic region*) liegt die Gate-Source-Spannung U_{GS} über der Schwellenspannung U_{th} (Im Fall des Anreicherungs-MOSFET)
Es entsteht ein durchgehender Kanal zwischen Drain und Source
Der Bereich wird durch die Kennlinie der Grenzspannung $U_{DS,sat} = U_{GS} - U_{th}$ begrenzt.
- Die Bezeichnung stammt von dem Umstand, dass die Kennlinien bei $U_{DS} \sim 0$ nahezu linear durch den Ursprung verlaufen, was dem Verhalten eines ohmschen Widerstands entspricht.
- Für $U_{GS} > U_{th}$ und $(U_{GS} - U_{th}) > U_{DS}$ gilt:




$$I_{DS} = \frac{W}{L} \cdot \mu \cdot C_{ox} \left[(U_{GS} - U_{th}) \cdot U_{DS} - \frac{U_{DS}^2}{2} \right]$$

Spannungsabfall im Kanal



Ausprägung einer Sperrschicht


$$U_{DS,sat} = U_{GS} - U_{th}$$



Sperrschicht füllt den Kanal aus



Abschnürung des Drainstromes




➔ **Sättigung: Strom steigt nicht mehr an bei Erhöhung von U_{DS}**

Sättigungsbereich

- Im Sättigungsbereich (*saturation region*, auch Abschnürbereich genannt) verläuft die I_D - U_{DS} -Kennlinie parallel zur U_{DS} -Achse
Real steigt der Drainstrom I_D aber weiterhin an
- Für $U_{GS} > U_{th}$ und $(U_{GS} - U_{th}) < U_{DS}$ gilt


$$I_{DS} = \frac{W}{2L} \cdot \mu \cdot C_{ox} (U_{GS} - U_{th})^2$$

➔ unabhängig von U_{DS}



Kennliniengleichung
bis zur Abschnürung

Drainstrom im
Abschnürpunkt



Ausgangswiderstand

$$\frac{1}{r_D} = \frac{dI_D}{dU_{DS}}$$

Linearer Bereich

$$I_{DS} = \frac{W}{L} \cdot \mu \cdot C_{ox} \left[(U_{GS} - U_{th}) \cdot U_{DS} - \frac{U_{DS}^2}{2} \right]$$

mit:

W – Breite des Kanals

L – Länge des Kanals

C_{ox} – Oxidkapazität

μ – Beweglichkeit

Definition

$$g_m = \left(\frac{\partial I_{DS}}{\partial U_{GS}} \right) \quad \text{mit } U_{DS} = \text{const.}$$

Im linearen Bereich

$$I_{DS} = \frac{W}{L} \cdot \mu \cdot C_{ox} \left[(U_{GS} - U_{th}) \cdot U_{DS} - \frac{U_{DS}^2}{2} \right]$$

Steilheit (Transkonduktanz)

$$g_m = \frac{W}{L} \cdot \mu \cdot C_{ox} \cdot U_{DS}$$

Linearer Bereich

$$I_{DS} = \frac{W}{L} \cdot \mu \cdot C_{ox} \left[(U_{GS} - U_{th}) \cdot U_{DS} - \frac{U_{DS}^2}{2} \right]$$

Sättigungsbereich

$$I_{DS} = \frac{W}{2L} \cdot \mu \cdot C_{ox} (U_{GS} - U_{th})^2$$

mit:

W – Breite des Kanals

L – Länge des Kanals


C_{ox} – Oxidkapazität

μ – Beweglichkeit

**Drainstrom I_{DS} in
Abhängigkeit von U_{GS}**


$$I_{DS} = \frac{W}{2L} \cdot \mu \cdot C_{ox} (U_{GS} - U_{th})^2$$

$$I_{DS} = 0 \quad \text{für } U_{GS} = U_{th}$$



→ Ein Transistor wirkt als Schalter
(genauer gesagt als spannungsgesteuerter Widerstand)

Transfer- und Ausgangskennlinien



Parasitäre Kapazitäten des MOSFET

Gate-Drain-Kapazität




$$C_E = C_{GD} + C_{GS}$$

Gate-Source-Kapazität













Drain-Source-Kapazität

führen zu:

- Einschaltverzögerungen
- Einschaltverlusten
- nicht idealen Kennlinien




Vier MOSFET-Grundtypen

Mosfet			
Depletion - Mosfet		Enhancement - Mosfet	
n-Kanal	p-Kanal	n-Kanal	p-Kanal
			
			
			
diskrete Hochfrequenz- verstärker digitale ICs	diskrete Hochfrequenz- verstärker digitale ICs	diskrete Leistungs- verstärker digitale ICs	diskrete Leistungs- verstärker digitale ICs


Weiterentwicklung des MOSFET's

- Problem: der Kanal enthält auch die ionisierten Dotieratome
Reduzierung der Beweglichkeit durch Streueffekte
→ Idee: räumliche Trennung der Dotieratome vom Kanalgebiet
- Konzept: Der *high-electron-mobility transistor* (HEMT) ist eine spezielle Bauform des Feldeffekttransistors für sehr hohe Frequenzen
- Andere Bezeichnungen:
modulation-doped field-effect transistor (MODFET)
kann auch für Si realisiert werden

III-V high-electron-mobility transistor (HEMT)




MODFET: Si/SiGe Realisierung



Promotion M. Zeuner, Uni Hannover 2003


Ein Transistor kommt selten allein – CMOS

- Grundprinzip:
Kombination von p-Kanal- und n-Kanal-FETs




- Durch die gleiche Steuerspannung jeweils zweier *komplementärer* Transistoren (einmal n-Kanal, einmal p-Kanal) sperrt immer genau einer, und der andere ist leitend.

Signal am Gate	n-MOS Transistor	p-MOS Transistor
0	n-Kanal gesperrt	p-Kanal durchlässig
1	n-Kanal durchlässig	p-Kanal gesperrt



CMOS-Inverter



$U_{in} = „0“$: (= negativ in Bezug auf S)

T1 leitet/T2 sperrt

→ $U_{out} = U_{DD}$

Ausgang verbunden mit U_{DD}




$U_{in} = „1“$: (= positiv in Bezug auf S)

T1 sperrt/T2 leitet


→ $U_{out} = 0 \text{ V}$

Ausgang verbunden mit GND


In	Out
0	1
1	0




In	Out
0	1
1	0




Schaltbild eines CMOS-Inverters



Übertragungskennlinie
eines CMOS-Inverters



statische Strom-Spannungskurve



Übertragungskennlinie
eines CMOS-Inverters

➔ **Stromfluss nur beim Schalten**

Vorteile der CMOS-Technologie

- Der Spannungshub zwischen den beiden logischen Spannungsniveaus entspricht der vollen Versorgungsspannung
- In jedem der beiden Zustände fließt praktisch kein Strom, da immer ein Transistor ausgeschaltet ist
 - ➔ Die statische Verlustleistung ist sehr gering
- Nur beim Schaltvorgang fließt ein signifikanter Strom
 - ➔ Dynamische Verlustleistung
- Scharfer Übergang zwischen den logischen Zuständen
 - beide MOSFET's sind in Sättigung

- Der CMOS Inverter würde als logische Grundfunktion bereits allein die Abbildung anderer logischer Grundfunktionen (GATTER) in entsprechenden Zusammenschaltungen ermöglichen
- Mit diesen ist dann die Abbildung jeglichen logischen Problems in einer entsprechenden Schaltung möglich
- Ob seines geringen Leistungsbedarf im Betrieb und beim (schnellen) Schalten ist ein hoher Grad an Integration möglich
- Deshalb dominieren der MOSFET oder Verwandte die Digitaltechnik

Digitalelektronik



**Logik-Bausteine und Digitalschaltungen
auf CMOS-Basis**

Audiobereich



Endstufen und Eingangsverstärker

Leistungselektronik



Schaltnetzteile

Parameter	Si BJT	SiGe HBT	RF CMOS
f_T	gut	hoch	hoch
f_{max}	gut	hoch	hoch
Linierität	gut	besser	am besten
1/f Rauschen	gut	gut	schlecht
Breitbandrauschen	gut	besser	schlecht
Early-Spannung	OK	gut	schlecht
Steilheit	gut	gut	schlecht

Source: D. Hareme (IBM)

Wichtige Begriffe

- Was bedeutet MOS-Technologie
NMOS, PMOS, CMOS
- MOS-Kondensatoren
Grundaufbau
Flachbandfall
Anreicherung, Verarmung, Inversion
- MOS-Transistoren
Grundaufbau, neuere Entwicklungen usw.
Die vier Grundtypen
Funktionsweise eines n-Kanal-Anreicherung-Transistoren
Ausgangs- und Transferkennlinien
- Anwendungen von MOS-Transistoren
Vor- und Nachteile
Funktionsprinzip eines CMOS-Inverter