# 洲江水学

## 本科实验报告

课程名称:	数字逻辑设计	
姓 名:	颜晗	
学 院:	计算机科学与技术学院	
系:		
专业:	计算机科学与技术	
学 号:	3200105515	
指导教师:	蔡铭	

2021年 11 月 20 日

## 浙江大学实验报告

课程名称:	数字逻辑设计	实验类	型: 综合
实验项目名称:	7 段数码管显示译码器	设计与应用	
	<u>:</u> 专业: <u>计算机科等</u>	学与技术  学 <sup>员</sup>	를: <u>3200105515.</u>
同组学生姓名:	熊儒海、吴俊贤	指导老师	· 蔡铭
实验地点:	东四 509	 实验日期: 202	21年11月1日

## 一、实验目的和要求

- 1.掌握七数码管显示原理且掌握七段码显示译码设计
- 2.熟悉 Verilog 基础知识, 学会使用 Verilog 语言设计硬件模块。
- 3.进一步熟悉 Xilinx ISE 环境及 SWORD 实验平台
- 二、实验内容和原理

#### 实验内容:


任务一: 原理图或 Verilog 设计实现显示译码 MyMC14495 模块;


任务二:用 MyMC14495 模块实现数码管显示。

#### 实验原理:

1. LED 数码管构造

由 7+1 个 LED 构成的数字显示器件,每个 LED 显示数字的一段,另一个为小数点。对应标志与控制信号如下:





#### 2. 共阳(阴)控制


LED 的正极(负极)连在一起,另一端作为点亮的控制。

共阳:正极连在一起,负极=0,点亮。

共阴: 负极连在一起,正极=1,点亮

#### 3. 控制原理


通过 4-16 译码器与七段数码管的一一对应来实现数字的显示。经卡诺图优化后容易得到真值表并以此设计电路或代码。



 $\mathbf{a} = \overline{D}_3 \overline{D}_2 \overline{D}_4 D_0 + \overline{D}_3 D_2 \overline{D}_4 \overline{D}_0 + D_3 \overline{D}_2 D_4 D_0 + D_3 D_2 \overline{D}_4 D_0$ 

 $\mathbf{b} = \overline{D}_3 D_2 \overline{D}_1 D_0 + D_2 D_1 \overline{D}_0 + D_3 D_2 \overline{D}_0 + D_3 D_1 D_0$ 

 $\mathbf{c} = \overline{D}_3 \overline{D}_2 D_1 \overline{D}_0 + D_3 D_2 \overline{D}_0 + D_3 D_2 D_1$ 



 $\mathbf{d} = \overline{D}_3 \overline{D}_2 \overline{D}_1 D_0 + \overline{D}_3 D_2 \overline{D}_1 \overline{D}_0 + D_2 D_1 D_0 + D_3 \overline{D}_2 D_1 \overline{D}_0$ 

 $e = \overline{D}_3 D_\theta + \overline{D}_3 D_2 \overline{D}_1 + \overline{D}_2 \overline{D}_1 D_\theta$ 

 $\mathbf{f} = \overline{D}_3 \overline{D}_2 D_\theta + \overline{D}_3 \overline{D}_2 D_1 + \overline{D}_3 D_1 D_\theta + D_3 D_2 \overline{D}_1 D_\theta$ 

 $\mathbf{g} = \overline{D}_3 \overline{D}_2 \overline{D}_1 + \overline{D}_3 D_2 D_1 D_0 + D_3 D_2 \overline{D}_1 \overline{D}_0$ 

- 4. 多位七段数码管显示原理
- 4.1 静态显示:每个7段码对应一个显示译码电。
- 4.2 动态扫描显示: 时分复用显示

利用人眼视觉残留,一个7段码译码电路分时为每个7段码提供译码。

#### 4.3 控制时序


用定时计数信号控制公共极,分时输出对应七段码的显示信号:动态扫描。

注:实验板上的数码管有四组,实际上每次只能显示一组即一个数字,但是只要依次接入四组信号,LED 灯闪烁够快,就可以利用人的视觉残留表现出显示四个数字的效果。

#### 三、实验过程和数据记录

任务一: 原理图/Verilog 设计实现显示译码 MyMC14495 模块

- 1. 新建工程与源文件(schematic 即原理图设计, Verilog Module 即 Verilog 代码设计)
- 2. 画原理图或代码,原理图与代码如下:



注意:设计代码时要确认 LED 赋值的顺序。

```
module MyMC14495(
                                                           4'h0: LED <= 7'b1000000;//0000001;
                                                           4'h1: LED <= 7'b1111001;//1001111;
    input [3:0]D,
                                                           4'h2: LED <= 7'b0100100;//0010010;
    input LE,
                                                           4'h3: LED <= 7'b0110000;//0000110;
                                                           4'h4: LED <= 7'b0011001;//1001100;
    input Point,
                                                           4'h5: LED <= 7'b0010010;//0100100;
    output reg [6:0]LED,
                                                           4'h6: LED <= 7'b0000010;//0100000;
                                                           4'h7: LED <= 7'bl111000;//0001111;
    output reg p
                                                           4'h8: LED <= 7'b0000000;//0000000;
    );
                                                           4'h9: LED <= 7'b0010000;//0000100;
                                                           4'hA: LED <= 7'b0001000;//0001000;
                                                           4'hB: LED <= 7'b0000011;//1100000;
always @(*) begin
                                                           4'hC: LED <= 7'b1000110;//1000010;
   if(LE==0) begin
                                                           4'hD: LED <= 7'b0100001;//0110000;
                                                           4'hE: LED <= 7'b0000110;//0111000;
       LED<=8'b11111111;
                                                           4'hF: LED <= 7'b0001110;//0111000;
   end
                                                        endcase
                                                     end
   else begin
                                                     p <= Point;
      case (D)
```

- 3. 检查设计是否有误,如果使用原理图设计,可查看 Verilog HDL 代码进行学习。
- 4. 对设计好的 Mc14495 模块进行仿真(原理图设计和 Verilog 设计的激励

代码不同),检查波形图。


原理图激励代码:

```
integer i;
                                   for (i=0; i<=15;i=i+1) begin
initial begin
                                          {D3,D2,D1,D0}=i;
      D3 = 0;
                                          point = i;
      D2 = 0;
                                          #50;
      D1 = 0;
                                   end
      D0 = 0;
      LE = 0;
                                   #50;
                                   LE = 1;
       point = 0;
                            end
```

Verilog 激励代码:

```
module MC14495Test();
                                              integer i;
         // Inputs
                                              initial begin
         reg [3:0] D;
                                                 D = 4'b0000;
         reg LE;
                                                 LE = 1;
         reg Point;
                                                 Point = 0;
         // Outputs
                                                 for (i=0; i<=15;i=i+1) begin
         wire [6:0] LED;
                                                     D = i;
         wire p;
                                                     Point = i;
         MC14495 uut (
                                                     #50;
                  .D(D),
                                                 end
                  .LE(LE),
                                                 #50;
                  .Point(Point),
                                                 LE = 0;
                  .LED(LED),
                                              end
                  .p(p));
                                         endmodule
```

波形图:两者相同,只是要将LED[6:0]与 a~g 对应起来。




5. 生成对应的模块文件待下一任务使用。

## 任务二:

- 1. 新建工程和 schematic 源文件。
- 2. 将任务一设计地 Mc14495 模块复制到该工程中(即.sym 和原理图的.vf 或

Verilog 的.v 文件)

3. 设计并绘制原理图,原理图如下(Mc14495 的设计方式不同,形式也有不同,原理图也有些许不同,注意导线的对应关系)



4. 创建引脚分配文件,文件内容如下:

```
LOC = AA10 | IOSTANDARD = LVCMOS15;

LOC = AB10 | IOSTANDARD = LVCMOS15;

LOC = AA13 | IOSTANDARD = LVCMOS15;


LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "SW[0]"
NET "SW[1]"
NET "SW[2]"
NET "SW[3]"
                         LOC = Y13 | IOSTANDARD = LVCMOS15; #AN0
LOC = Y12 | IOSTANDARD = LVCMOS15; #AN1
NET "SW[4]"
NET "SW[5]"
                         LOC = AD11 | IOSTANDARD = LVCMOS15; #AN2
LOC = AD10 | IOSTANDARD = LVCMOS15; #AN3
NET "SW[6]"
NET "SW[7]"
                      LOC = AF13 | IOSTANDARD = LVCMOS15 ;#SW[14]
LOC = AF10 | IOSTANDARD = LVCMOS15 ;#SW[15]
NET "point"
NET "LE"
NET "SEGMENT[0]"
                          LOC = AB22
                                               | IOSTANDARD = LVCMOS33 ;#a
                       LOC = AD24
NET "SEGMENT[1]"
                                              | IOSTANDARD = LVCMOS33 ;#b
                        LOC = AD23
LOC = Y21
LOC = W20
NET "SEGMENT[2]"
                                              | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[3]"
                                               | IOSTANDARD = LVCMOS33
NET "SEGMENT[4]"
                                              | IOSTANDARD = LVCMOS33 ;
                        LOC = AC24
LOC = AC23
LOC = AA22
NET "SEGMENT[5]"
                                             | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[6]"
                                              | IOSTANDARD = LVCMOS33 ;#g
                                             | IOSTANDARD = LVCMOS33 ;#point
NET "SEGMENT[7]"
                         LOC = AD21
NET "AN[0]"
                                              | IOSTANDARD = LVCMOS33 ;
NET "AN[1]"
                         LOC = AC21
                                              | IOSTANDARD = LVCMOS33 ;
                         LOC = AB21
LOC = AC22
                                              | IOSTANDARD = LVCMOS33 ;
NET "AN[2]"
NET "AN[3]"
                                              | IOSTANDARD = LVCMOS33 ;
```

5. 检查所有文件无误后,上板查看实验结果。


#### 四、实验结果分析

经过上板测试后,无论是原理图还是 Verilog 设计都较好地完成了数码管地控制显示任务,取得了较好的结果。由于实验时对实验板和 Verilog 了解不足,导致两种设计方法的控制逻辑有所不同,但最终效果是相同的,以下是 Verilog 设计的结果。


1. LE 输入控制,当 LE 为 0 时,LED 灯不显示。当 LE 为 1 且分别控制各组灯的开关也为 1 时,灯亮。




## 2. 数字的部分显示与点的显示



## 3. 数字控制





### 五、实验总结与反思

本次实验我们又设计了一种硬件模块,当然最重要的是第一次实践使用了 Verilog 代码,对比原理图和 Verilog 代码很容易就会发现 Verilog 的简洁性,减少了大量时间。当然 Verilog 代码在设计时也需要注意 Bug 问题,且由于并不直观可能更加难以找出错误。本次设计时由于多位变量赋值规则不了解,最初设计的电路显示的数字为镜像的,另外在输入不同情况时也容易串行导致错误,找问题时也花了不少时间。在设计时一定要确认电路的逻辑,认真检查代码。