# 浙江水学

## 本科实验报告

课程名称:	数字逻辑设计		
姓 名:	颜晗		
学 院:	计算机科学与技术学院		
系:			
专业:	计算机科学与技术		
学 号:	3200105515		
指导教师:	蔡铭		

2021 年 10 月 25 日

#### 浙江大学实验报告

课程名称:	数字逻辑设计		<b>深验类型:</b> _	综合	
实验项目名称:	变量译码器设计与	<b>ラ应用</b>			
学生姓名 <b>:</b> <u>颜</u> 晗	3 专业: _ 计算	机科学与技术	学号:?	3200105515.	
同组学生姓名:	熊儒海、吴俊贤	指 <b></b> 指	异老师: <u>_</u>	蔡铭	
实验地点:	东四 509	实验日期 <b>:</b>		10月25日	

#### 一、实验目的和要求

1.掌握变量译码器的的逻辑构成和逻辑功能。2.用变量译码器实现组合函 3. 掌握变量译码器的典型应用(地址译码的具体方法)4.了解存储器编址的概念 5. 采用原理图设计电路模块 6.进一步熟悉 ISE 平台及下载实验平台物理验证


#### 二、实验内容和原理

实验内容: 原理图设计实现 74LS138 译码器模块; 用 74LS138 译码器实现 楼道灯控制。

实验原理:


#### 1. 变量译码器

变量译码器是一个将 n 个输入变为 2n 个最小项输出的多输出端的组合逻辑 电路。n 通常在 2~64 之间。



74LS139 是本次实验设计的变量译码器,有六项输入,八项输出,六项输入中有三项为变量,三项为使能,在此次实验中只需要将 G 位置为 1 即可。


74LS139 的真值表和实现原理图如下:



#### 2. 变量译码器实现组合函数

变量译码器的输出对应所有输入变量的最小项组合,如果将函数转换成最小项和的形式,则可以用变量译码器实现函数的组合电路(楼道灯电路):


#### $F = \overline{S3S2S1} + \overline{S3S2S1} + \overline{S3S2S1} + \overline{S3S2S1}$



注意: 在输出的线路中应该选择符合楼道灯逻辑的四条,而非任意的四条,如果原件设计与 ppt 完全相同,选择 1、2、4、7 四条线路即可。

#### 三、实验过程和数据记录

- 1. 任务一: 原理图设计实现 74LS138 译码器模块
- 1.1 新建工程与 Schematic 源文件,在画图时注意连线的正确性,注意输入输出的标签,如果遇到 warning 可将对应的线重新连接,原理图如下:




- 1.2 Check Design Rules,然后 View HDL Functional Model,学习 Verilog HDL 代码,为之后的实验打下基础。
- 1.3 对 D 74LS138 模块进行仿真,激励代码如下:


```
integer i;
'timescale lns / lps
                                              initial begin
                                            C = 0;
                                            G2A = 0;
module D_74LS128_D_74LS128_sch_tb();
                                            G2B = 0;
                                            G = 1;
// Inputs
                                            A = 0;
  reg C;
                                            B = 0;
  reg G2A;
                                            #50;
  reg G2B;
                                            for (i=0;i<=7;i=i+1) begin
  reg G;
                                            \{C, B, A\} = i;
  reg A;
                                            #50;
  reg B;
                                            end
// Output
                                            assign G = 0;
                                            assign G2A = 0;
  wire [7:0] Y;
                                            assign G2B = 0;
                                            #50;
// Bidirs
                                            assign G =1;
// Instantiate the UUT
                                            assign G2A=1;
                                            assign G2B=0;
  D_74LS128 UUT (
                                            #50;
      .Y(Y),
      .C(C),
                                            assign G=1;
      .G2A (G2A) ,
                                            assign G2A=0;
      .G2B (G2B),
                                            assign G2B=1;
      .G(G),
                                            #50;
                                            end
      .A(A),
      .B(B)
                                         //`endif
  );
                                     endmodule
```

注意逐行对照, 防止某一小步出错。


然后查看仿真结果,与下图对照无误后方可进行下一步:



- 1.4Create Schematic Symbol, 系统生成 D\_74LS138 模块的逻辑符号图文件, 文件后缀.sym, 如此可将设计的模块复制到其余工程直接使用。
- 1.5 验证 D 74LS138 模块,新建工程文件和 Schematic 文件
- 1.6 复制 D\_74LS138.sym 和.vf 到工程目录,注意一定要两个文件都复制一遍,且注意文件名和后缀名。复制成功后可以在 Symbol 窗口最上方见到 D\_74LS138 模块。



1.7 使用模块和其余符号完成测试原理图的设计,注意原理图如下:




注意在分配线路时要将序号和模块的对应输入信号对应起来,不然更改后序的引脚分配文件也可将控制的开关对应起来,当然,如果完全熟悉了 ise 和实验台,可以随自己喜好。

1.8 创建引脚分配文件,输入如下代码:

```
NET "SW[0]" LOC = AA10 | IOSTANDARD = LVCMOS15;
NET "SW[1]" LOC = AB10 | IOSTANDARD = LVCMOS15;
NET "SW[2]" LOC = AA13 | IOSTANDARD = LVCMOS15;
NET "SW[3]" LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "SW[4]" LOC = Y13 | IOSTANDARD = LVCMOS15;
NET "SW[5]" LOC = Y12 | IOSTANDARD = LVCMOS15;
NET "LED[0]" LOC = W23 | IOSTANDARD = LVCMOS33;
NET "LED[1]" LOC = AB26 | IOSTANDARD = LVCMOS33;
NET "LED[2]" LOC = Y25 | IOSTANDARD = LVCMOS33;
NET "LED[3]" LOC = AA23 | IOSTANDARD = LVCMOS33;
NET "LED[4]" LOC = Y23 | IOSTANDARD = LVCMOS33;
NET "LED[5]" LOC = Y22 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[7]" LOC = AF24 | IOSTANDARD = LVCMOS33;
```

- 1.9 一切准备就绪,可以将工程加载进实验台,验证模块设计的正确性。
- 2.任务二: 实现楼道灯控制
- 2.1 新建楼道灯控制的工程和对应 Schematic 文件
- 2.2 复制 D 74LS138.sym 和.vf 到工程目录,同步骤 1.6
- 2.3 画出原理图:




注意:模块输出的线路序号为 1、2、4、7, 而非任意的四条线路,原因即这四条线路是和楼道灯控制的对应逻辑相同。

2.4 仿真测试, 主要仿真内容和结果如下:

```
integer i;
    initial begin
    S3 = 0;
    S1 = 0;
    S2 = 0;
    G = 0;
    G2A = 0;
    G2B = 0;

G=1;G2A=0;G2B=0;#50;
    for(i=0;i<=8;i=i+1)begin
        {S3,S2,S1} <= i;
        #50;
    end
end</pre>
```



2.5 创建引脚分配文件,内容如下:

```
NET "F" LOC = U21 | IOSTANDARD = LVCMOS33 ; #LED_nR0

NET "S1" LOC = AE13 | IOSTANDARD = LVCMOS15 ;

NET "S2" LOC = AF13 | IOSTANDARD = LVCMOS15 ;

NET "S3" LOC = AF10 | IOSTANDARD = LVCMOS15 ;

NET "G" LOC = AF8 | IOSTANDARD = LVCMOS15 ;

NET "G2A" LOC = AE8 | IOSTANDARD = LVCMOS15 ;


NET "G2B" LOC = AF12 | IOSTANDARD = LVCMOS15 ;
```

2.6 一切准备就绪,上板检查结果。

#### 四、实验结果分析


任务一结果,主要是模块功能的验证,依据设计图,只要通过拨动开关,使对应的 LED 灯依次熄灭即模块设计成功。

根据引脚分配文件, AA10, AB10, AA13 控制熄灭灯的序号, 而 AA12 为使能开关,控制前面三个开关是否可以控制灯的亮与熄,另外的开关此次实验未使用。根据结果照片可见,三个开关可以控制八个灯的亮与熄,且在使能开关拨动后,三个开关无法再度控制,结果是 LED 灯全亮,符合预期。



任务二:楼道灯控制


根据设计原理,在使能开关 AF8 打开情况下,拨动 AE13,AF13,AF10 开关可以使灯的状态转换,关闭 AF8,灯将维持亮的状态无法改变。结果照片如下:



### 五、实验总结与反思

本次实验我们正式开始使用 ise 软件进行设计和验证,由于实际上不熟悉软件各操作的具体意义,照着 ppt 操作也有出错的时候,只能从头开始画图设计。

最大的一个问题,如下为第一次设计的 D\_74LS138 模块和正常的模块对比,第一次设计的模块不知为何对于任务二的输出线路存在问题,无法解决,重新设计模块后却正常起来。



本次实验说明对 ise 软件的掌握还十分不足,同时对于实验设计内容的检查还不够细心,导致一些简单错误的出现,当然还有部分出现又消失的 warning 需要注意,同时对软件的熟练程度还不足,极大的拖慢了实验速度,导致无法在课堂做完,要及时预习。