洲江水学

本科实验报告

课程名称:	数字逻辑设计		
姓 名:	颜晗。		
学 院:	计算机科学与技术学院		
系:			
专业:	计算机科学与技术		
学 号:	3200105515		
指导教师:	蔡铭		

2021年 12 月 4 日

浙江大学实验报告

课程名称:	数字逻辑	揖设计		实验类型:	综合
实验项目名称:		全加器	的设计实现		
学生姓名:	颜晗	专业:_	计算机科学与技术	· _ 学号:	3200105515
同组学生姓名:			指导	老师: _ 蔡	铭
实验地点:	东四 509		实验日期:_ <u>2</u>	021_年_1	<u>11</u> 月 <u>15</u> 日

一、 实验目的和要求

- 1.掌握一位全加器的工作原理和逻辑功能
- 2.掌握串行进位加法器的工作原理和进位延迟
- 3.了解加法器在 CPU 中的地位
- 4.掌握 FPGA 开发平台进行简单的 I/O 数据交互

二、实验内容和原理

实验内容:

任务一:设计4位串行进位加法器;

任务二:实现4位加法器应用。(两个晶体管作为输入,另两个显示输出)实验原理:

- 1. 加法原理(一位全加器与四位全加器)
- 一位: 三个输入: 两个操作数与一个低位进位数

两个输出: 全加和以及进位(向高位输出)


三个输入共八种状态,可以绘制真值表,并使用卡诺图进行优化:

A_i	B_i	C_i	S_i	C 1+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = A_i \otimes B_i \otimes C_i$$

$$C_{i+1} = A_i B_i + B_i C_i + C_i A_i$$

四位及多位:多位全加器可由一位全加器将进位串接构成;高位的运算依赖于低位的进位,因此这种全加器在位数多时会有很大的延迟,耗时较长。



三、实验过程和数据记录

任务一:设计4位串行进位加法器

- 1. 新建工程。
- 2. 新建一位全加器的源文件(Verilog module 或 Schematic)
- 3. 根据化简的函数设计原理图或代码。

```
module Adderlb_ver(
   input wire a,b,ci,
   output wire s,co
   );
   and mo(cl,a,b);
   and ml(c2,b,ci);
   and m2(c3,a,ci);
   xor m3(sl,a,b);
   xor m4(s,sl,ci);
   or m5(co,cl,c2,c3);
```

4. 直接在原工程新建四位全加器的源文件或新建一个工程以及源文件进行设计。(注意要调用前面设计的一位全加器)

```
module Adder4b_ver(
   FA, FB, Cin, Sum, Cout
   );
   parameter SIZE = 4;
   input [SIZE-1:0] FA, FB;
   output [SIZE-1:0] Sum;
   input Cin;
   output Cout;
   wire [1:SIZE-1] Temp;

Adder1b_ver
   adder_1(FA[0], FB[0], Cin, Sum[0], Temp[1]),
   adder_2(FA[1], FB[1], Temp[1], Sum[1], Temp[2]),
   adder_3(FA[2], FB[2], Temp[2], Sum[2], Temp[3]),
   adder_4(FA[3], FB[3], Temp[3], Sum[3], Cout);

endmodule
```

5. 四位全加器的仿真



任务二: 实现 4 位加法器应用

- 1. 新建工程
- 2. 将相关模块添加进工程(pbdebounce 模块,Adder4b 模块,clkdiv 模块,Mux4to1b4 模块、MC14495 模块,CreateNumber 模块)
- 3. 新建顶层模块源文件。

```
module addmachine(
    input clk_100mhz,
                                                               Mux4tolb4 f3(.I0(num[3:0]),
    input RSTN,
                                                                             .Il(num[7:4]),
    input BN,
                                                                              .I2(sum[3:0]),
   input [1:0] btn,
                                                                              .I3({V0, V0, V0, co}),
   input [7:0] SW,
                                                                              .s(clkdiv[18:17]),
    output K ROW,
                                                                              .o(out[3:0]));
   output [3:0] AN,
                                                               Mux4tol f4(.I0(SW[0]),
   output [7:0] SEGMENT
                                                                           .I1(SW[1]),
                                                                           .I2(SW[2]),
                                                                           .I3(SW[3]),
   wire [31:0] clkdiv;
                                                                           .s(clkdiv[18:17]),
   wire VO;
                                                                            .o(Point));
   wire V5;
                                                               Mux4tol f5(.I0(SW[4]),
   wire [7:0] num;
                                                                           .I1(SW[5]),
                                                                           .I2(SW[6]),
   wire [3:0] out;
                                                                           .I3(SW[7]),
   wire LE;
                                                                           .s(clkdiv[18:17]),
   wire Point;
                                                                           .o(LE));
   wire [3:0] sum;
                                                               Mux4tolb4 f6(.I0({V5, V5, V5, V0}),
   wire co;
                                                                              .I1({V5, V5, V0, V5}),
                                                                              .I2({V5, V0, V5, V5}),
  clkdiv fl(.clk(clk 100mhz),.rst(RSTN),.clkdiv(clkdiv));
                                                                              .I3({V0, V5, V5, V5}),
  createNumber f2(.btn(btn[1:0]),
                                                                             .s(clkdiv[18:17]),
                   .clk(clkdiv[17]),
                                                                              .o(AN[3:0]));
                   .num(num[7:0]));
                                                               MyMC14495 f7(.D(out[3:0]),
                                                                              .LE(LE),
  Adder4b ver addl(.FA(num[3:0]),
                                                                              .Point (Point),
                                                                             .LED (SEGMENT [6:0]),
                    .FB(num[7:4]),
                                                                             .p(SEGMENT[7]));
                    .Cin(V0),
                                                               BUF f8(.I(BN), .O(K_ROW));
VCC f9(.P(V5)); GND f10(.G(V0));
                    .Sum(sum[3:0]),
                    .Cout (co));
                                                            endmodule
```

4. 建立引脚约束文件


```
NET "clk_100mhz" LOC=AC18 | IOSTANDARD = LVCMOS18;
NET "RSTN"
                   LOC = AF10 | IOSTANDARD = LVCMOS15;
NET "SW[0]"
                   LOC = AA10 | IOSTANDARD = LVCMOS15; #POINT
NET "SW[1]"
                   LOC = AB10 | IOSTANDARD = LVCMOS15;
                    LOC = AA13 | IOSTANDARD = LVCMOS15;
NET "SW[2]"
                   LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "SW[3]"
NET "SW[4]"
                   LOC = Y13
                              | IOSTANDARD = LVCMOS15; #LES
NET "SW[5]"
                   LOC = Y12 | IOSTANDARD = LVCMOS15;
                   LOC = AD11 | IOSTANDARD = LVCMOS15;
NET "SW[6]"
                   LOC = AD10 | IOSTANDARD = LVCMOS15;
NET "SW[7]"
NET "SEGMENT[0]"
                   LOC = AB22
                                  | IOSTANDARD = LVCMOS33 ;#a
NET "SEGMENT[1]"
                   LOC = AD24
                                  | IOSTANDARD = LVCMOS33 ;#b
                                  | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[2]"
                   LOC = AD23
NET "SEGMENT[3]"
                   LOC = Y21
                                  | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[4]"
                   LOC = W20
                                  | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[5]"
                                   | IOSTANDARD = LVCMOS33 ;
                   LOC = AC24
NET "SEGMENT[6]"
                   LOC = AC23
                                   | IOSTANDARD = LVCMOS33 ;#g
                                  | IOSTANDARD = LVCMOS33 ; #poi
NET "SEGMENT[7]"
                    LOC = AA22
                                  | IOSTANDARD = LVCMOS33 ;
NET "AN[3]"
                    LOC = AC22
NET "AN[2]"
                   LOC = AB21
                                  | IOSTANDARD = LVCMOS33 ;
NET "AN[1]"
                   LOC = AC21
                                  | IOSTANDARD = LVCMOS33 ;
NET "AN[0]"
                   LOC = AD21
                                  | IOSTANDARD = LVCMOS33 ;
NET "btn[1]"
                LOC = V14 | IOSTANDARD = LVCMOS18 ;
NET "btn[0]"
                 LOC = W14
                           | IOSTANDARD = LVCMOS18 ;
NET "K ROW"
                LOC = V17 | IOSTANDARD = LVCMOS18 ;
NET "BN"
              LOC = AE10 | IOSTANDARD = LVCMOS15 ;
```


5. 所有文件检查无误后进行综合、映射、生成编程文件后上板验证。

四、实验结果分析

1. 复位键功能验证(整体使能)


复位键拨动为1时,无法进行操作。







2. 单个数字与小数点的消隐控制

八个按键分别控制四个数字与四个小数点的消隐,即使不显示的数字在内部依旧 会随操作变化。



3. 数字加法(后两段晶体管分别作为两个输入,前两个晶体管作为输出显示)由于输入位数限制,加和最大为1e(16)。





五、实验总结与反思

本次实验基于实验七的模块又添加了全加器模块,最后相当于实现了一个极 其简单的计算器;总体没有难度,在函数已经给定的情况下,编写代码实现模块 已经不是问题,项层模块相比实验七也只是增加了一个全加器,部分线路有所变 化,只要仔细,很快就可以做完。加法是各电子器件中最为重要的运算之一,有 大量复杂的运算实际上都可以转换为加法进行计算,理解硬件中加法的运算原理, 对于我们深入了解知识有巨大的好处。