# 浙江水学

# 本科实验报告

| 课程名称: |    | 数字逻辑设计     |  |  |  |
|-------|----|------------|--|--|--|
|       |    |            |  |  |  |
| 姓     | 名: |            |  |  |  |
|       |    |            |  |  |  |
| 学     | 院: | 计算机科学与技术学院 |  |  |  |
|       | 系: |            |  |  |  |
| 专     | 业: | 计算机科学与技术   |  |  |  |
|       |    |            |  |  |  |
| 学     | 号: | 3200105515 |  |  |  |
|       |    |            |  |  |  |
| 指导教师: |    | 蔡铭         |  |  |  |

2022年 1月 1 日

# 浙江大学实验报告

| 课程名称:   | 数字逻:   | 辑设计  |                 | _实验类型:        | 综合                      |
|---------|--------|------|-----------------|---------------|-------------------------|
| 实验项目名称: |        | 多路选  | 择器设计及应用         |               |                         |
| 学生姓名:   | 颜晗     | 专业:_ | 计算机科学与技         | <u>术</u> 学号:  | 3200105515              |
| 同组学生姓名: |        |      |                 | 异老师: <u> </u> | <b>葵铭</b>               |
| 实验地点:   | 东四 509 | )    | 实验日期 <b>:</b> _ | <u>2021</u> 年 | <u>12</u> 月 <u>27</u> 日 |

### 一、实验目的和要求

掌握支持并行输入的移位寄存器的工作原理掌握支持并行输入的移位寄存器的设计方法

二、实验内容和原理

#### 实验内容:

任务 1: 设计 8 位带并行输入的右移移位寄存器

任务 2: 设计主板 LED 灯驱动模块

任务 3: 设计主板七段数码管驱动模块

#### 实验原理:

#### 1. 移位寄存器

移位寄存器的作用即执行移位操作;每来一个时钟脉冲,寄存器中的数据按顺序向左或向右移动一位。(采用触发器进行设计)移位方式分为左移、右移、循环移位。另外还包括数据输入输出方式:串行输入,串行输出;串行输入,并行输出;并行输入,串行输出。

移位的实质即将寄存器中一个 D 触发器的输出接到相邻(左、右)另一触发器的输入,如此经过一次时钟脉冲,寄存器的值便会转移一次。对于左(右)移位寄存器,在边缘处还需要外界提供一个额外的输入用来填补右(左)端的空缺,对于循环寄存器就不需要额外的输入了。


简单的左移移位寄存器代码如下:

module shift reg(

```
input wire clk, s_in,
  output wire [7:0] s_out);
reg [7:0] temp;
always @ (posedge clk)
  begin
  temp <= {temp[6:0],s_in};
  end
  assign s_out = temp;
endmodule</pre>
```

#### 2. 带并行输入的移位寄存器

寄存器还需要能够接受外界的数据,因此设计时还需加入多路复用器来选择 寄存器是将移位操作的数据作为输入,还是接受外来并行输入数据。



通过并行输入命令作为选择信号,可使寄存器完成设置初值和移位功能。结构化描述代码如下:


```
module shift regb8(
      input wire clk, S_L, s_in,
                                               P4(p4,S L,p in[3]),
      input wire [7:0] p_in,
                                                P5(p5,S L,p in[4]),
     output wire [7:0] Q
                                                P6(p6,S_L,p_in[5]),
     );
                                                 P7(p7,S L,p in[6]),
     wire inv sl;
                                                P8(p8,S L,p in[7]);
      wire s1,s2,s3,s4,s5,s6,s7,s8;
     wire p1,p2,p3,p4,p5,p6,p7,p8;
wire d1,d2,d3,d4,d5,d6,d7,d8;
                                         OR2 D8(d8,s8,p8),
                                                D7(d7,s7,p7),
                                                D6(d6,s6,p6),
     INV inv(.I(S L),.O(inv sl));
                                                D5 (d5, s5, p5),
                                                D4(d4,s4,p4),
      AND2 S8(s8,inv_sl,s_in),
                                                D3(d3,s3,p3),
            S7(s7,inv_s1,Q[7]),
                                                D2 (d2,s2,p2),
           S6(s6,inv_s1,Q[6]),
                                                Dl(dl,sl,pl);
           S5(s5,inv s1,Q[5]),
           S4(s4,inv_sl,Q[4]),
                                         FD fd8(.C(clk),.D(d8),.Q(Q[7])),
           S3(s3,inv_sl,Q[3]),
                                                fd7(.C(clk),.D(d7),.Q(Q[6])),
            S2(s2,inv_s1,Q[2]),
                                                fd6(.C(clk),.D(d6),.Q(Q[5])),
            S1(s1,inv s1,Q[1]);
                                                fd5(.C(clk),.D(d5),.Q(Q[4])),
                                                fd4(.C(clk),.D(d4),.Q(Q[3])),
      AND2 Pl(pl,S L,p in[0]),
                                                fd3(.C(clk),.D(d3),.Q(Q[2])),
           P2(p2,S L,p in[1]),
                                                fd2(.C(clk),.D(d2),.Q(Q[1])),
            P3(p3,S_L,p_in[2]),
                                                fdl(.C(clk),.D(dl),.Q(Q[0]));
            P4(p4,S_L,p_in[3]),
                                   endmodule
```

#### 3. 并行一串行转换器

并行一串行转换器可以接受外来并行输入,并在时钟脉冲的指示下,将最低位串行输出,如下图为7位实例。在没有启动命令,即 start 为0时,不妨先假设寄存器输出结果相与为0,那么易得到移位寄存器的并行输入命令为0,即寄存器不断执行移位而不从外界加载数据。而对于右移寄存器,需每次从最左端输入一个1填补最高位移走后的空缺,经过几次移位后,寄存器输出的与结果变为1,即电路达到稳定状态。

而启动命令有效时,移位寄存器的并行输入命令也生效,接受外来的 6 位数据和最高位 0 数据,由于最高位输入的 0 存在,寄存器与结果也为 0,导致下一周期寄存器的并行输入命令再次无效,寄存器不断移位,直至高位 0 移至最低位,与结果再次为 1,若启动命令未生效,寄存器就此稳定下来,虽然实际依旧在移位,但是寄存器的输出为全 1 不变。

注意,7位的并行转换器只接受6位的并行输入,剩余的最高位留给0来控制转换完成的信号。



#### 4. 主板 LED 灯和 8 位 7 段数码管

两者采用串行输入并行输出的移位寄存器进行控制,即在各自对应时钟的控制下,每次只将一位数据输入,但是共同显示。例如 LED 灯有 16 位控制 16 个 LED 灯,需要 16 个周期才能将控制数据全部输入。

要实现通过并一串转换器实现对 LED 灯和数码馆的输入,两者必须采用相同频率的时钟(输入结束时,将 LED 灯或数码管的时钟停下,就算结束输入了),将转换器最低位逐个输入至 LED 灯或数码管,并最终显示出来。

注意,由于转换器是将最低位先输出,想要得到从左至右为从高位到低位的显示效果,在数据输入转换器前需先逆转一遍。

# 三、实验过程和数据记录

任务 1:设计 8位带并行输入的右移移位寄存器


- 1. 新建工程和源文件,设计 8 位带并行输入的右移移位寄存器。代码见实验原理。
- 2. 对设计的模块进行波形仿真,激励代码如下:

```
// Add stimulus here
S_L = 0;
s_in = 1;
p_in =0;

#200;
S_L = 1;
s_in = 0;
p_in = 8'b0101_0101;
#500;
end

always begin
   clk = 0; #20;
   clk = 1; #20;
end
```

#### 3. 仿真结果



根据仿真结果,并行输入命令无效时,实现移位,并行输入命令生效时,将输入数据加载进寄存器中。

#### 任务 2: 设计主板 LED 灯驱动模块

- 1. 将所需模块添加进工程,修改任务一中的移位寄存器(LED 灯需要 17 位的移位寄存器,或者 8+9 位移位寄存器)。
- 2. 根据修改的移位寄存器,设计 LED 灯驱动。

```
module LED_DRV(
      input wire clk,
      input wire [15:0] LED,
      input wire start,
      output LEDDT,
      output LEDCLK,
      output LEDCLR,
      output LEDEN
    );
    assign LEDEN=1'b1;
    assign LEDCLR=1'bl;
    assign LEDDT=Q2[0];
    wire [8:0] Q1;
    wire [7:0] Q2;
    nor sl(s_1,r_1,a_1),
        rl(r_l,nfinish,s_l);
    and al(a_l,start,finish),
        a2(finish,x1,x2),
        \verb| and 8_1(x1,Q1[8],Q1[7],Q1[6],Q1[5],Q1[4],Q1[3],Q1[2],Q1[1],Q1[0]),\\
        and8 2(x2,Q2[7],Q2[6],Q2[5],Q2[4],Q2[3],Q2[2],Q2[1]);
    or ol(LEDCLK, clk, finish);
    not nl(nfinish, finish);
    shift\_regb9 \ srl(.clk(clk),.s\_L(r\_1),.s\_in(1'b1),.p\_in(\{1'b0,LED[15:8]\}),.Q(Q1));\\
    shift\_regb8 \ sr2(.clk(clk),.S\_L(r\_1),.s\_in(Q1[0]),.p\_in(LED[7:0]),.Q(Q2));\\
endmodule
```

3. 根据所需功能设计实现顶层模块

```
module Top (
      input wire clk,
                                                           createNumber fl(.btn(btn out),
      input wire rst,
                                                                           .SW(SW[3:0]),
      input BN,
                                                                           .num(num));
      input wire [15:0] SW,
      input wire [3:0] BTN,
                                                           Disp num f2(.clk(clk),
      output K_ROW,
                                                                       .RSTN(rst),
      output [3:0] AN,
                                                                       .num(num),
      output [7:0] SEGMENT,
                                                                       .SEGMENT (SEGMENT).
      output LEDCLK, LEDCLR,
                                                                       .AN(AN));
      output LEDEN,
                                                           re num f4(num, renum);
      output LEDDT
    );
                                                           LED DRV f3(.clk(clkdiv[23]),
    wire [31:0] clkdiv;
                                                                      .LED (renum),
    wire [3:0] btn_out;
                                                                      .start(SW[15]).
                                                                      .LEDDT (LEDDT),
    wire [15:0] num;
                                                                      .LEDCLK (LEDCLK) ,
    wire [15:0] renum;
                                                                      .LEDCLR (LEDCLR) .
                                                                      .LEDEN (LEDEN));
    clkdiv f0(.clk(clk),.rst(rst),.clkdiv(clkdiv));
    pbdebounce pl(clkdiv[17], BTN[0], btn_out[0]);
                                                          BUF f8(.I(BN), .O(K ROW));
    pbdebounce p2(clkdiv[17], BTN[1], btn_out[1]);
    pbdebounce p3(clkdiv[17], BTN[2], btn_out[2]);
                                                      endmodule
    pbdebounce p4(clkdiv[17], BTN[3], btn out[3]);
```

4. 进行综合和写引脚约束文件等操作。

#### 任务 3: 设计主板七段数码管驱动模块

- 1. 修改任务一中的移位寄存器(65位移位寄存器或8\*7+9\*1位移位寄存器)
- 2. 设计数码管的驱动,分为翻转和实际输入两部分。

```
module SEG DRV(
                                                //完成num的翻转
    input clk,
                                                 segment7 yl(num[3:0],1'b0,1'b0,cnum[63:56]);
    input start,
                                                 segment7 y2(num[7:4],1'b0,1'b0,cnum[55:48]);
    input [31:0]num,
                                                segment7 y3(num[11:8],1'b0,1'b0,cnum[47:40]);
    input CR,
                                                segment7 y4(num[15:12],1'b0,1'b0,cnum[39:32])
    output SEGDT,
                                                segment7 y5(num[19:16],1'b0,1'b0,cnum[31:24])
    output SEGCLK,
                                                segment7 y6(num[23:20],1'b0,1'b0,cnum[23:16])
    output SEGCLR
                                                segment7 y7(num[27:24],1'b0,1'b0,cnum[15:8]);
     );
                                                 segment7 y8(num[31:28],1'b0,1'b0,cnum[7:0]);
     wire [63:0]cnum;
                                                p2s b64 x1(clk,start,cnum[63:0],finish,SEGDT)
     or ol(SEGCLK, finish, clk);
     assign SEGCLR=CR;
                                           endmodule
                                       and al(a 1, start, finish),
                                           a2(finish,x1,x2,x3,x4,x5,x6,x7,x8),
module p2s b64(
                                            \verb"and9_1(x1,Q1[8],Q1[7],Q1[6],Q1[5],Q1[4],Q1[3],Q1[2],Q1[1],Q1[0])",
   input clk,
                                           and8 1 (x2,Q2[7],Q2[6],Q2[5],Q2[4],Q2[3],Q2[2],Q2[1],Q2[0]),
and8 2 (x3,Q3[7],Q3[6],Q3[5],Q3[4],Q3[3],Q3[2],Q3[1],Q3[0]),
    input start,
   input [63:0]cnum,
                                            and8_3(x4,Q4[7],Q4[6],Q4[5],Q4[4],Q4[3],Q4[2],Q4[1],Q4[0]),
    output finish,
                                           and8_4(x5,Q5[7],Q5[6],Q5[5],Q5[4],Q5[3],Q5[2],Q5[1],Q5[0]),
and8_5(x6,Q6[7],Q6[6],Q6[5],Q6[4],Q6[3],Q6[2],Q6[1],Q6[0]),
   output SEGDT
                                            and8_6(x7,Q7[7],Q7[6],Q7[5],Q7[4],Q7[3],Q7[2],Q7[1],Q7[0]),
                                            and8_7(x8,Q8[7],Q8[6],Q8[5],Q8[4],Q8[3],Q8[2],Q8[1]);
   assign SEGDT=Q8[0];
     wire [8:0]Q1;
                                       not nl (nfinish, finish);
     wire [7:0]Q2;
                                        shift_regb9 left9(clk,r_1,1'b1,{1'b0,cnum[63:56]},Q1);
     wire [7:0]Q3;
                                        shift_regb8 right8(clk,r_1,Q1[0],cnum[55:48],Q2);
     wire [7:0]Q4;
                                       shift_regb8 right7(clk,r_1,Q2[0],cnum[47:40],Q3);
shift_regb8 right6(clk,r_1,Q3[0],cnum[39:32],Q4);
shift_regb8 right5(clk,r_1,Q4[0],cnum[31:24],Q5);
     wire [7:0]Q5;
     wire [7:0]Q6;
                                       shift_regb8 right4(clk,r_1,Q5[0],cnum[23:16],Q6);
     wire [7:0]Q7;
                                       shift regb8 right3(clk,r_1,Q6[0],cnum[15:8],Q7);
shift_regb8 right2(clk,r_1,Q7[0],cnum[7:0],Q8);
     wire [7:0108:
     nor sl(s_1,r_1,a_1),
          rl(r l,nfinish,s l); endmodule
```

## 3. 设计顶层模块


```
module Top(
   input wire clk,
   input wire[15:0] SW,
   input wire [3:0] BTN,
   input BN,
   output SEGDT,
   output SEGCLK,
   output SEGCLR,
   output SEGEN,
   output K_ROW,
   output [3:0] AN,
   output [7:0] SEGMENT
    );
     assign SEGEN=1'bl;
     reg [31:0] num;
     wire [3:0] btn_out;
     wire [15:0] num_rr;
     reg [3:0] Ctrl;
     wire [31:0] clkdiv;
     assign S=SW[8];
     initial num <= 32'b0000_0001_0010_0011_0100_0101_0110_0111;
    pbdebounce pl(clkdiv[17], BTN[0], btn_out[0]);
    pbdebounce p2(clkdiv[17], BTN[1], btn_out[1]);
pbdebounce p3(clkdiv[17], BTN[2], btn_out[2]);
    pbdebounce p4(clkdiv[17], BTN[3], btn_out[3]);
    clkdiv f0(.clk(clk),.rst(1'b0),.clkdiv(clkdiv));
    SEG_DRV S1(clkdiv[22],SW[15],num[31:0],1'b1,SEGDT,SEGCLK,SEGCLR);
    BUF f8(.I(BN), .O(K_ROW));
    always@(*)begin
if(SW[8]==0) begin
       num[15:0]<=num_rr;
       Ctrl<=SW[3:0];
   else begin
       num[31:16]<=num_rr;
Ctrl[3:0]<=SW[7:4];
    end
    createNumber C1(.btn(btn_out),.SW(Ctr1[3:0]),.num(num_rr));
Disp_num D1(.clk(clk),.RSTN(1'b0),.num(num_rr),.SEGMENT(SEGMENT),.AN(AN));
 Disp_num
endmodule
```

4. 进行综合和写引脚约束文件等操作。


# 四、实验结果分析

任务 2: 设计主板 LED 灯驱动模块


四位一组,灯亮表示 1。从左至右分别与上面的 7 段数码管对应,可通过按钮改变数码管的值,再次启动 LED 灯输入并结束后便会和数码管对应起来。



任务 3: 设计主板七段数码管驱动模块



可通过按钮对数据进行增减,另有开关控制对前四位进行增减还是后四位, 拨动开关启动输入在结束后就可以看到变化。



# 五、实验总结与反思

本次实验我们实现了移位寄存器,并且用上了实验板上的两种显示工具。由于对于它们所使用的串行输入并行输出原理一直不太理解,本次实验花费了较长的时间理解 ppt,后经过同学的提点终于明悟。另外设计项层模块时也由于对 Verilog 语法不熟悉,总是出现报错,经过不断查资料和尝试才最后成功。最后一个实验后,发现自己对 Verilog 和实验的各种硬件模块了解还是有限,为了接下来的课程着想,需要抽空多花时间弥补。