	UAL code						Bits														Flags			
Description	construction		operande	es	15	14	13	12	11	10	9	8	7	6	5 4	4	3	2	1	0	С	V	N	Z
<b>L</b> ogical <b>S</b> hift <b>L</b> eft	LSL S	<rd>,</rd>	<rm>,</rm>	# <imm5></imm5>	0	0	0	0	0		ir	mm5			Rm			Ī	Rd		х		Х	Х
Logical <b>S</b> hift <b>R</b> ight	LSR S	<rd>,</rd>	<rm>,</rm>	# <imm5></imm5>	0	0	0	0	1		ir	nm5	nm5			Rm			Rd		х		Х	Х
<b>A</b> rithmetic <b>S</b> hift <b>R</b> ight	ASR S	<rd>,</rd>	<rm>,</rm>	# <imm5></imm5>	0	0	0	1	0		ir	imm5			Rm			m Rd			Х		Х	Х
Shift.add.sub.mov																								
Add register	ADD S	<rd>,</rd>	<rn>,</rn>	<rm></rm>	0	0	0	1	1	0	0	F	Rm		R	≀n		F	Rd		х	Х	Х	Х
Sub stract register	SUB S	<rd>,</rd>	<rn>,</rn>	<rm></rm>	0	0	0	1	1	0	1	F	Rm		R	≀n		F	Rd		х	Х	Х	Х
Add 3-bit immediate	ADD S	<rd>,</rd>	<rn>,</rn>	<#imm3>	0	0	0	1	1	1	0	ir	nm3	3	R	≀n		F	Rd		х	Х	Х	Х
Sub stract 3-bit immediate	SUB S	<rd>,</rd>	<rn>,</rn>	<#imm3>	0	0	0	1	1	1	1	ir	nm3	3	R	≀n		F	Rd		х	Х	Х	Х
Move	MOV S	<rd>,</rd>	# <imm8></imm8>		0	0	1	0	0		Rd		imm8									Х	Х	
Compare Immediate	CMP	<rd>,</rd>	# <imm8></imm8>		0	0	1	0	1		Rd		imm8								х	Х	Х	Х
Add Immediate	ADD S	<rd>,</rd>	# <imm8></imm8>		0	0	1	1	0		Rd		imm8								х	Х	Х	Х
Sub Immediate	SUB S	<rd>,</rd>	# <imm8></imm8>		0	0	1	1	1		Rd		imm8								х	Х	Х	Х
Data processing											(	op code												
Bitwise AND	AND S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	0	0	0	R	m		F	Rdn		0		Х	Х
Exclusive <b>OR</b>	EOR S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	0	0	1	R	m		F	Rdn		0		Х	х
Logical <b>S</b> hiftLeft	LSL S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	0	1	0	R	m		F	Rdn		Х		Х	Х
<b>L</b> ogical <b>S</b> hift <b>R</b> ight	LSR S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	0	1	1	R	m		F	Rdn		х		Х	Х
<b>A</b> rithmetic <b>S</b> hift <b>R</b> ight	ASR S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	1	0	0	R	m		F	Rdn		х		Х	Х
Add with Carry	ADD S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	1	0	1	R	m		F	Rdn		х	Х	Х	Х
Sub stract with Carry	SUB S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	1	1	0	R	m		F	Rdn		х	Х	Х	Х
Rotate Right	ROR S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	0	1	1	1	R	m		F	Rdn		Х		Х	Х
Set flag on bitwise and	TST	<rn>,</rn>	<rm></rm>		0	1	0	0	0	0	1	0	0	0	R	m		F	Rn		0		Х	Х
Reverse Sub strucs from 0	RSB S	<rd>,</rd>	<rn>,</rn>	#0	0	1	0	0	0	0	1	0	0	1	R	≀n		F	Rd		х	Х	Х	Х
Compare Registers	CMP	<rn>,</rn>	<rm></rm>		0	1	0	0	0	0	1	0	1	0	R	m		F	Rn		х	Х	Х	Х
Compare Negative	CMN	<rn>,</rn>	<rm></rm>		0	1	0	0	0	0	1	0	1	1	R	m		F	Rn		х	Х	Х	х
Logical <b>OR</b>	ORR S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	1	1	0	0	R	m		F	Rdn		0		Х	х
Multiply two Registers	MUL S	<rdm>,</rdm>	<rn>,</rn>	<rdm></rdm>	0	1	0	0	0	0	1	1	0	1	R	≀n		R	dm				х	х
Bit Clear	BIC S	<rdn>,</rdn>	<rm></rm>		0	1	0	0	0	0	1	1	1	0	R	m		F	Rdn		0		х	х

Bitwise NOT	MVN S	<rd>,</rd>	<rm></rm>		0	1	0	0	0	0	1	1	1	1 R	m	Rd	0		Х	х	
Load/Store									op	СО	de										
Store Register	STR	<rt></rt>	[SP,	# <offset>]</offset>	1	0	0	1	0		Rt			ir	nm8						
Load Register	LDR	<rt></rt>	[SP{,	# <offset>}]</offset>	1	0	0	1	1		Rt			ir	nm8						
Miscellaneous 16-bit instructions																					
Add immediate to SP	ADD	SP,	{SP},	# <offset></offset>	1	0	1	1	0	0	0	0	0		imm7						
Sub stract immediate from SP	SUB	SP,	{SP},	# <offset></offset>	1	0	1	1	0	0	0	0	1		imm7						
Conditionnal Branch	В																				
égalité	BEQ	<label></label>			1	1	0	1	0	0	0	0		ir	nm8		Z == 1				
différence	BNE	<label></label>			1	1	0	1	0	0	0	1		ir	nm8		Z == 0				
retenue	BCS	<label></label>			1	1	0	1	0	0	1	0		ir	nm8			C == 1			
pas de retenue	BCC	<label></label>			1	1	0	1	0	0	1	1		ir	nm8			C == 0			
négatif	BMI	<label></label>			1	1	0	1	0	1	0	0		ir	nm8			N == 1			
positif ou nul	BPL	<label></label>			1	1	0	1	0	1	0	1		ir	nm8			N == 0			
dépassement de capacité	BVS	<label></label>			1	1	0	1	0	1	1	0		ir	nm8			V == 1			
pas de dépacement de capacité	BVC	<label></label>			1	1	0	1	0	1	1	1		ir	nm8		V == 0				
supérieur (non signé)	BHI	<label></label>			1	1	0	1	1	0	0	0		ir	nm8		С	C == 1 et Z == 0			
inférieur ou égal (non signé)	BLS	<label></label>			1	1	0	1	1	0	0	1		ir	nm8		C == 0 ou Z == 1			1	
superieur ou égal (signé)	BGE	<label></label>			1	1	0	1	1	0	1	0		ir	nm8		N == V				
inférieur (signé)	BLT	<label></label>			1	1	0	1	1	0	1	1		ir	nm8		N != V				
supérieur (signé)	BGT	<label></label>			1	1	0	1	1	1	0	0		ir	nm8		Z == 0 et N == V			V	
inférieur ou égal (signé)	BLE	<label></label>			1	1	0	1	1	1	0	1		ir	nm8		Z	== 1 o	u N !=	V	
toujours vrai	B ou BAL	<label></label>			1	1	0	1	1	1	1	0		ir	nm8						
toujours faux	BF	<label></label>			1	1	1	1	1	1	1	1		ir	nm8						
branche non conditionnelle	В	<label></label>			1	1	1	0	0					imm11							