
LISTA DE EXERCÍCIOS II – CIRCUITOS DIGITAIS

As formas de onda na Figura 1 são aplicadas nas entradas do latch mostrado na Figura
Considerando que inicialmente Q = 0, determine a forma de onda na saída Q.



2) Considere inicialmente Q = 0 e determine a forma de onda da saída Q, para um latch NOR que tem as entradas mostradas na Figura 3.






Figura 3

3) As formas de onda mostradas na Figura 4 são aplicadas ao circuito da Figura 5. Considere inicialmente Q = 0 e determine a forma de onda da saída Q.




- 4) Verdadeiro ou falso: um flip-flop J-K pode ser usado como um S-R, porém um flip-flop S-R não pode ser usado como um J-K.
- 5) Um flip-flop J-K tem alguma condição de entrada ambígua?
- 6) Que condição de entrada para J e K sempre seta a saída Q no instante em que ocorre a transição ativa de CLK?

7) Determine a forma de onda da saída Q para um latch D com as formas de onda das entradas EN e D mostradas na Figura abaixo. Considere inicialmente Q = 0.



8) A Figura 6 mostra o símbolo para um FF J-K que responde a uma borda de descida na sua entrada de clock e tem entradas assíncronas ativas em nível BAIXO. As entradas assíncronas externas, que são ativas em nível BAIXO, são denominadas \overline{PRE} e \overline{CLR} . O pequeno círculo em uma entrada significa que ela responde a um sinal lógico BAIXO. As entradas J e K estão conectadas ao estado ALTO nesse exemplo. Determine a resposta da saída Q às formas de onda mostradas na Figura 7. Considere a saída Q inicialmente em nível ALTO.



9) Compare a operação do latch D com o flip-flop D disparado por borda de descida aplicando as formas de onda, mostradas na Figura 8, em cada um e determinando as formas de onda da saída Q.




Figura 8

10) Determine a forma de onda da saída Q do FF, mostrado na Figura 9. Considere inicialmente Q = 0 e lembre-se de que as entradas assíncronas se sobrepõem a todas as outras.




Figura 9

- 11) Aplique as formas de onda, mostradas na Figura 9 ao flip-flop D disparado na borda de descida do clock e que tem entradas assíncronas ativas em nível BAIXO. Considere que a entrada D seja mantida em nível BAIXO e que a saída Q esteja inicialmente em nível ALTO. Desenhe a forma de onda resultante na saída Q.
- 12) Construa a tabela-verdade para um meio somador com entradas A e B, saídas SOMA e CARRY. A partir da tabela-verdade, projete um circuito lógico que funcione como meio somador.
- 13) Determine o complemento de 2 de cada número binário a seguir:
 - **(a)** 10
- **(b)** 111
- **(c)** 1001
- **(d)** 1101

- **(e)** 11100
- **(f)** 10011
- **(g)** 10110000
- **(h)** 00111101
- 14) Expresse cada número decimal a seguir como um número sinalizado de 8 bits na forma do complemento de 2:
 - (a) +12
- **(b)** −68
- (c) +101
- **(d)** -125