Arquitetura de Computadores III

Parte 4
Pipeline Superescalar

Superescalaridade

- 1. Introdução
- 2. Despacho em ordem, terminação em ordem
- 3. Despacho em ordem, terminação fora-de-ordem
- 4. Despacho fora-de-ordem, terminação fora-de-ordem
- 5. Janela de instruções centralizada
- 6. Janela de instruções distribuída
- 7. Exemplo
- 8. Renomeação de registradores


Introdução

- princípios da super-escalaridade
 - várias unidades de execução
 - várias instruções completadas simultaneamente em cada ciclo de relógio
- hardware é responsável pela extração de paralelismo
- na prática, obtém-se IPC pouco maior do que 2
 - limitação do paralelismo intrínseco dos programas
- problemas com a execução simultânea de instruções
 - conflitos de acesso a recursos comuns
 - memória
 - dependências de dados
 - verdadeiras
 - falsas anti-dependências, dependências de saída
 - dependências de controle (desvios)

Introdução

- pipelines ou unidades funcionais podem operar com velocidades variáveis latências
- término das instruções pode não seguir a seqüência estabelecida no programa
- processador com capacidade de "look-ahead"
 - se há conflito que impede execução da instrução atual, processador
 - examina instruções além do ponto atual do programa
 - procura instruções que sejam independentes
 - executa estas instruções
- possibilidade de execução fora de ordem
 - cuidado para manter a correção dos resultados do programa


Processador com 2 pipelines



exemplo: Pentium I

cache de instruções precisa fornecer dobro de instruções por ciclo

Unidades de execução especializadas



Despacho e terminação de instruções

- despacho de instruções
 - refere-se ao fornecimento de instruções para as unidades funcionais
- terminação de instruções
 - refere-se à escrita de resultados (em registradores, no caso de processadores RISC)
- alternativas
 - despacho em ordem, terminação em ordem
 - despacho em ordem, terminação fora de ordem
 - despacho fora de ordem, terminação fora de ordem

Despacho em ordem, terminação em ordem

- despacho de novas instruções só é feito quando instruções anteriormente despachadas já foram executadas
- despacho é congelado ...
 - quando existe conflito por unidade funcional
 - quando unidade funcional exige mais de um ciclo para gerar resultado
- exemplo, supondo processador que pode a cada ciclo ...
 - decodificar 2 instruções
 - executar até 3 instruções em 3 unidades funcionais distintas
 - escrever resultados de 2 instruções

Despacho em ordem, terminação em ordem

decodificação

aoooannoagao		
I 1	12	
13	14	
I 3	14	
	14	
I 5	I6	
	I6	

	~
AVACII	1020
execu	ıcav
	- 3

<u> </u>		
I1	12	
I 1		
		13
		14
	15	-
	16	

write-back	
------------	--

write	write-back	
		1
		2
		3
I 1	12	3 4
I 3		5
	14	6
15		7
	16	8

restrições:

- fase de execução de l1 exige 2 ciclos
- 13 e 14 precisam da mesma unidade funcional
- 15 e 16 precisam da mesma unidade funcional
- I5 depende do valor produzido por I4

6 instruções em

6 ciclos

$$IPC = 1.0$$

Despacho em ordem, terminação fora de ordem

- despacho não espera que instruções anteriores já tenham sido executadas
 - ou seja: despacho não é congelado quando unidades funcionais levam mais de um ciclo para executar instrução
- consequência: uma unidade funcional pode completar uma instrução após instruções subsequentes já terem sido completadas
- despacho ainda precisa ser congelado quando ...
 - há conflito por uma unidade funcional
 - há uma dependência de dados verdadeira

Despacho em ordem, terminação fora de ordem

decodificação

I 1	12
I 3	14
	14
I 5	I6
	I6

	~
	1020
execu	ıcav
	- 3

<u> </u>		
12		
	I 3	
	14	
15		
16		
	I2 I5	

write-back		ciclo
		1
		2
I2		3
I1	13	4
14		5
I 5		6
I6		7

6 instruções em 5 ciclos IPC = 1.2

notar:

- I1 termina fora de ordem em relação a I2
- 13 é executada concorrentemente com último ciclo de execução de 11
- tempo total reduzido para 7 ciclos

Despacho em ordem, terminação fora de ordem

- supondo a seguinte situação
 - R3 := R3 op R5
 - R4 := R3 + 1
 - R3 := R5 + 1
- dependência de saída
 - 1^a e 3^a instrução escrevem em R3
 - valor final de R3 deve ser o escrito pela 3ª instrução
 - atribuição da 1ª instrução não pode ser feita após atribuição da 3ª instrução
 - despacho da 3ª instrução precisa ser congelado
- terminação fora de ordem ...
 - exige controle mais complexo para testar dependências de dados
 - torna mais difícil o tratamento de interrupções

Despacho fora de ordem, terminação fora de ordem

- problemas do despacho em ordem
 - decodificação de instruções é congelada quando instrução cria ...
 - conflito de recurso
 - dependência verdadeira ou dependência de saída
 - consequência: processador não tem capacidade de look-ahead além da instrução que causou o problema, mesmo que haja instruções posteriores independentes
- solução
 - isolar estágio de decodificação do estágio de execução
 - continuar buscando e decodificando instruções, mesmo que elas não possam ser executadas imediatamente
 - inclusão de um buffer entre os estágios de decodificação e execução:
 janela de instruções
 - instruções são buscadas de janela independentemente de sua ordem de chegada: despacho fora de ordem

Despacho fora de ordem, terminação fora de ordem

decodificação		
I 1	I 2	
13	14	
I 5	16	

janela		
<u> </u>		
I1, I2		
13, 14		
l4, l5, l6		
LI5		
-		

execução		
I1	I2	
I 1		I 3
	16	14

write-	write-back	
		1
		2
12		3
I 1	I 3	4
14	I 6	5
15		6

6 instruções em 4 ciclos IPC = 1.5


notar:

- estágio de decodificação opera a velocidade máxima, pois independe do estágio de execução
- 16 é independente e pode ser executada fora de ordem, concorrentemente com 14
- tempo total reduzido para 6 ciclos

Despacho fora de ordem, terminação fora de ordem

- supondo a seguinte situação
 - R4 := R3 + 1
 - R3 := R5 + 1
- anti-dependência
 - 2ª instrução escreve em R3
 - 1ª instrução precisa ler valor de R3 antes que 2ª instrução escreva novo valor
 - despacho da 2ª instrução precisa ser congelado até que 1ª instrução tenha lido valor de R3

Janela de instruções centralizada




Janela de instruções centralizada

- "janela de instruções" é um buffer que armazena todas as instruções pendentes para execução
- instrução enviada para unidade de execução correspondente quando operandos estão disponíveis
 - operandos buscados no banco de registradores
- se operando não está disponível, identificador de registrador é colocado na instrução
 - quando instrução atualiza este registrador, janela de instruções é pesquisada associativamente e identificador do registrador é substituído pelo valor do operando

Janela de instruções centralizada

instr.	código	registr destind		reg.1	oper. 2	reg.2
1	operação	ID	valor			ID
2	operação	ID	valor			ID
3	operação	ID		ID	valor	
4	operação	ID	valor		valor	
5	operação	ID		ID		ID

Janela de instruções distribuída



Janela de instruções distribuída

- cada unidade de execução tem uma "estação de reserva"
 - estação tem capacidade para armazenar 2 a 6 instruções
- instruções são decodificadas e enviadas para a estação de reserva apropriada
- instruções são enviadas para unidade de execução quando operandos estão disponíveis
- mesmo mecanismo de identificação de registradores nas instruções
- quando registradores são atualizados, valores são passados diretamente para as estações de reserva
 - busca associativa para substituição de identificadores por valores
- Algoritmo de Tomasulo: combinação de estações de reserva distribuídas com renomeação de registradores

- supondo um processador superescalar com a seguinte configuração:
 - 4 unidades funcionais 2 somadores, 1 multiplicador, 1 load/store
 - pode executar 4 instruções por ciclo em cada estágio do pipeline
 - latências
 - somador 1 ciclo
 - multiplicador 2 ciclos
 - load/store 2 ciclos
- deve ser executado o seguinte programa:

```
ADD R1, R2, R3
```

LW R10, 100 (R5)

ADD R5, R1, R6

MUL R7, R4, R8

ADD R2, R7, R3

ADD R9, R4, R10

ADD R11, R4, R6

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$			
2				
3				

ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6 dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$			R10 = mem (R5+100)
2				R10 = mem (R5+100)
3				

ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6 dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$			R10 = mem (R5+100)
2	R5 = R1 + R6			R10 = mem (R5+100)
3				

ADD R1, R2, R3

LW R10, 100 (R5)

ADD R5, R1, R6

MUL R7, R4, R8

ADD R2, **R7**, **R3**

ADD R9, R4, R10

ADD R11, R4, R6

dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$		R7 = R4 * R8	R10 = mem (R5+100)
2	R5 = R1 + R6		R7 = R4 * R8	R10 = mem (R5+100)
3				

ADD R1, R2, R3

LW R10, 100 (R5)

ADD R5, **R1**, **R6**

MUL R7, R4, R8

ADD R2, R7, R3

ADD R9, R4, R10

ADD R11, R4, R6

dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$		$\mathbf{R7} = \mathbf{R4} * \mathbf{R8}$	R10 = mem (R5+100)
2	R5 = R1 + R6		R7 = R4 * R8	R10 = mem (R5+100)
3		R2 = R7 + R3		

ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6 dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$		R7 = R4 * R8	R10 = mem (R5+100)
2	R5 = R1 + R6		R7 = R4 * R8	R10 = mem (R5+100)
3	R9 = R4 + R10	$\mathbf{R2} = \mathbf{R7} + \mathbf{R3}$		

ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6 dependências verdadeiras

ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$	$\mathbf{R11} = \mathbf{R4} + \mathbf{R6}$	$\mathbf{R7} = \mathbf{R4} * \mathbf{R8}$	R10 = mem (R5+100)
2	R5 = R1 + R6		R7 = R4 * R8	R10 = mem (R5+100)
3	R9 = R4 + R10	R2 = R7 + R3		

ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6 dependências verdadeiras

Renomeação de registradores

- antidependências e dependências de saída são causadas pela reutilização de registradores
- efeito destas dependências pode ser reduzido pelo aumento do número de registradores ou pela utilização de outros registradores disponíveis
- exemplo

```
- ADD R1, R2, R3 ; R1 = R2 + R3
```

- ADD R2, R1, 1; R2 = R1 + 1 antidependência em R2

- ADD R1, R4, R5 ; R1 = R4 + R5 dependência de saída em R1

• utilizando 2 outros registradores R6 e R7 pode-se eliminar as dependências falsas

```
- ADD R1, R2, R3 ; R1 = R2 + R3
```


- ADD R6, R1, 1; R6 = R1 + 1

- ADD R7, R4, R5; R7 = R4 + R5

Renomeação de registradores

- não é possível criar número ilimitado de registradores
- arquitetura deve manter compatibilidade quanto aos registradores visíveis para o programador
- solução
 - utilizar banco de registradores interno, bem maior do que o banco visível
 - renomear registradores temporariamente
 - cada registrador visível que é escrito numa instrução é renomeado para um registrador interno escolhido dinamicamente
- no exemplo anterior, supondo registradores internos Ra, Rb, Rc, Rd, Re, Rf,
 Rg
 - ADD Ra, Rb, Rc
 - ADD Rd, Ra, 1
 - ADD Re, Rf, Rg
- antidependência e dependência de saída foram eliminadas

Buffer de reordenamento



Buffer de reordenamento

- buffer é organizado como FIFO
- quando decodifica-se instrução que escreve em registrador, posição do buffer é alocada para o resultado
- cada posição do buffer contém
 - número do registrador original
 - campo para armazenamento do resultado
 - tag de renomeação
- quando resultado está disponível, valor é escrito no buffer
 - valor é simultaneamente enviado para estações de reserva e substitui tag de renomeação correspondente, se encontrado