Indirizzamento Immediato

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8.	7	6	5	4	3	2	1	0
0x00000081																									1	0	0	0	0	0	0	1
0x40000020	0	1																									1	0	0	0	0	0
0x10000008	0	0	0	1																									1	0	0	0
0x04000002	0	0	0	0	0	1																									1	0
0x81000000	1	0	0	0	0	0	0	1																								
0x20400000			1	0	0	0	0	0	0	1																						
0x08100000					1	0	0	0	0	0	0	1																				
0x02040000							1	0	0	0	0	0	0	1																		
0x00810000									1	0	0	0	0	0	0	1																
0x00204000											1	0	0	0	0	0	0	1														
0x00081000													1	0	0	0	0	0	0	1												
Ox00020400															1	0	0	0	0	0	0	1										
Ox00008100																	1	0	0	0	0	0	0	1								
0x00002040															29				1	0	0	0	0	0	0	1						

Superare le difficoltà

MOV R0, #0xFFFFFFF \longrightarrow MVN R0, #0 R0 = NOT 0x00000000 = 0xFFFFFFF

MOV R0, #0x55550000 Errore a compile-time

Superare le difficoltà

Indirizzamento Immediato

31 30 29 28 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Posizione Valore

0x00002040 00<mark>10 0000 01</mark>00 0000

Indirizzamento con shift immediato e con shift a registro

Se il bit 25 vale zero, nei bit 5 e 6 è scritto il tipo di shift da applicare tra quelli disponibili nel barrel shift (LSL, LSR, ASR, ROR e RRX). Mentre il bit 4 specifica il tipo di indirizzamento (immediato o con shift a registro).

		Second	lo Opera	ndo OP ₂
Cod	lifica	Istruzion	e	Sintani Tatauniana
118	7	6 5 4	30	Sintassi Istruzione
valore		000	Rm	Rm, LSL #valore
Rs	0	0 0 1	Rm	Rm, LSL Rs
valore		0 1 0	Rm	Rm, LRR #valore
Rs	0	0 1 1	Rm	Rm, LSR Rs
valore		1 0 0	Rm	Rm, ASR #valore
Rs	0	1 0 1	Rm	Rm, ASR Rs
valore		1 1 0	Rm	Rm, ROR #valore
Rs	0	1 1 1	Rm	Rm, ROR Rs
0000	0	1 1 0	Rm	Rm, RRX

Insirizzamento con shift

```
// Indirizzamento con shift immediato
ADD R3, R3, R3, LSL #2
                       // R3 = R3 + R3 * 4
RSB R2, R2, R2, LSL #4
                           // R2 = R2 * 16 - R2
AND R0, R1, R2, RRX
                            // R0 = R1 AND RRX(R2)
// Indirizzamento con shift a registro
// (5 bit LSB di R3)
                           // R0 = R1 + R2 * (2 ^ R3)
ADD R0, R1, R2, LSL R3
ORR R0, R0, R2, LSL R3
                            // R0 = R0 OR R2 * (2 ^ R3)
AND R0, R0, R2, LSR R3
                           // R0 = R0 AND R2 / (2 ^ R3)
```

Istruzioni aritmetiche con saturazione

Se si utilizzano 32-bit per codificare i numeri interi con segno l'intervallo di rappresentazione si divide in due sottoinsiemi: da 1 a $2^{31} - 1$ per i valori positivi e da -1 a -2^{31} per quelli negativi.

Se sommando i numeri $7\cdot 2^{28}$ e $2\cdot 2^{28}$, il risultato che si ottiene $(8\cdot 2^{28})$ non è positivo ma -2^{31}

Quando un valore supera un estremo, quest'ultimo e ricondotto al valore limite e si asserisce il fag Q nel registro di stato CPSR.

Principali istruzioni aritmetiche con saturazione

Descrizione	MNEM	CODE	Semantica
Addizione con saturazione	QADD	10000	Rd ← sat(Rm + Rn)
Addizione con doppia saturazione	QDADD	10100	Rd ← sat(Rm + sat(2 · Rn))
Sottrazione con saturazione	QSUB	10010	Rd ← sat(Rm − Rn)
Sottrazione con doppia saturazione	QDSUB	10110	Rd ← sat(Rm − sat(2 · Rn))

sat
$$(x) = max (min (x; 2^{31}-1); -2^{31})$$

Istruzioni di Confronto

Le istruzioni di confronto utilizzano in ingresso due operandi ma non hanno un registro destinazione poiché il loro effetto è nella scrittura del registro di stato in base al valore risultato.

utilizzano lo stesso formato delle istruzioni aritmetiche/logiche stesse regole per la modalità di indirizzamento del secondo operando.

MNEM	CODE	Semantica
TST	1000	$CPSR \leftarrow \langle Rn \rangle \cdot OP_2$
TEQ	1001	$CPSR \leftarrow \langle Rn \rangle \oplus OP_2$
СМР	1010	CPSR ← <rn> - OP₂</rn>
CMN	1011	CPSR ← <rn> + OP₂</rn>
	TEQ	TEQ 1001 CMP 1010

Istruzioni di Confronto

- CMP si comporta come SUB, CMN come ADD, perchè sottrarre un numero negativo equivale a sommarlo,
- TST come AND, TEQ come EOR poichè l'EXOR di numeri identici da risultato zero.


```
// Indirizzamento Immediato
CMP R1, #256 // Compara R1 con 256 e agg. flag
TST R2, #1 // Test bit LSB di R2 e agg. flag
// Indirizzamento a registro
TEQ R2, R3 // Test R2=R3? e agg. flag
// Indirizzamento con shift immediato
CMN R3, R3, LSL #4 // R3 + R3 * 16 e agg. flag
TEQ R0, R1, RRX // R0 XOR R1 AND RRX(R1) e agg. flag
// Indirizzamento con shift a registro (5 bit LSB di R3)
TST R0, R1, LSL R3 // Test R0 = R1*(2^R3) e agg. flag
CMN R0, R1, LSR R3 // R0 + R1/(2^R3) e agg. flag
```

Istruzioni SIMD

L'architettura ARMv6 ha introdotto delle istruzioni aritmetiche che agiscono sui registri considerandoli come contenitori di strutture array definiti su word o halfword.


La sintassi generica di una istruzione aritmetica SIMD è la seguente:

Il codice mnemonico <MNEM> si ottiene dalle combinazioni di:



Istruzioni SIMD: iniziamo con un esempio

UADD8 R0, R2, R3



$$R0[0] = R2[0] + R3[0]$$

 $R0[1] = R2[1] + R3[1]$
 $R0[2] = R2[2] + R3[2]$
 $R0[3] = R2[3] + R3[3]$

Principali Istruzioni SIMD

MNEM	Semantica	Elemento
ADD8	$Rd[i]=Rn[i]+Rm[i], i \in [0,1,2,3]$	byte
SUB8	Rd[i]=Rn[i]- Rm[i], i∈ [0,1,2,3]	byte
ADD16	$Rd[i]=Rn[i]+Rm[i], i \in [0,1]$	halfword
SUB16	Rd[i]=Rn[i]-Rm[i], i∈ [0,1]	halfword
	Rm[0] ↔ Rm[1],	
ADDSUBX	Rd[1]=Rn[1]+Rm[1],	halfword
	Rd[0]=Rn[0]-Rm[0]	
	Rm[0] ↔ Rm[1],	
SUBADDX	Rd[1]=Rn[1]-Rm[1],	halfword
	Rd[0]=Rn[0]+Rm[0]	

Principali Istruzioni SIMD

MNEM	Tipo	con Segno	Saturazione	Risultati/2
QADD8		✓	✓	
SADD8		✓		
SHADD8	ADD8	✓		✓
UADD8				
UHADD8				✓
UQADD8			✓	
QSUB8		✓	✓	
SSUB8		✓		
SHSUB8	SUB8	✓		✓
USUB8				
UHSUB8				✓
UQSUB8			✓	

Prefisso	Aritmetica	bit GPSR
S	con segno, modulo 2 ⁸ o 2 ¹⁶	GE[0÷3]
Q	con segno e con saturazione	
SH	con segno e risultati dimezzati	
U	senza segno, modulo 2^8 o 2^{16}	GE[0÷3]
UQ	senza segno e con saturazione	
UH	senza segno e risultati dimezzati	

Istruzioni SIMD su array di byte

MNEM	Descrizione	Semantica
USAD8	Unsign. Sum Abs. Diff.	$< Rd > \leftarrow \sum_{0}^{3} Rm[i] - Rs[i] $
USADA8	Unsign. Sum Abs. Diff. Acc	$\langle \mathtt{Rd} \rangle \leftarrow \langle \mathtt{Rn} \rangle + \sum_{0}^{3} \mathtt{Rm[i]-Rs[i]} $

Flag GE (Greater than or Equal)

In ARMv6, le istruzioni SIMD impostano i flag GE della CPSR in base all'esito del risultato dei singoli byte o delle singole halfword che compongono la word.

Ogni registro Rx è in grado di memorizzare una word, che, a sua volta, è costituita da due halfword oppure da quattro byte:

31	30	****	24	23	22	****	16	15	14		8	7	6		0

I	Rx [24 -	- 31]=B	3	I	Rx [16 -	÷ 23]=B	2	I	Rx [8÷	15]=B ₁			Rx [0 -	÷ 7]=B ₀)
		P	x[16 ÷	- 31]=H	I ₁					Rx [0 ÷	15]=H	I ₀		

Flag GE

Nel testo H0 è sinonimo di B (Bottom), talvolta indicato con l'acronimo LSH (Least Signicant Halfword), mentre H1 è sinonimo di T (Top), qualche volta indicato con la sigla MSH (Most Signicant Halfword).

31	30	****	24	23	22	242.6	16	15	14	1.001	8	7	6	****	0
						****				****				****	
F	Rx [24 -	: 31]=B	3	F	Rx[16 -	- 23]=B	2	1	8x [8 ÷	15]=B ₁			Rx [0	÷7]=B	
		F	tx[16 :	31]=H	I ₁					Rx	: 0 ÷	15]= 	ło.		

I quattro flag GE sono aggiornati in base al tipo di istruzione che agisce su word o byte:

Istruzione	risultato		G	E	
istruzione	Tistitato	0	1	2	3
halfword	В	1	~		
nanword	T			~	V
	B ₀	1			
byte	B ₁		1		
byte	B ₂			1	
	B ₃				~

Istruzione di selezione dei byte

L'istruzione di selezione permette di analizzare i flag GE del registro di stato e scegliere tra due operandi quale byte copiare nel corrispondente byte nel registro destinazione.

SEL{} , ,
byte
$$B_i$$
 di Rd = byte B_i di $\begin{cases} Rn & \text{se GE}[i]=1 \\ Rm & \text{se GE}[i]=0 \end{cases}$ con $i=0..3$.

Rm se $GE[i]=0$

Rd

SBO

1011

Rm

La sigla SBO (Should Be One) indica che i bit all'interno della codifica dell'istruzione devono assumere il valore 1.

Rn

0 1 1 0 1 0 0 0

31 .. 28

PreCond

Istruzioni di moltiplicazione con due operandi e risultato in word

<MNEM>{<PreCond>}{<S>} <Rd>, <Rm>, <Rs>

MNEM	Descrizione	Molt.	Semantica	Tronc.
MUL	Multiply	32×32	$Rd \leftarrow Rm \cdot Rs$	$31 \div 0$
SMULxy	Sign. Mult. Long	16 × 16	$Rd \leftarrow Rm[x] \cdot Rs[y]$	
SMULWy	Sign. Mult. Word	32×16	$\texttt{Rd} \leftarrow \texttt{Rm} \cdot \texttt{Rs[y]}$	$47 \div 16$
SMUAD	Sign. Mult, Add Dual	16 × 16	$Rd \leftarrow Rm[B] \cdot Rs[B] + Rm[T] \cdot Rs[T]$	
SMUADX	Sign. Mult, Add Dual, eXch	16×16	$Rd \leftarrow Rm[B] \cdot Rs[T] + Rm[T] \cdot Rs[B]$	
SMUSD	Sign. Mult, Sub Dual	16 × 16	$\texttt{Rd} \leftarrow \texttt{Rm} \texttt{[B]} \cdot \texttt{Rs} \texttt{[B]} \text{-} \texttt{Rm} \texttt{[T]} \cdot \texttt{Rs} \texttt{[T]}$	
SMUSDX	Sign. Mult, Sub Dual, eXch	16×16	$Rd \leftarrow Rm[B] \cdot Rs[T] - Rm[T] \cdot Rs[B]$	
SMMUL	Sign. MSW Mult truncate	32×32	$\texttt{Rd} \leftarrow \texttt{Rm} \cdot \texttt{Rs}$	63 ÷ 32
SMMULR	Sign. MSW Mult. Round	32×32	$Rd \leftarrow Rm \cdot Rs$	63 ÷ 32

Istruzioni di moltiplicazione con tre operandi e risultato in word

<MNEM>{<PreCond>}{<S>} <Rd>, <Rm>, <Rn>, <Rs>

MNEM	Descrizione	Molt.	Semantica	Tronc.
MLA	Mult, Acc.	32×32	$\texttt{Rd} \leftarrow \texttt{Rn+Rm} \cdot \texttt{Rs}$	31 ÷ 0
SMLAxy	Sign. Mult. Long Acc	16 × 16	$Rd \leftarrow Rn + Rm[x] \cdot Rs[y]$	
SMLAWy	Sign. Mult. Word Acc	32 × 16	<rd>← Rn+Rm · Rs[y]</rd>	47 ÷ 16
SMLAD	Sign. Mult, Add acc. Dual	16×16	$\texttt{Rd} \leftarrow \texttt{Rn+Rm[B] \cdot Rs[B]+Rm[T] \cdot Rs[T]}$	
SMUADX	Sign. Mult, Add acc, Dual, eXch	16 × 16	$Rd \leftarrow Rn + Rm[B] \cdot Rs[T] + Rm[T] \cdot Rs[B]$	
SMLSD	Sign, Mult, Sub acc, Dual	16 × 16	$Rd \leftarrow Rm[B] \cdot Rs[B] - Rm[T] \cdot Rs[T]$	
SMLSDX	Sign. Mult, Sub acc, Dual, eXch	16 × 16	$Rd \leftarrow Rn + Rm[B] \cdot Rs[T] - Rm[T] \cdot Rs[B]$	
SMMLA	Sign. MSW Mult Acc, trunc.	32×32	$\texttt{Rd} \leftarrow \texttt{Rn+Rm} \cdot \texttt{Rs}$	63 ÷ 32
SMMLAR	Sign. MSW Mult Acc. Round.	32×32	$\texttt{Rd} \leftarrow \texttt{Rn+Rm} \cdot \texttt{Rs}$	
SMMLS	Sign. MSW Mult Sub. trunc	32×32	$\texttt{Rd} \leftarrow \texttt{Rn-Rm} \cdot \texttt{Rs}$	
SMMLSR	Sign. MSW Mult Sub, Round	32×32	$\texttt{Rd} \leftarrow \texttt{Rn-Rm} \cdot \texttt{Rs}$	63 ÷ 32

Istruzioni di trasferimento dati

Le istruzioni di trasferimento dati si occupano di trasferire valori nei registri o tra registri.

Nel caso in cui si tratti di un trasferimento tra registri di uso generale la sintassi dell'istruzione è la seguente:

OPCODE	MNEM	Descrizione	Semantica
1101	MOV	Carica registro con OP ₂	$\mathtt{Rd} \leftarrow \mathtt{OP}_2$
1111	MVN	Carica registro con l'inverso di \mathbb{OP}_2	$\mathtt{Rd} \leftarrow \overline{\mathtt{OP}}_2$

Istruzioni di accesso ai registri di stato

MRS (Move to Register from Status register) copia il valore del CPSR, o del SPSR nell'attuale modo di funzionamento del processore, all'interno dei registri di uso generale; la sintassi risulta:

MRS{<PreCond>} <Rd>, {CPSR|SPSR}

MSR (Move to Status register from Register) copia il contenuto di un registro o una costante in una o più ambiti del registro CPSR o del SPSR nell'attuale modo di funzionamento del processore:

MRS{<PreCond>} {CPSR|SPSR}{_<ambiti>}, <Rm>
MRS{<PreCond>} {CPSR|SPSR}{_<ambiti>}, #<valore>

c=controllo, x=estensione, s=stato, f=flag

Istruzioni di accesso ai registri di stato

```
MRS R0 , CPSR // R0=CPSR (lettura stato)
BIC R0 , R0, #0x1F // Ripulisce mode bit
ORR R0 , R0, #0x13 // Imposta modo Supervisor
MSR CPSR_c, R0 // CPSR=R0 (scrittura stato)
```

Nel caso si debba modificare esclusivamente un certo ambito del registro di stato (es. flag), si può restringere l'applicazione dell'istruzione utilizzando la sintassi:

MSR CPSR_F, #0xF0000000

Istruzioni di branch

I processori ARM supportano un'istruzione di branch che in modo diretto permette di saltare in avanti o indietro fino a 32 MB.

Per arrivare fino a 4 GB possiamo caricare R15 o PC con il valore desiderato (assicurandosi di aver caricato la posizione originaria in R14 o LR).

B (branch) e BL (branch with link).

L'istruzione B carica nel PC (R15) l'indirizzo della prima istruzione della procedura che si desidera eseguire

L'istruzione BL è simile all'istruzione B, in più però carica nel registro LR (R14) l'indirizzo di ritorno della procedura, ovvero il valore del PC nel momento in cui viene eseguita l'istruzione BL.

Istruzioni di branch

MNEM	Pre Cond	Oper.	Descrizione	Semantica
В	✓	label	Branch	R15 ← indirizzo label
вх	✓	Rm	Branch, eXch. Thumb	R15 ← Rm
				Se Rm[0]=0 imposta modo ARM, altrimenti Thumb (Rm[0]=1)
вхј	✓	Rm	Branch, eXch. Java	R15 ← Rm
				Imposta modo Java se disponibile e abilitato altrimenti si comporta come BX
BL	✓	label	Branch, Link	R14 ←indirizzo istruz. succ.
				$R15 \leftarrow indirizzo label$
BLX		label	Branch, Link,	R14 ←indirizzo istruz. succ.
			eXch. Thumb	R15 ←indirizzo label
				Imposta modo Thumb
BLX	✓	Rm	Branch, Link,	R14 ←indirizzo istruz. succ.
			eXch. Thumb	$\texttt{R15} \leftarrow \texttt{Rm} \texttt{[31 \div 1]}$
				Se Rm[0]=0 imposta modo ARM, altrimenti Thumb (Rm[0]=1)

Istruzioni di branch

```
MOV LR, PC
LDR PC, =indirizzo oltre 32MB
```

Di seguito alcuni esempi di istruzioni di branch incondizionato e condizionato al valore dei flag del registro di stato:

```
B label // salta alla label senza condizioni
BCC label // salta alla label se il flag C=0
BEQ label // salta alla label se il flag Z=0
```

Istruzioni di Load e Store: word o unsigned byte modo 2 di indirizzamento



Istruzioni di Load e Store: word o unsigned byte

Modo		Sintassi	Semantica	
	immediato	[<rn>]</rn>	$indirizzo \leftarrow \mathtt{Rn}$	
Offset	immediato	[<rn>, #{+ -}<offset<sub>12>]</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_{12}$	
Onset	registro	[<rn>, {+ -}<rm>]</rm></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$	
	regis. scal.	[<rn>, {+ -}<rm>, <shift>]</shift></rm></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm} \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$	
Pre- indiciz. registro registro scalato	immediato	[<rn>, #{+ -}<offset<sub>12>]!</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_{12}$ $\mathtt{Rn} \leftarrow indirizzo$	
	registro	[<rn>, {+ -}<rm>]!</rm></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$ $\mathtt{Rn} \leftarrow indirizzo$	
		[<rn>, {+ -}<rm>, <shift>]!</shift></rm></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm} \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$	
Post- indiciz.	immediato	[<rn>], #{+ -}<offset<sub>12></offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{offset}_{12}$	
	registro	[<rn>], {+ -}<rm></rm></rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$	
	registro scalato	[<rn>], {+ -}<rm>, <shift></shift></rm></rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{Rm} \prec \mathtt{SHIFT} \gt$	

Istruzioni di Load e Store: esempi

```
// Offset immediato
LDR R0,[R1,#2]
                                // R0<-memoria[R1+2]
// Offset a registro
STR R0,[R1,R2]
                                // R0->memoria[R1+R2]
// Offset a registro scalato
LDR R0,[R1,R2,LSL #3]
                                // R0<-memoria[R1+R2*8]
// pre-indiciz. immediato
STR R0,[R1,#2]!
                                // R0->memoria[R1+2], R1=R1+2
// Pre-indiciz. a registro
LDR R0,[R1,R2]!
                               // R0 < -memoria[R1+R2] , R1=R1+R2
// Pre-indiciz. a registro scalato
STR R0,[R1,R2,LSL #3]!
                                // R0->memoria[R1+R2*8] , R1=R1+R2*8
// Post-indiciz. immediato
LDR R0,[R1],#2
                                // R0<-memoria[R1] , R1=R1+2
// Post-indiciz. a registro
STR R0,[R1],R2
                                // R0->memoria[R1] , R1=R1+R2
```

Istruzioni di Load e Store: esempi

```
// Post-indiciz. a reg. scalato
LDR R0,[R1],R2,LSL #3
                               // R0<-memoria[R1], R1=R1+R2*8
// ALTRI ESEMPI ********
LDREQB R2,[R5,#5]
                               // Se EQ allora R2<-primo byte memoria[R5+#5]
                               // azzera altri 3 byte MSB di R2
// per invocare un sotto programma ROUTINE
                               // R3<-indirizzo(ROUTINE)
STR R3, ROUTINE
                               // Esegue la routine
MOV PC,R3
...
```

Istruzioni di Load e Store: byte, word o doubleword modo 3 indirizzamento

LDR {<PreCond>}{SB|H|SH} <Rd>, <Indirizzamento>

STR {<PreCond>}{H} <Rd>, <Indirizzamento>

N	Iodo	Sintassi	Semantica	
Offset	immediato	[<rn>, #{+ -}<offset<sub>8>]</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8$	
Onset	registro	[<rn>, {+ -}Rm]</rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$	
Pre-	immediato	[<rn>, #{+ -}offset₈>]!</rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8$ $\mathtt{Rn} \leftarrow indirizzo$	
indiciz.	registro	[<rn>, {+ -}Rm]!</rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$ $\mathtt{Rn} \leftarrow indirizzo$	
Post-	immediato	[<rn>], #{+ -}<offset<sub>8></offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8$	
indiciz.	registro	[<rn>], {+ -}Rm</rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{Rm}$	

Suffisso	Descrizione	
В	Byte senza segno	
SB	Byte con segno	
H	Halfword senza segno	
SH	Halfword con segno	
<non indicato=""></non>	Word	

Esempi di istruzioni di Load e Store su registri multipli modo 4 indirizzamento

```
LDM R7 ,{R1,R4,R5} // LDM sinonimo di LDMIA STMDB R3! ,{R4-R6,R11-R12} STMFD R13!,{R0-R10, LR} LDMFD R13!,{R1-R5 , PC}
```

Load e Store con accesso esclusivo alla memoria

```
<LDREX>{<PreCond>} <Rd>,[<Rn>]
<STREX>{<PreCond>} <Rd>, <Rm>, {<Rn>}
```

- per la sincronizzazione dei processi in un ambiente multiprocessore basato su memoria condivisa.
- sono atomiche ed evitano di bloccare le risorse di sistema durante le fasi di accesso alla memoria.
- necessitano di un costrutto di monitor per garantire l'accesso esclusivo alla memoria condivisa

Istruzioni di cambiamento di stato

CPS{IE|ID} <int_flag> {,#<modo>}

Sintassi	Current Program Status Register		
int_flag	bit	significato	
a	A	Imprecise data Abort	
i	I	Interrupt Request	
f F		Fast Interrupt Request	

$M_4M_3M_2M_1M_0$ Modalità		Registri accessibili		
10000	Utente	PC, RO ÷ R14, CPSR		
1 0 0 0 1	FIQ	PC, RO ÷ R7, R8_FIQ ÷ R14_FIQ, CPSR, SPSR_FIQ		
10010	IRQ	PC, RO ÷ R12, R13_IRQ, R14_IRQ, CPSR, SPSR_IRQ		
1 0 0 1 1	Supervisor	PC, RO ÷ R12, R13_SVC, R14_SVC, CPSR, SPSR_SVC		
1 0 1 1 1	Abort	PC, RO ÷ R12, R13_ABT, R14_ABT, CPSR, SPSR_ABT		
1 1 0 1 1	Undefined	PC, RO ÷ R12, R13_UND, R14_UND, CPSR, SPSR_UND		
1 1 1 1 1	System	PC, RO ÷ R14, CPSR		

Esempi di istruzioni di cambiamento di stato

```
CPSIE a,#17 // abilita i data Abort imprecisi e cambia il modo FIQ
CPSID if // disabilita le interruzioni FIQ e IRQ
CPS #31 // imposta il modo di funzionamento a System
```

Store Return State onto a stack

Grazie a questa istruzione è possibile predisporre lo stato di ritorno da un exception handler su uno stack diverso da quello utilizzato automaticamente dal processore

SRS{<Modo Agg>}{<PreCond>} SP{!}, #<Modo>
SRS{<Modo Agg>}{<PreCond>} #<Modo>{!}

Modo Aggiornamento		Memoria		Calcolo di Rn	
Sintassi	Descrizione	Ind. Inizio Ind. Fine		PreCond · W	
IA	Increment After post-incremento	Rn	Rn+4 · NumReg-4	Rn ← Rn+4 · NumReg	
IB	Increment Before pre-incremento	Rn+4	Rn+4 · NumReg	Rn ← Rn+4 · NumReg	
DA	Decrement After post-decremento	Rn-4 · NumReg+4	Rn	Rn ← Rn-4 · NumReg	
DB	Decrement Before pre-decremento	Rn-4 - NumReg	Rn-4	$Rn \leftarrow Rn-4 \cdot NumReg$	

scrive il bit di writeback

equivalenti

Return From Exception

La RFE permette di caricare la coppia di registri PC e CPSR a partire dall'indirizzo contenuto in <Rn> e nella successiva word

RFE<Modo Agg> <Rn>{!}

Modo Aggiornamento		Memoria		Calcolo di Rn	
Sintassi	Descrizione	Ind. Inizio	Ind. Fine	PreCond · W	
IA	Increment After post-incremento	Rn	Rn+4 · NumReg-4	Rn ← Rn+4 · NumReg	
IB	Increment Before pre-incremento	Rn+4	Rn+4 · NumReg	Rn ← Rn+4 · NumReg	
DA	Decrement After post-decremento	Rn-4 · NumReg+4	Rn	$Rn \leftarrow Rn-4 \cdot NumReg$	
DB	Decrement Before pre-decremento	Rn-4 - NumReg	Rn-4	$Rn \leftarrow Rn-4 \cdot NumReg$	

Istruzioni verso i coprocessori: elaborazione dati

Coprocessor Data Processing (CDP) consente di richiede ad un coprocessore tra quelli disponibili (P0..P15) di eseguire una istruzione tra quelle disponibili nel suo Set Instruction.

Esempio

CDP P1, 3, C3, C2, C1, 4 // Coprocessore P1 OPCODE_1=3 OPCODE2=4

Istruzioni verso i coprocessori: trasferimento dati modo 5 di indirizzamento

LDC (Load to Coprocessor) e STC (Store from Coprocessor).


Esempio

CDP P1, 3, C3, C2, C1, 4 // Coprocessore P1 OPCODE_1=3 OPCODE2=4

Modo	Sintassi	Semantica
Offset immediato	[<rn>,#+/-<offset<sub>8>·4]</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8 \cdot 4$
Pre-indicizzato immediato	[<rn>,#+/-<offset<sub>8>·4]!</offset<sub></rn>	$\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8 \cdot 4$ $inidirizzo \leftarrow \mathtt{Rn}$
Post-indicizzato immediato	[<rn>],#+/-<offset<sub>8>·4]</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn}$ $\mathtt{Rn} \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8 \cdot 4$
Non indicizzato	[<rn>],<option></option></rn>	$indirizzo \leftarrow \mathtt{Rn}$

Istruzioni verso i coprocessori: trasferimento dati

MCRR (Move to Coprocessor from two ARM Registers),
MRRC (Move to two ARM registers from Coprocessor)



Istruzioni verso i coprocessori: trasferimento dati Esempi

```
MCR P0, 4, R1, CR1, CR2, 1 // ARM->P0 OPCODE_1=4 OPCODE_2=1 // R1-> CR1, CR2

MRC P1, 5, R2, CR0, CR1, 3 // ARM<-P1 OPCODE_1=5 OPCODE_2=3 // R2<- CR0, CR1

MCRR P3, 6, R1, R2, CR0 // ARM->P3 OPCODE=6 R1, R2 -> CR0

MRRC P5, 3, R4, R3, CR2 // ARM<-P5 OPCODE=3 R3, R4 <- CR2
```

Istruzioni verso i coprocessori: quadro di sintesi

Tipi di istruzioni	MNEM	Possibile comportamento
Elaborazione Dati	CPD	$Coprocessor\ Data\ Operations$ $CRd \leftarrow OPCODE_1(CRn,OPCODE_2(CRm))$
Trasferimento	LDC	Load Coprocessor Register CRd ← memoria[indiriz(Rn)]
in Memoria	STC	Store Coprocessor Register $\texttt{memoria[indiriz(Rn} \leftarrow \texttt{OPCODE}_1(\texttt{CRd}))$
	MCR	Move to Coprocessor from ARM Register $CRn \leftarrow OPCODE_1(Rd,OPCODE_2(CRm))$
Trasferimento	MCRR	Move to Coprocessor from two ARM Registers $CRm \leftarrow OPCODE_1(Rd,Rn)$
nei Registri	MRC	Move to ARM Register from Coprocessor $Rd \leftarrow OPCODE_1(CRn,OPCODE_2(CRm))$
	MRRC	Move to two ARM Registers from Coprocessor Rd,Rn \leftarrow OPCODE ₁ (CRn)

Istruzioni per generare eccezioni

L'istruzione SWI (Software Interrupt), genera una eccezione SWI che porta il processore nello stato ARM e la modalità cambia in Supervisor. Quindi il registro CPSR viene salvato nel registro SPSR SVC

SWI{<PreCond>} <costante₂₄>

ISR

SWI_Handler

```
STMFD SP!,{R0-R12,LR} // Salva i registri

LDR R0,[LR, #-4] // calcola l'indirizzo dell'istruzione SWI chiamante

BIC R0,R0,#0xFF000000 // R0=costante in SWI ottenuta mascherando la Most Significant Word

MOV R1, R0, LSR #8 // estrae l'offset della routine

ADR R2, TabellaRif // estrae indirizzo di inizio della tabella dei riferimenti

LDR R15,[R2,R1,LSL #2] // Salta alla corretta routine

LDMDF SP!,{R0-R12,LR}^ // Ripristina i registri

END // Fine dell'handler
```

Istruzioni per la gestione dei dati: packing

Le istruzioni per il packing dei dati sono due:

PKHBT (Pack Halfword Bottom Top)

PKHTB (Pack Halfword Top Bottom).

$$\leftarrow \left\{ \begin{array}{ll} & se ASR non è indicato \\ ASR(Rm,val)[0 \div 15] & altrimenti \\ & \\ \hline \end{array} \right.$$

Istruzioni per la gestione dei dati: Unpacking

- permettono di ruotare (0, 8, 16 o 24 bit) il contenuto di un registro, estendendo il segno al byte o alle halfword
- possono e accumulare il valore ottenuto, nei vari incrementi, in un registro destinazione.
- Tutte le operazioni di addizione aritmetica sono e ettuate in modulo 2¹⁶ o 2³² garantendo così l'assenza di riporti.

Alle radici di istruzioni di unpacking si possono aggiungere i suffissi:

Suffisso	Descrizione estesa	Significato
S	Sign extension	Estensione del segno: 1 numeri negativi, 0 numeri positivi
U	Unsigned/zero	Estensione senza segno, cioè con zero

Istruzioni per la gestione dei dati: Unpacking

Radice	Nome esteso e semantica		
XTB	eXTend Byte to word		
	Ruota il registro di 0, 8, 16 o 24 bit, estrae il byte \mathbb{B}_0 e ne estende il segno a 32-bit		
XTH	eXTend Halfword to word		
	Ruota il registro di 0, 8, 16 o 24 bit, estrae la halfword \mathbb{H}_0 e ne estende il segno a 32-bit		
XTB16	eXTend two Bytes to 16-bit		
	Ruota il registro di 0, 8, 16 o 24 bit, estrae i byte B_0 e B_2 ed estende il segno di entrambi a 16-bit		
XTAB	eXTend Byte to word, Add		
	Ruota il registro di di 0, 8, 16 o 24 bit, estrae il byte B ₀ , estende il segno a 32-bit e somma il risultato in un registro destinazione		
HATX	eXTend Halfword to word, Add		
	Ruota il registro di 0, 8, 16 o 24 bit, estrae la halfword H ₀ , estende il segno a 32-bit e somma il risultato in un registro destinazione		
XTAB16	eXTend two Bytes to 16-bit, Add		
	Ruota il registro di 0, 8, 16 o 24 bit, estrae i byte B ₀ e B ₂ , estende il segno di entrambi a 16-bit e somma le due halfword in un registro destinazione		

Esempi

MOV R9,#0x000000FE

SXTB R0, R9 // R0=0xFFFFFFE

SXTH R1, R9 // R1=0x000000FE

SXTB16 R2, R8 // R2=0x0000FFFE

LDR R8,=0xFFF0FFF0

UXTB R3, R8 // R3=0x000000F0

UXTH R4, R8 // R4=0x0000FFF0

UXTB16 R5, R8 // R5=0x00F000F0

Istruzioni di saturazione

Categoria	MNEM	Nome esteso e semantica
	SSAT	Signed Saturate
Saturazione		(-2^{N-1}) so $OP_0 < -2^{N-1}$
con segno		Rd= $\begin{cases} 2 & \text{se } 512 < 2 \\ \text{op}_2 & \text{se } -2^{N-1} \le \text{op}_2 \le 2^{N-1} - 1 \end{cases}$
		$\operatorname{Rd} = \left\{ \begin{array}{ll} -2^{N-1} & \operatorname{se} \ \operatorname{OP}_2 < -2^{N-1} \\ \operatorname{OP}_2 & \operatorname{se} \ -2^{N-1} \leqslant \operatorname{OP}_2 \leqslant 2^{N-1} - 1 \\ +2^{N-1} - 1 & \operatorname{se} \ \operatorname{OP}_2 > 2^{N-1} - 1 \end{array} \right.$
	USAT	Unsigned Saturate
Saturazione		0 se OP ₂ < 0
senza segno		$Rd = \begin{cases} 0 & \text{se } OP_2 < 0 \\ OP_2 & \text{se } 0 \leq OP_2 \leq 2^N \\ 2^N - 1 & \text{se } OP_2 > 2^N - 1 \end{cases}$
		$2^{N}-1$ se $OP_{2}>2^{N}-1$

Istruzione di conteggio zeri finali

 fornisce quanti bit adiacenti sono zero a partirebit più significativo, spostandosi verso la cifra meno significativa

Esempio

```
LDR R1,=0x0000FFFF // Costante non esprimibile con MOV MOV R3,#0x10000000

CLZ R2,R1 // R2=0x0000010

CLZ R4,R3 // R4=0x0000003
```

Istruzioni di inversione di byte

 utili per convertire dati dal formato little-endian a quello big-endian e, viceversa, da big-endian al little-endian

Istruzioni di inversione di byte

Esempio

Pseudo-istruzioni

Il linguaggio assembly mette a disposizione del programmatore un insieme di pseudo-istruzioni di utilità, che saranno poi tradotte dall'assemblatore in istruzioni che il processore comprende.

Alcuni esempi sono:

- No Operation (NOP)
- Shifting e rotazione
- Copia registro

No Operation

- NOP non esegue alcun compito
- può essere utilizzata come segnaposto nel corpo del programma da sostituire in seguito con istruzioni attive
- per invalidare una istruzione esistente (es. un branch) per scopi di debug
- può richiedere al processore ARM un ciclo di clock una volta tradotta,

L'assembler ARM potrebbe tradurre la NOP con l'istruzione:

```
MOV R0, R0 // modalità ARM oppure

MOV R8, R8 // modalità Thumb
```

Shifting e rotazione

Mentre per le istruzioni LSL, LSR, ASR, ROR le sintassi possibili sono:

Il registro Rs indica nel suo byte meno significativo il numero di cifre da scorrere.

Il #valore è un numero intero compreso tra 1 e 31

Shifting e rotazione

MNEM	Descrizione	Semantica
LSL	Shift Left	<rd> ← <rn> << #valore</rn></rd>
LSR	Shift Right	<rd> ← <rn> >> #valore</rn></rd>
ASR	Shift Right with sign extend	<rd> ← <rn> >> #valore</rn></rd>
ROR	Rotate Right	<rd>,C ← <rn> >> #valore</rn></rd>
RRX	Rotate Right with eXtend	[<rd> C] ← [<rd> C] >> 1</rd></rd>

Shifting e rotazione

L'istruzione CPY è una pseudo-istruzione sinonimo della MOV ma, differentemente da quest'ultima, non ha la possibilità di impostare i flag del registro di stato (S) e neanche di eseguire lo shift sul secondo operando.

La sua sintassi risulta: