# LIVELLO LOGICO DIGITALE (Terza parte)

# **Argomenti**

- ESEMPI DI CPU
  - Intel Pentium 4
  - Intel Core i7
  - UltraSPARC III
  - Intel 8051
- ESEMPI DI BUS
  - Bus ISA
  - Bus PCI
  - PCI Express
  - USB
- INTERFACCE
  - Parallel I/O (PIO)
  - Decodifica dell'indirizzo

 Il Pentium 4 è un diretto discendente della CPU 8088 utilizzata nei primi PC IBM.

 Contiene 55 millioni di transistor (la larghezza di linea cioè la distanza tra transistor è di 90 nm), ed opera ad una frequenza di clock fino a 3,2 GHz.

 È in grado di scambiare dati con la memoria a 64-bit ma dal punto di vista software il programmatore vede una macchina a 32-bit (compatibile con i vecchi software scritti per 80386, 80486, Pentium,...).



Un capello ha un diametro circa di:

- 20 µm se chiaro
- 100 µm se scuro.
   Quindi 1÷4,5 millesimi di un capello!!

- La microarchitettura interna (NetBurst) è molto diversa dai sui predecessori:
  - Ha una pipeline più profonda delle precedenti architetture.
  - Due unità ALU che operano al doppio della frequenza di clock.
  - Supporta l'hyperthreading.
  - Ha due insiemi di registry che permettono ai programmi di funzionare come se ci fossero due CPU fisiche.
- A seconda del modello può avere 2 o 3 livelli di cache.

- Tutti i modelli hanno 8 KB di SRAM sul chip per la cache di primo livello (L1).
- Il secondo livello di cache (L2) è in grado di memorizzare fino a 1 MB.
- L'Extreme Edition ha anche 2 MB per la cache di terzo livello (L3).
- Ogni CPU mantiene la consistenza tra le cache attraverso il processo di snooping dei riferimenti di memoria sull'address bus.

- Il Pentium 4 ha due bus sincroni primari.
- Il memory bus è utilizzato per accedere alla memoria principale (S)DRAM.
- Il bus PCI è utilizzato per il colloquio con i dispositivi di I/O.
- Un problema comune a tutte le attuali CPU è il consumo energetico ed il calore prodotto: il Pentium 4 consuma tra 63÷82 W in funzione della frequenza di funzionamento.
- Intel è constantemente alla ricerca di modi per gestire il calore prodotto dalle proprie CPU.

## Gli stati di funzionamento del Pentium 4


 In accordo con le leggi della fisica qualsiasi dispositivo elettronico che produce molto calore deve assorbire molta energia.

- In un computer portatile utilizzare troppa energia non è desiderabile poiché si consuma presto la carica della batteria.
- Intel allora ha progettato un modo per addormentare le CPU quando sono in uno stato di inattività (o idle) e in un sonno profondo, quando è probabile che si rimanga in questo stato per più tempo.


## Gli stati di funzionamento del Pentium 4

- Sono stati definiti 5 livelli di funzionamento dallo stato attivo al sonno profondo.
- Negli stati intermedi alcune funzionalità importanti (come lo snooping della cache snooping e la gestione degli interrupt handling) sono abilitate, mentre altre sono disattivate.
- Quando la CPU è in sonno profondo:
  - I valori delle cache e dei registri sono preservati, ma il clock e le unità interne sono spente.
  - Solo un segnale hardware può risvegliarla.

- Pentium 4 ha 478 pin:
  - 198 sono utilizzati per i segnali.
  - 85 sono di alimentazione (con differenti voltaggi).
  - 180 sono per la massa.
  - 15 sono liberi per usi futuri.
- Segnali di arbitraggio del bus:
  - BRO# è per la richiesta del bus
  - BPRI# è per le richieste del bus ad alta priorità
  - LOCK# è utilizzato per indicare che il bus è occupato.




- Segnali dell'Address bus e di controllo (utilizzati dal bus master):
  - A# 36 bit di indirizzamento di cui 3 bit meno significativi impostati a 0.
  - ADS# è utilizzato per indicare che il bus indirizzi contiene un riferimento valido.
  - REQ# specifica il tipo di operazione (lettura/scrittura).




- Ci sono vari segnali di errore per rappresentare errori derivanti dal calcolo (floating-point), dei dispositivi interni, dei controlli macchina e altri di tipo generico.
- Segnali di risposta relativi al bus (utilizzati dal bus slave per comunicare con il bus master):
  - RS# contiene il codice di stato.
  - TRDY# indica che lo slave è pronto per accettare dati.
  - BNR# permette allo slave di inserire stati di attesa (wait state).






- Segnali del bus dati:
  - D# sono i 64 bit del bus dati.
  - BNR# indica che il bus è occupato.
  - DRDY# indica che i dati sono pronti sul bus.
- Nel P4 si possono utilizzare le response interruzioni come nell'8080 oppure attraverso il controller di interruzione programmabile avanzato AICP (Advanced Programmable Interrupt Controller).



# Pipeline nel Pentium 4

- Le CPU attuali sono più veloci delle memorie centrali (basate su DRAM) quindi è essenziale ottenere il massimo throughput dalla memoria per non lasciare in attesa la CPU.

  Li bus che celloga la CPU.
- Il bus che collega la CPU alla memoria è altamente parallelizzato, con 8 transazioni concorrenti.



## **Intel Core i7**


- È una macchina a 64bit, anch'esso è un diretto discendente della CPU 8088.
- La prima versione Core i7 (2008) conteneva 4 core con 731 milioni di transistor, larghezza di linea 45nm, frequenza 3,2 GHz.



- Ogni core è "hyperthreaded" (multithread simultaneo), più thread hardware attivi in parallelo sullo stesso core.
- Dispone di 3 livelli di cache, ciascun core effettua uno snooping sul bus di collegamento con la memoria per garantire la consistenza delle informazioni.

## **Intel Core i7**

- Dispone di 3 livelli di cache:
  - Due distinte cache L1 da 32KB per dati e istruzioni, per core.
  - Una cache L2 da 256KB integrata di dati e istruzioni, per core.
  - Una cache L3 da 4 a 15MB, condivisa tra i core.



- La famiglia UltraSPARC era la linea di CPU RISC a 64-bit prodotta dalla Sun Microsystem (dal 2010 acquistata dalla Oracle).
- La UltraSPARC III era pienamente compatibile con la precedente architettura a 32-bit (SPARC V8) e veniva utilizzata per le workstation e i server prodotti dalla Sun Microsystem.
- Il chip era prodotto dalla Texas Instruments.
- Nel 2002, la larghezza di linea era di 130 nm e il clock di 1,2 GHz.
- Questi chips consumavano 50W di potenza e avevano gli stessi problemi di dissipazione termica del P4.

- 2 cache L1: 32 KB dedicati alle istruzioni e 64 KB per i dati.
- 2 cache L2: 2 KB per il prefetch e 2 KB usata per collezionare le scritture (questo migliorava l'utilizzo della banda).
- Il controller della cache e la logica di ricerca dei blocchi di cache era all'interno del chip, invece la memoria (differentemente dal P4) era <u>esterna</u>. Questo permise ai progettisti di scegliere la memoria con il miglior rapporto qualità prezzo senza essere vincolati dalla CPU.

- L'UltraSPARC III utilizzava un address bus di 43-bit che le permetteva di gestire fino a 8 TB di memoria principale.
- Il bus dati era di 128-bits quindi era in grado di trasferire 16 bytes per volta.
- La velocità del bus era di 150 MHz, questo permetteva una banda di 2.4 GB/sec nel collegamento con la memoria, molto di più rispetto ai 528 MB/sec dell'attuale bus PCI!

- Per collegare più CPU UltraSPARC con più memorie, Sun Microsystem sviluppò l'architettura UPA (Ultra Port Architecture).
- UPA può essere realizzato come un bus o uno switch (o entrambi).

- Tutta la memoria principale è divisa in line di cache (dette blocchi) da 64 byte.
- La cache L1 contiene: 256 blocchi di istruzioni utilizzate più pesantemente e 25 blocchi di dati più pesantemente utilizzate.
- I blocchi che non entrano nella L1 sono memorizzati nella cache L2.

# **CPU** più economiche


- Sia il Pentium 4 sia UltraSPARC III sono stati esempi di CPU ad alte prestazioni per la costruzione di PC e server estremamente veloci.
- Esiste un'alta classe di CPU destinate ai sistemi embedded che possiamo trovare dentro gli elettrodomestici, i cellulari, i giochi elettronici, le protesi,...

# **CPU** più economiche

- Il costo di questi computer è estremamente ridotto e può arrivare persino ad un solo euro.
- I computer all'interno di questi apparati quindi tendono ad essere economici piuttosto che essere destinati a prestazioni elevate, questo porta a dei compromessi differenti rispetto alle CPU fin ora esaminate.


## Il microcontrollore 8051

- Il chip Intel 8051 è stato uno tra i più diffusi microcontrollori nelle applicazioni di controllo industriali in virtù del suo basso costo.
- È un circuito integrato da 40 pin con 16-bit di address (può indirizzare fino a 64KB di memoria) e 8-bit per il bus dati.
- A differenza di una CPU pura (come il P4 e l'UltraSPARC III) ha 32 line di I/O, organizzate in 4 gruppi di 8 bit ciascuno.



## Il microcontrollore 8051


- PSEN (Program Store Enable) indica che la CPU vuole leggere il programma dalla memoria.
- EA (External Access) può essere collegato:
  - alto, per usare sia la memoria interna (4 KB) sia quella esterna (sopra i 4 KB);
  - low, per utilizzare soltanto la memoria esterna ed escludere quella interna.



## Il microcontrollore 8051

 Ha due clock esterni, due contatori a 16-bit, due livelli di priorità di interruzione, asseriti al livello basso.

- Le linee di I/O sono:
  - TXD, per l'uscita seriale.
  - RXD, per l'ingresso seriale.
  - 4 porte bi-direzionali ciascuna con 8-bit paralleli (complessivamente 32 linee di I/O).
- Il reset del chip avviene con il segnale RST.



Le linee di I/O permettono un utilizzo specifico del chip rispetto ad una tradizionale CPU che invece ha dei controllori sofisticati fuori dal chip.

# Esempi di bus

- I bus sono il collante che tiene insieme le componenti del computer.
- Oggi i più diffusi sono il bus PCI, PCI Express (o PCIe) e l'USB.
- Mentre l'USB è un bus per periferiche a bassa velocità (tra cui mouse e tastiera), il PCI e PCIe sono utilizzati per connettere le periferiche veloci.


# I primi bus

- Il bus del primo PC IBM è stato lo standard de facto dei sistemi basati su architettura 8088 era parallelo e aveva 62 segnali, tra cui:
  - Segnali di controllo (memory read/write, I/O read/write,...).
  - 20 bit per l'address bus;
  - 8 bit per il bus dati.
  - Altri segnali (INT, DMA,...).

# I primi bus


 Per mantenere la compatibilità con le schede esistenti quado naque il PC/AT 80286 fu aggiunto un secondo connettore.

- Il bus ISA (Industry Standard Architecture) era una copia di quello del 80286 e funzionava con un clock di 8,33 MHz.
- Il successore del bus ISA fu esteso a 32-bit e, per questa ragione, fu chiamato l'EISA (Extended ISA).




#### The Bus PCI

- Con l'introduzione dei giochi multimediali e video a pieno schermo, la velocità offerta dal bus ISA (16,7 MB/s) divenne presto insufficiente.
- Il bus PCI (Peripheral Component Interconnect) può funzionare conuna frequenza di clock fino a 66 MHz, gestire trasferimenti a 64-bits, con una banda totale di 528 MB/s.



## The Bus PCI

 A partire dal Pentium, il bus PCI è utilizzato insieme al bus ISA (per ragioni di compatibilità) e al bus dedicato al collegamento con la memoria.




#### Il bus AGP

 Alla fine degli anni 90 fu introdotto un bus dedicato per le schede grafiche l'AGP (Accelerated Graphics Port) che funzionava a 2,1 GB/sec.


#### Il bus AGP

- Nel P4 esiste bridge ----che collega tutti i
  dispositivi ed è suddiviso
  in due sub-bridge
  collegati con una
  interconnessione veloce: Level 1 cache
  - Una connette CPU, memoria e controller video.
  - L'altra il controller ATAPI (HD e DVD) e il bus PCI (SCSI e USB2).




# Il bus PCI express

- Il bus PCI express può arrivare fino a 16 GB/sec su collegamenti seriali ad alta velocità.
- In un sistema basato su Core i7 molte interface sono integrate sul chip della CPU:
  - Due canali di memoria a 1,333 GHz hanno una larghezza di banda di 10 GB/sec.
  - Un canale PCI Express a 16 corsie con una larghezza di banda di 16 GB/sec verso l'I/O.




## Il bus PCI express

- Il bridge in questo caso è l'Intel P67 collegato alla CPU tramite una interfaccia seriale DMI ed in grado di collegare dispositivi di I/O veloci.
- Il chip ICH10 permette di collegare dispositivi di I/O più lenti o più vecchi.



## Arbitraggio del bus PCI

- Il bus PCI utilizza l'arbitraggio centralizzato e l'arbitro è di solito inserito in uno dei chip di bridge.
- Ogni dispositivo ha due line che lo connettono all'arbitro:
  - REQ# è utilizzato per richiedere il bus.
  - GNT# è usato per la conferma della richiesta.



## Il bus PCI Express


- Il bus PCI Express (PCIe) cambia il concetto di bus parallelo (utilizzato da ISA/EISA/PCI bus) proponendo un'architettura basata su connessioni seriali punto-punto.
- La CPU, memoria e la cache sono connesse al chip di bridge nel modo tradizionale.
- Il cuore dell'architettura è uno switch: una connessione dedicata punto-punto è realizzata per ogni chip di I/O.

### Il bus PCI Express

- Ogni connessione si compone di una coppia di canali unidirezionali, ciascuno dei quali ha due cavi (segnale e massa).
- Il tipo di connessione è master-slave: il master invia un pacchetto dati allo slave (come accade nel mondo delle reti).
- Ogni pacchetto contiene informazioni di controllo (intestazione), eliminando così i segnali di controllo del bus PCI, e dati che devono essere trasferiti (payload).
- Un codice di correzione degli errori è aggiunto ai pacchetti.

## L'architettura del bus PCI Express

- In effetti in un PC con bus PCI Express abbiamo una mini rete a commutazione di pacchetto.
- La connessione tra switch e dispositivi non può eccedere i 50cm.




 Il sistema è espandibile poiché si può collegare un altro switch al posto di un dispositivo creando così un albero di switch (fino ad un massimo di tre).

## L'architettura del bus PCI Express


 I dispositivi sono essere inseriti o rimossi a «caldo» cioè quando il sistema è in funzione.

 I connettori seriali sono più piccoli dei connettori paralleli, quindi risultano più piccolo anche i dispositivi e i computer.




## **Universal Serial Bus (USB)**

- I bus PCI e PCI Express sono ottimi per connettere periferiche ad alta velocità, ma sono troppo costosi per quelle a bassa velocità.
- USB è stato standardizzato nel 1998 per il collegamento con dispositivi lenti, la versione 1.0 ha una banda di 1,5 Mbps, la 2.0 480 Mbps mentre la 3.1 arriva a 10 Gbps.




### **Universal Serial Bus (USB)**

 Un sistema USB si compone di un hub principale (o root hub) connesso al bus di sistema dove, a sua volta, si possono collegare le periferiche o altri hub.



### **Universal Serial Bus**

- Il cavo di collegamento di USB 1.1÷2.0 si compone di quattro fili:
  - due per i dati (D+ e D-).
  - uno di alimentazione (+5 V).
  - uno per la massa.




USB 3.0 ha invece 10 fili.

### **Universal Serial Bus**

- Quando un nuovo dispositivo è collegato, l'hub root rileva questo evento e genera un interruzione per il sistema operativo che:
  - interroga il dispositivo per sapere di che tipo di periferica si tratta e di che banda ha bisogno.
  - se la larghezza di banda è sufficiente, il sistema operativo gli assegna un numero unico (1÷127) e carica le informazioni del dispositivo.
  - ora è pronto per funzionare e non sono necessarie altre operazioni (è stato aggiunto "al volo").

### **Universal Serial Bus**

- L'hub effettua un collegamento punto-punto con i dispositivi di I/O come se ci fossero dei tubi (l'hub non consente collegamenti dispositivo-dispositivo).
- Per mantenere sincronismo, l'hub ogni ms spedisce broadcast un nuovo frame (anche vuoto).




# Tipi di frame

- L'USB supporta quattro tipi di frame:
  - controllo utilizzati per configurare il dispositivo, inviargli comandi, interrogarlo sullo stato.
  - isocroni utilizzati per dispositivi real-time come microfoni o telefoni che necessitano di spedire o accettare dati ad intervalli di tempo precisi (in caso di errore non forniscono ritrasmissione).
  - bulk utilizzati per grandi trasferimenti di dati come nel caso delle stampanti che non richiedono un funzionamento in tempo-reale.
  - interrupt sono fondamentali in quanto USB non supporta il concetto di interruzione quindi il sistema operativo senza di essi sarebbe costretto ad interrogare in polling il dispositivo.

## Tipo di pacchetti

- Un frame contiene uno o più pacchetti.
- Esistono Quattro tipi di pacchetto:
  - token utilizzati il controllo del sistema dall'hub al device:
    - SOF, Start-Of-Frame.
    - IN, i dati vanno dalla periferica all'hub.
    - OUT, i dati vanno dall'hun alla periferica
    - SETUP, i dati di configurazione saranno inviati alla periferica.
    - ....
  - dati 8 bit di sincronizzazione, identificatore del tipo pacchetto (PID), payload e CRC (16 bit).
  - handshake ACK (l'hub ha ricevuto bene), NAK (cè un errore di CRC) e STALL (attendere).
  - speciali utilizzati per usi specifici.

# **Un Esempio**




## Interfacce di I/O

- Le interfacce di I/O sono le schede che permettono ai dispositivi di I/O di collegarsi sul bus e di scambiare dati all'interno del computer.
- Esistono dei chip standard per la realizzazione di questi controllori:
  - UART (Universal Asynchronous Receiver Trasmitter), legge un byte dal bus e trasmette un bit alla volta su una linea seriale (utilizzata in passato per il collegamento con i terminali) oppure compie il lavoro opposto.
  - USART (Universal Synchronous Asynchronous Receiver Trasmitter), aggiungono alle UART la possibilità di effettuare trsmissioni sincrone.
  - PIO (Parallel I/O), chip per il collegamento di un dispositivo di I/O con comunicazione parallela.


## Una PIO di esempio: Intel 8255A

- Ha 3 porte di I/O (A, B e C) ciascuna da 8-bit con associato un un registro latch più un registro interno.
- L'ingresso per l'abilitazione del chip (CS) è usato per collegare più PIO in parallelo.



## Una PIO di esempio: Intel 8255A

- Due linee di indirizzamento della porta o del registro interno (A<sub>0</sub>, A<sub>1</sub>).
- Il segnale RD indica che la CPU sta effettuando una lettura dal bus dati.
- Il segnale WR indica che la CPU ha emesso i dati sul bus e sono validi per una operazione di scrittura.
- Il segnale di RESET.
- 8 linee 3-state per il collegamento al bus dati (D<sub>0</sub>÷D<sub>7</sub>).



Porta B

Porta C

registro di controllo

0

1

1

1

0


1

## Indirizzamento dell'I/O

- I dispositivi di I/O possono essere indirizzati in due modi:
- port-mapped I/O o I/O isolato ovvero come un dispositivo di I/O reale.
  - è necessaria una linea del control bus che distingue se l'operazione deve essere eseguita in memoria oppure su I/O.
  - sono utilizzate delle istruzioni specifiche (es. IN e OUT).
- memory-mapped I/O ovvero come parte della memoria.
  - occorre riservare uno spazio in memoria che sarà destinato all'I/O.
  - le operazioni di lettura e scrittura in memoria eseguite in quello spazio di indirizzamento saranno dirottate sull'I/O.


## Architettura di esempio

- Si supponga di avere un calcolatore con:
  - monoprocessore con 16-bit di indirizzamento (A<sub>0</sub>÷A<sub>15</sub>) e un bus dati a 8-bit (D<sub>0</sub>÷D<sub>7</sub>).
  - una EPROM di 2 KB × 8 byte per il programma.
  - una RAM di 2 KB × 8 byte per i dati.
  - una PIO tipo Intel 8255A con 3 porte e un registro di controllo.



### Decodifica dell'indirizzo

- Lo spazio di indirizzamento è 2<sup>16</sup> = 64 KB.
- Si può scegliere di allocare il programma e i dati in un qualsiasi segmento da 2KB, mentre alla PIO sono necessari solo 4 byte.
- Una possibile allocazione può essere:



- La EPROM risponde quando A<sub>15</sub>÷A<sub>11</sub> sono tutti bassi ovvero indirizzi nell'intervallo 0000<sub>H</sub>÷07FF<sub>H</sub>
- La RAM risponde quando A<sub>15</sub> è alto e A<sub>14</sub>÷A<sub>11</sub> sono bassi cioè indirizzi nell'intervallo 8000<sub>H</sub>÷87FF<sub>H</sub>
- La PIO risponde quando A<sub>15</sub>÷A<sub>2</sub> sono tutti alti quindi indirizzi nell'intervallo FFFC<sub>H</sub>÷FFFF<sub>H</sub>


## Memory-Mapped I/O

 La EPROM risponde quando A<sub>15</sub>÷A<sub>11</sub> sono tutti bassi.

 La RAM risponde quando A<sub>15</sub> è alto e A<sub>14</sub>÷A<sub>11</sub> sono bassi.

 La PIO risponde quando A<sub>15</sub>÷A<sub>2</sub> sono tutti alti.

 L'abilitazione del chip può essere realizzata con l'utilizzo delle porte logiche.



#### Conclusioni

- Sono state analizzate alcune CPU fondamentali CISC e RISC.
- Studiate le caratteristiche dei computer embedded in apparecchiature destinate a scopi specifici.
- Analizzato i principali bus del calcolatore ed il problema dell'arbitraggio.
- Studiato le problematiche legate all'indirizzamento dell'I/O.