

Departamento de Engenharia Eletrônica - Universidade Federal de Minas Gerais

Trabalho Final-Entrega 1 : Laboratório de Sistemas Digitais

Eduardo Carvalho Biagini de Mello (2022055572), Gabriel Maia Pereira(2023422625)

Glaucus Miranda de Almeida (2021032986)

Máquina de Vendas

1. INTRODUÇÃO

1.1 Descrição do problema e da solução implementada

O projeto consiste em uma máquina de vendas, máquina comum em locais mais bem frequentados, principalmente fora do país, sendo uma máquina que se baseia no autoatendimento, onde o cliente escolhe um produto, paga o preço do produto e o recebe. Infelizmente, hoje em dia ainda existem problemas com o êxito dessas máquinas de venda, um desses problemas que é o que procuramos resolver é a máquina ter problemas para dar troco e o produto desejado.

A maneira que solucionamos é limitando a quantidade de produtos a 7(um produto para cada cédula existente do real), cada produto valeria o valor exato de uma das cédulas, o local por onde se coloca as cédulas se fecharia após receber a primeira cédula. Vale ressaltar que o preço de cada produto estaria disponível para consulta do cliente.


Após o cliente inserir a nota, a máquina pediria confirmação de que não houve engano por parte do cliente. No caso de o cliente recusar a compra, a nota será devolvida e a máquina volta ao seu estado inicial. Em caso de aprovação do cliente, um comparador irá comparar o valor da nota inserida com os valores dos produtos e liberará o produto correspondente. Feito isso, o produto é retirado e a máquina volta ao seu estado inicial.

1.2 Diagrama de blocos


A partir do diagrama de blocos abaixo o caminho percorrido pode ser representado de forma mais elucidativa da seguinte maneira:

- 1. A cédula é inserida na máquina onde fará o "sensor nota" enviar o sinal C, o qual indica que uma nota foi inserida. Além disso, ao mesmo tempo um "conversor" analisa a nota depositada e converte seu valor para uma palavra de 16 bits, a qual é enviada como "valor" para FSM.
- 2. Após isso uma mensagem será apresentada para o cliente, perguntando se ele deseja confirmar a operação, caso ele não confirme, a FSM acionará o sinal R, onde fará com que o "motor reversor" devolva a cédula ao cliente. Além disso, nesse momento a FSM aciona o sinal T, que tranca a aleta para que novas cédulas não sejam inseridas.
- 3. Caso ele confirme, a FSM passa para o estado seguinte, onde jogará o valor da cédula depositada em um display. Após isso, será realizada uma comparação com os valores das cédulas oriundas do "Definidor de preços/valores das nota", onde apenas uma comparação será verdadeira

4. A comparação verdadeira acionará a saída F (F0 a F6) correspondente, onde possui o objetivo de acionar a "aleta de produtos" e entregar o produto ao cliente. Após isso,a FSM volta para o estado "inicio" e fica a espera de novos sinais do "sensor nota"




Representações da entidade em diferentes níveis de abstração e suas respectivas tabelas de entradas e saídas



Entradas	Bits	Funcionalidades
С	1	Indica que uma cédula foi inserida
Y	1	(Yes) botão de confirmar foi acionado
N	1	(No) botão de recusar foi acionado
sn0 a sn6	8	Valores das cédulas de R\$2 a R\$200
a0	8	Comando para gerar mensagem para inserir nota
al	8	Comando para gerar mensagem para confirmar
a2	8	Comando para gerar mensagem para retirar dinheiro
a3	8	Comando para gerar mensagem para retirar produto
valor	8	Valor da cédula depositada


Saídas	Bits	Funcionalidades
Display	8	Valor da cédula inserida pelo usuário
Display2	8	Comando da mensagem escolhida para aparecer no display
R	1	Sinal que permite a devolução da cédula
Т	1	Ativa o travamento da aleta
F0	1	Sinal que aciona a liberação do produto 0
F1	1	Sinal que aciona a liberação do produto 1
F2	1	Sinal que aciona a liberação do produto 2
F3	1	Sinal que aciona a liberação do produto 3
F4	1	Sinal que aciona a liberação do produto 4
F5	1	Sinal que aciona a liberação do produto 5
F6	1	Sinal que aciona a liberação do produto 6



Entradas(caminho de dados≪bloco de controle)	Bits	Funcionalidades
total_ld	1	Indica o carregamento do registrador
total_clr	1	Indica o reset do registrador
s0	1	Sinal de seleção do MUX
s1	1	Sinal de seleção do MUX

Saídas(caminho de dados→bloco de controle)	Bits	Funcionalidades
igual2	1	Indica que o valor da nota inserida é de R\$2
igual5	1	Indica que o valor da nota inserida é de R\$5
igual10	1	Indica que o valor da nota inserida é de R\$10
igual20	1	Indica que o valor da nota inserida é de R\$20
igual50	1	Indica que o valor da nota inserida é de R\$50
igual100	1	Indica que o valor da nota inserida é de R\$100
igual200	1	Indica que o valor da nota inserida é de R\$200


• Diagrama de Máquina de Estados de Alto Nível (diagrama conceitual)



• Projeto dos caminhos de dados (bloco operacional)

Assim que uma cédula de dinheiro de valor 2, 5, 10, 20, 50, 100 ou 200 reais é depositado na máquina de vendas e a compra seja confirmada pelo usuário, a entrada de controle (total_ld) torna-se 1 permitindo que o registrador, chamado de "total", receba o valor da nota inserida que também corresponde ao valor do produto escolhido. Após isso, o valor de "total" é enviado aos comparadores igual2, igual5, igual10, igual20, igual50, igual100 e igual200, onde apenas uma deles estará com sua saída em nível lógico alto, pois apenas uma comparação será verdadeira.

O comparador no qual a igualdade seja verdadeira irá gerar o sinal que permitirá o sistema seguir para o estado da FSM onde está o produto referente a nota inserida. Chegando nesse estado o sistema liberará um sinal (F0 a F6), o qual permitirá a saída do produto ao usuário. Após isso, o sistema volta para o estado inicial, reseta o registrador "total" e fica à espera de um novo cliente.



• SIMULAÇÃO DE CADA COMPONENTE INDIVIDUAL

2.1 COMPARADOR

Código do comparador:

```
-- comparador de 8 bits
2
      library ieee;
3
    use ieee.std logic 1164.all;
4
5
    entity comparador is
6
         generic(w : natural := 8);
7
    port (
8
             datal, data2 : in std logic vector (w-1 downto 0);
             output : out std logic
9
10
         );
11
     end comparador;
12
13
    □architecture arch of comparador is
14
    begin
    end arch;
          output <= '1' when (data1 = data2) else '0';
15
16
17
```

O componente possui uma porta de saída do tipo std_logic chamada output, que resulta em 1 se todos os bits dos vetores data1 e data2 forem iguais, e 0 caso contrário. A comparação é realizada na arquitetura, onde a igualdade entre os dois vetores é avaliada e atribuída ao sinal de saída. Isso é útil em circuitos digitais para verificar se dois conjuntos de dados binários são idênticos.

Testbench do comparador:

```
library IEEE;
use IEEE.STD_LOGIC_l164.all;

dentity tb_comparador is
legeneric(
    W: natural :=8
    );
end tb_comparador;

architecture teste of tb_comparador is

signal datal, data2 :std_logic_vector(W-1 downto 0);
signal output : std_logic;


legeneric(
    W: natural :=8
    );
end tb_comparador;

architecture teste of tb_comparador is

lill
signal datal, data2 :std_logic_vector(W-1 downto 0);
signal output : std_logic;

legeneric(
    W: natural :=8
    );
end tatal
-> logic_vector(W-1 downto 0);
signal output : std_logic,

legeneric(
    W: natural :=8
    );
end tatal
-> logic_vector(W-1 downto 0);
signal output : std_logic_vector(W-1 downto 0);
signal output : std_log
```



Este testbench tem o objetivo de verificar o funcionamento do comparador ao aplicar diferentes valores aos vetores de entrada data1 e data2 e observar o resultado no sinal output. A sequência de teste está configurada para verificar situações em que os vetores são iguais e diferentes, assegurando que o comparador funcione conforme esperado.

2.2 REGISTRADOR

Código do registrador:

```
1
      -- registrador de 8 bits
2
 3
      library ieee;
 4
     use ieee.std logic 1164.all;
 5
 6
    entity registrador is
 7
     generic(w: natural :=8);
 8
    port
                  d : in std_logic_vector(w-1 downto 0);
9
                                                          -- entrada dados
10
                  q : out std logic vector(w-l downto 0);
                                                          -- saida de dados
11
                  reset: in std_logic;
                                                            -- reset assincrono
12
                  clk : in std logic
                                                            -- signal clock
13
               );
     end registrador;
14
15
    parchitecture arch of registrador is
16
17
18
    ⊟begin
19
    process(clk, reset) is
20
            if(reset = '1') then
21
    F
              q <= x"00";
22
23
            elsif(rising_edge(clk)) then
24
              q <= d;
25
            end if;
26
         end process:
27
      end arch;
```

Testbench do registrador:

```
library IEEE;
        use IEEE.STD_LOGIC_1164.all;
use IEEE.numeric_std.all;
 2
 3
      ⊟entity tb_registrador is
 5
         generic(
 6
     T
                   W : natural := 8
 8
       end tb_registrador;
10
11
      parchitecture teste of tb_registrador is
       signal Q1,D1 : std_logic_vector(W-1 downto 0);
signal CLOCK : std_logic := '0';
signal RST : std_logic;
12
13
14
15
16
17
18
      instancia_registrador: entity work.registrador(arch) port map(q=>Ql,d=>Dl,clk=>CLOCK,reset=>RST);
19
20
       CLOCK <= not (CLOCK) after 2 ns;

D1 <= x"02", x"05" after 5 ns, x"0A" after 9 ns, x"14" after 13 ns, x"32" after 17 ns, x"64" after 25 ns;

RST <= '0', '1' after 20 ns;
end teste;
21
22
23
24
25
26
```




2.3 MUX

```
1
      library IEEE;
 2
      use IEEE.std_logic_1164.all;
 3
 4
    entity RTLMux is
     generic(w: natural :=8);
 5
    □port(
 6
 7
        al
                : in std_logic_vector(w-1 downto 0);
                : in std logic vector(w-1 downto 0);
8
        a2
                : in std_logic_vector(w-l downto 0);
9
        a3
                : in std logic vector(w-1 downto 0);
10
        a4
11
        s0
               : in std_logic;
12
        sl
               : in std_logic;
13
        Display2
                       : out std_logic_vector(w-l downto 0));
14
      end RTLMux;
15
16
     □architecture rtl of RTLMux is
17
18
      signal sel : std logic vector(1 downto 0);
19
20
    ■begin
21
      sel <= (sl & s0);
22
        with sel select
23
          Display2 <= al when "00",
             a2 when "01",
24
25
             a3 when "10",
26
             a4 when others;
27
      end rtl;
```

O código VHDL define um componente chamado RTLMux, que implementa um multiplexador (mux) de 4 para 1 parametrizado, utilizando sinais de controle s0 e s1 para selecionar qual dos quatro vetores de entrada (a1, a2, a3, a4) será enviado para a saída Display2. A largura dos vetores de entrada e saída é definida pelo parâmetro genérico w, que por padrão é 8 bits. Dentro da arquitetura rtl, os sinais de controle s0 e s1 são combinados em um vetor de seleção sel. Através de uma estrutura with select, a saída Display2 é atribuída ao vetor de entrada correspondente: a1 se sel for "00", a2 se for "01", a3 se for "10", e a4 para qualquer outra combinação de sel, permitindo a escolha entre múltiplas entradas baseadas nas entradas de seleção.

Testbench do MUX

```
entity tb_RTLMux is
       end tb_RTLMux;
       architecture teste of tb_RTLMux is
       Floomponent RTLMux is
       generic(w: natural :=8);
10
11
             port (
                   al : in std_logic_vector(w-1 downto 0);
12
                   a2 : in std_logic_vector(w-l downto 0);
a3 : in std_logic_vector(w-l downto 0);
a4 : in std_logic_vector(w-l downto 0);
13
14
15
16
                    s0 : in std_logic;
17
                    sl : in std_logic;
18
                   Display2 : out std_logic_vector(w-1 downto 0)
19
20
         end component;
21
22
         signal A, B, C, D, display: std_logic_vector(7 downto 0);
signal sinal0, sinal1: std_logic;
23
24
         begin
25
              instancia_RTLMux: RTLMux port map(al=>A, a2=>B, a3=>C, a4=>D, Display2=>display, s0=>sinal0, s1=>sinal1);
26
27
              A <= x"FF"
              B <= x"02";
28
              C <= x"CC";
D <= x"55";
29
              sinal0 <= '1', '1' after 5 ns, '0' after 10 ns, '0' after 15 ns; sinal1 <= '0', '1' after 5 ns, '1' after 10 ns, '0' after 15 ns;
30
31
32
33
```



Este testbench verifica se o componente RTLMux está funcionando corretamente ao testar todas as combinações possíveis de seleção para as entradas do multiplexador. Ele aplica valores específicos aos sinais de entrada e modifica os sinais de seleção ao longo do tempo para observar se o comportamento do multiplexador está de acordo com as expectativas. A execução do testbench em um simulador VHDL, como ModelSim ou Vivado Simulator, permitirá observar a saída display e confirmar que a lógica do multiplexador é correta.

• Controladora, Caminho de dados e Interligação

3.1 Caminho de Dados

Código do caminho de dados:

```
library ieee;
use ieee.std_logic_ll64.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
                 entity caminho is
                                               ctotal_ld: in std_logic;
cvalor: in std_logic_vector(7 downto 0);
csn0, csn1, csn2, csn3, csn4, csn5, csn6: in std_logic_vector(7 downto 0);
ca0, cal, ca2, ca3: in std_logic_vector(7 downto 0);
cs0, csl: in std_logic;
cdisplay, cdisplay2: out std_logic_vector(7 downto 0);
cigual2, cigual5, cigual10, cigual20, cigual50, cigual100, cigual200: out std_logic
  11
12
  13
14
15
16
17
18
19
20
21
                                  component registrador is
                                             port (
    d: in std_logic_vector(7 downto 0);
    q: out std_logic_vector(7 downto 0);
    reset: in std_logic;
    clk: in std_logic
22
23
24
25
26
27
28
29
30
                                  component comparador is
                                               datal, data2: in std_logic_vector(7 downto 0);
  output: out std_logic
);
   33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
55
56
57
58
59
                                   end component;
                                   component RTLMux is
                                               ponent RTHux is
port (
    al: in std logic_vector(7 downto 0);
    a2: in std_logic_vector(7 downto 0);
    a3: in std_logic_vector(7 downto 0);
    a4: in std_logic_vector(7 downto 0);
    s0: in std_logic;
    s1: in std_logic;
                                                          Display2: out std_logic_vector(7 downto 0)
                                    );
end component;
                                   signal sdisplay, sdisplay2: std_logic_vector(7 downto 0);
                                   in
registra: registrador port map(
    d => cvalor,
    q => sdisplay,
    clk => ctotal_ld, -- Conect
    reset => ctotal_clr -- Cone
                                     cdisplay <= sdisplay;
                                   combinacao2: comparador port map(datal => sdisplay, data2 => csn0, output => cigual2);
combinacao5: comparador port map(datal => sdisplay, data2 => csn1, output => cigual5);
   61
                                     combinacao2: comparador port map(datal => sdisplay, data2 => csn0, output => cigual2); combinacao5: comparador port map(datal => sdisplay, data2 => csn1, output => cigual5); combinacao10: comparador port map(datal => sdisplay, data2 => csn2, output => cigual10); combinacao20: comparador port map(datal => sdisplay, data2 => csn3, output => cigual10); combinacao50: comparador port map(datal => sdisplay, data2 => csn4, output => cigual20); combinacao100: comparador port map(datal => sdisplay, data2 => csn4, output => cigual50); combinacao100: comparador port map(datal => sdisplay, data2 => csn6, output => cigual200); combinacao200: comparador port map(datal => sdisplay, data2 => csn6, output => cigual200);
    60
    62
63
64
65
66
67
70
71
72
73
74
75
76
77
78
                                                 a1 => ca0,
a2 => ca1,
a3 => ca2,
a4 => ca3,
                                                 s0 => cs0,
s1 => cs1,
Display2 => sdisplay2
                                         cdisplay2 <= sdisplay2;
```

O módulo "caminho" é responsável por processar e comparar valores binários de entrada e gerar os sinais correspondentes de igualdade para os valores das cédulas (2, 5, 10, 20, 50, 100, 200). Este módulo também controla a atualização de dois displays de 8 bits (display e display2), dependendo dos sinais de controle recebidos, sendo o display no final utilizado para exibir o valor salvo no registrador da cédula inserida e o display2 o 'estado' em que a máquina está(a0 a a4) selecionado pelo RTLMux.

3.2 Controladora

Código do Bloco de Controle:

```
--BlocoControle
LIBRARY IEEE;
USE IEEE.std_logic_ll64.ALL;
                                               ☐ ENTITY blococontrole IS
                                                            | SNIII blocccontrole is | PORT (| br. | b
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
                                             EDARCHITECTURE arch OF blococontrole IS

TYPE estado IS (INICIO, ESPERA, INF, CONFIRMA, REG, DOIS, CINCO, DEZ, VINTE, CINQUENTA, CEM, DUZENTOS);

SIGNAL proximo estado: estado;

AITRIBUTE syn_encoding: STRING;

AITRIBUTE syn_encoding: STRING;

BESCIN

Bescin

Sequencial: PROCESS (breset, bclock) IS
                                                                                            STN sequencial: PROCESS (bRESET, bCLOCK) IS
BEGIN

IF (bRESET = '1') THEN

estado_atual <= INICIO;

ELSIF (rising_edge(bCLOCK)) THEN

estado_atual <= proximo_estado;

END IF;

END PROCESS;
                                                                                                   combinacional_moore : PROCESS (estado_atual, bC, bY, bN, bOK, bD) IS
BEGIN
btotal_clr <= '0';</pre>
                                                                                                                                btotal_clr <= '0';
btotal_ld <= '0';
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
50
51
52
53
55
56
57
                                                                                                                       CASE estado_atual IS

WHEN INICIO =>

bototal_clr <= '1';

bF0 <= '0';

bF1 <= '0';

bF2 <= '0';

bF4 <= '0';

bF6 <= '0';

bF6 <= '0';

bF <= '0';

bT <= '0';

b
                                                                                                                                                                  WHEN ESPERA =>
bs0 <= '0';
bs1 <= '0';
IF (bC = '1') THEN
proximo_estado <= CONFIRMA;
ELSE
                                                                                                                                                                                                    proximo_estado <= ESPERA;
END IF;</pre>
    58
                                                                                                                                                                             WHEN CONFIRMA =>
                                                                                                                                                                                                             bs0 <= '0';
bs1 <= '1';
bT <= '1';
  bT <= '1';
btotal_ld <= '1';
lf (bY = '1' AND bN = '0') THEN
proximo_estado <= REG;
ELSIF (bY = '0' AND bN = '1') THEN
proximo_estado <= INF;
ELSE
                                                 日十日十日
                                                                                                                                                                                                        proximo_estado <= CONFIRMA;
END IF;</pre>
                                                                                                                                                                                             EN REG =>
  btotal_ld <= 'l'; -- Load the total value during registration
  bs0 <= '0';
  bs1 <= 'l';
  bt <= 'l';
  if (bigual2 = 'l') THEN
      proximo_estado <= DOIS;
  ELSIF (bigual5 = 'l') THEN
      proximo_estado <= CINCO;
  ELSIF (bigual10 = 'l') THEN
      proximo_estado <= DEZ;
  ELSIF (bigual20 = 'l') THEN
      proximo_estado <= UNTE;
  ELSIF (bigual50 = 'l') THEN
      proximo_estado <= CINQUENTA;
  ELSIF (bigual100 = 'l') THEN
      proximo_estado <= CINQUENTA;
  ELSIF (bigual100 = 'l') THEN
      proximo_estado <= CEM;
  ELSIF (bigual200 = 'l') THEN
      proximo_estado <= CEM;
  ELSIF (bigual200 = 'l') THEN</pre>
                                                                                                                                                                         WHEN REG =>
```

```
proximo_estado <= DUZENTOS;
99
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
110
111
111
                                                          proximo_estado <=INICIO;
END IF;</pre>
                                         WHEN DOIS =>
bs0 <= '1';
bs1 <= '1';
bF0 <= '1';
                                               bT <= '1';
bT <= '1';
IF (bOK = '1') THEN
proximo_estado <= INICIO;
ELSE
                                         proximo_estado <= DOIS;
END IF;
WHEN CINCO =>
                                               bs0 <= 'l';

bs1 <= 'l';

bs1 <= 'l';

bf1 <= 'l';

bf <= 'l';

if (boK = 'l') THEN

proximo_estado <= INICIO;

ELSE
                                               proximo_estado <= CINCO;
END IF;
                                        END IF;

WHEN DEZ =>

bs0 <= 'l';

bs1 <= 'l';

bF2 <= 'l';

bT <= 'l';

IF (bOK = 'l') THEN
113
114
115
116
117
118
                                                  IF (bok = '1') THEN
 118
                                                 proximo_estado <= INICIO;
 119
120
121
122
123
124
125
126
127
128
                                         ELSE
proximo_estado <= DEZ;
END IF;
WHEN VINTE =>
bs0 <= '1';
bs1 <= '1';
bf3 <= '1';
bf <= '1';
IF (b0K = '1') THEN
                                                proximo_estado <= INICIO;
ELSE
 129
130
131
132
133
134
135
136
137
138
                                                 proximo_estado <= VINTE;
END IF;</pre>
                                         END IF;
WHEN CINQUENTA =>
bs0 <= 'l';
bs1 <= 'l';
bf1 <= 'l';
bf1 <= 'l';
bf1 <= 'l';
If (b0K = 'l') THEN
proximo_estado <= INICIO;
ELSE
proximo_estado <= INICIO;
 140
141
142
143
144
145
146
147
                                                        proximo estado <= CINQUENTA;
                                                 END IF;
                                         WHEN CEM =>
                                               IF (bok = '1') THEN
                                                proximo_estado <= INICIO;
ELSE
149
150
151
152
153
154
155
156
157
158
160
161
162
163
164
165
166
167
168
                                        ELSE

Proximo_estado <= CEM;

END IF;

WHEN DUZENTOS =>
bs0 <= '1';
bs1 <= '1';
bf6 <= '1';
bf <= '1';
If (bOK = '1') THEN

Proximo_estado <= INIC
                                                proximo_estado <= INICIO;
ELSE</pre>
                                                proximo_estado <= DUZENTOS;
END IF;</pre>
                                  MHEN OTHERS =>
   proximo_estado <= INICIO;
END CASE;</pre>
                   END arch;
```

O módulo "blococontrole" implementa uma máquina de estados finitos (FSM) que gerencia o fluxo de controle do sistema. Ele monitora os sinais de entrada, determina o próximo estado com base nas condições atuais, e gera os sinais de controle apropriados para os outros módulos do sistema. O módulo "blococontrole" começa em um estado inicial (INICIO) e, com base nos sinais de entrada e na lógica interna, transita entre diferentes estados de espera, confirmação ou um dos estados correspondentes a uma das notas(2,5,10,20,50,100,200). Em cada estado, diferentes sinais de controle são ativados para dirigir o comportamento do sistema, como carregar novos valores, limpar registros ou sinalizar condições específicas.

3.3 Interligação

Código da interligação

```
-interligação
                    library IEEE;
use IEEE.std_logic_1164.all;
              mentity interligação is
                     port(
    C, Y, N, CLOCK, RESET, OK, D : in std_logic;
    R, T, F0, F1, F2, F3, F4, F5, F6 : out std_logic;
               valor, sn0, sn1, sn2, sn3, sn4, sn5, sn6, a0, a1, a2, a3 : in std_logic_vector(7 downto 0);
    display, display2 : out std_logic_vector(7 downto 0)
    );
end interligacao;
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
             ☐ architecture inter of interligação is
               component caminho is
                                  cvalor, csn0, csn1, csn2, csn3, csn4, csn5, csn6, ca0, ca1, ca2, ca3 : in std_logic_vector(7 downto 0);
cdisplay, cdisplay2 : out std_logic_vector(7 downto 0);
ctotal_ld, ctotal_clr, cs0, cs1 : in std_logic;
cigual2, cigual5, cigual5, cigual10, cigual20, cigual100, cigual200 : out std_logic
                  end component;
             component blococontrole is
                            pomponent block-contest-
port(
   bC, bY, bN, bCLOCK, bRESET, bOK, bD : in std_logic;
   bc, bY, bN, bCLOCK, bRESET, bOK, bD : in std_logic;
   bigual2, bigual5, bigual10, bigual20, bigual50, bigual100, bigual200 : in std_logic;
   btotal_ld, btotal_clr, be0, be1 : out std_logic;
   bT, bR, bF0, bF1, bF2, bF3, bF4, bF5, bF6 : out std_logic
                        end component;
                      signal total_ld, total_clr, s0, s1 : std_logic;
signal igual2, igual5, igual10, igual20, igual100, igual200 : std_logic;
                  signal igual2, igual5, igual1

begin

caminhol: caminho port map(

cvalor => valor,

csn0 => sn0,

csn1 => sn1,

csn2 => sn2,

csn3 => sn3,

csn4 => sn4,

csn5 => sn5,

cdisplay => display,

cdisplay => display,

ctotal_ld => total_ld,

ctotal_clr => total_clr,

ca0 => s0,

cs1 => s1,

ca0 => a0,

ca1 => a1,

ca2 => a2,

cigual2 => igual2,

cigual5 => igual10,

cigual50 => igual50,

cigual50 => igual50,
37
38
40
41
42
43
44
45
46
47
48
49
50
51
55
55
57
58
                              cigual50 => igual50,
cigual100 => igual100,
cigual200 => igual200
63
            controle : blococontrole port map(
   bC => C, bY => Y, bN => N, bCLOCK => CLOCK, bRESET => RESET, bOK => OK, bD => D,
   bigual2 => igual2, bigual5 => igual5, bigual10 => igual10,
   bigual20 => igual20, bigual50 => igual50, bigual100 => igual100,
   bigual200 => igual200,
   btotal_d => total_id, btotal_clr => total_clr, bs0 => s0, bs1 => s1,
   bT => T, bR => R, bF0 => F0, bF1 => F1, bF2 => F2, bF3 => F3,
   bF4 => F4, bFS => F5, bF6 => F6
```

O módulo "interligacao" atua como um módulo de integração, conectando o módulo de controle ("blococontrole") com o módulo de processamento de dados ("caminho"). Ele garante que os sinais de controle e dados sejam corretamente roteados entre os módulos, permitindo que o sistema funcione de forma coordenada. O módulo "interligacao" conecta os sinais de controle e dados entre o "blococontrole" e o "caminho". Ele mapeia as saídas de um


módulo para as entradas de outro, garantindo que a FSM possa controlar corretamente o processamento dos dados e a exibição dos resultados.


Testbench da Interligação:

```
--tb_interligacao
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.numeric_std.ALL;
            ☐ ENTITY tb_interligacao IS ☐ GENERIC (
                         w : NATURAL := 4
             );
END tb_interligacao;
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
          valor, sn0, sn1, sn2, sn3, sn4, sn5, sn6, a0, a1, a2, a3 : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
display, display2 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END COMPONENT;
                   SIGNAL sC, sY, sN, sCLOCK, sRESET, sOK, sD : STD_LOGIC := '0';
SIGNAL sR, sT, sF0, sF1, sF2, sF3, sF4, sF5, sF6 : STD_LOGIC;
                    SIGNAL swalor, ssn0, ssn1, ssn2, ssn3, ssn4, ssn5, ssn6, sa0, sa1, sa2, sa3 : STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL sdisplay, sdisplay2 : STD_LOGIC_VECTOR(7 DOWNTO 0);
              BEGIN
instancia_interligacao : interligacao

PORT MAP(
                        PORT MAP( C \Rightarrow sC, Y \Rightarrow sY, N \Rightarrow sN, CLOCK \Rightarrow sCLOCK, RESET \Rightarrow sRESET, OK \Rightarrow sOK, D \Rightarrow sD, R \Rightarrow sR, T \Rightarrow sT, F0 \Rightarrow sF0, F1 \Rightarrow sF1, F2 \Rightarrow sF2, F3 \Rightarrow sF3, F4 \Rightarrow sF4, F5 \Rightarrow sF5, F6 \Rightarrow sF6, valor \Rightarrow svalor, sn0 \Rightarrow ssn0, sn1 \Rightarrow ssn1, sn2 \Rightarrow ssn2, sn3 \Rightarrow ssn3, sn4 \Rightarrow ssn4, sn5 \Rightarrow ssn5, sn6 \Rightarrow ssn6, a0 \Rightarrow sa0, a1 \Rightarrow sa1, a2 \Rightarrow sa2, a3 \Rightarrow sa3, display \Rightarrow sdisplay, display2 \Rightarrow sdisplay2
  sclock <= NOT sclock AFTER 2 ns;
sRESET <= '0';</pre>
                           sC <= '1' AFTER 4 ns;
sY <= '1';
sN <= '0';
sOK <= '1';
sD <= '0';
                     sa0 <= x"CF";
sa1 <= x"D1";
sa2 <= x"D2";
sa3 <= x"D2";
                   LEND teste;
```

Simulação da interligação:







A simulação do testbench nos mostra a máquina funcionando como o esperado, "liberando" os produtos de acordo com o valor, já que como no trecho abaixo fica explicito, deixamos na simulação sC, sY e sOK em 1 para simular que o sinal de recebimento da nota sendo sempre enviado, o usuário sempre aceitando o pedido feito e ele sempre retira seu produto após a compra. sN, sD, sR foram definidos sempre em 0, simulando uma situação em que o cliente não recusa a compra, tampouco o reset é acionado.

```
sclock <= NOT sclock After 2 ns;
sRESET <= '0';

sC <= '1' After 4 ns;
sY <= '1';
sN <= '0';
sOK <= '1';
sD <= '0';</pre>
```





Nesse segundo testbench fazemos o caso contrário ao primeiro, sendo um cliente que sempre recusando o produto, sC é sempre 1 para ele sempre conseguir processar a cédula como recebida, mas sN está em 1 para colocar a recusa do cliente como uma constante. Como é visível na simulação, os produtos não são liberados, e a mensagem em vez de ser a de retirar o produto(210) é a de retirar o dinheiro(209)

```
sclock <= NOT sclock After 2 ns;
sRESET <= '0';

sc <= '1' After 4 ns;
sy <= '0';
sn <= '1';
sok <= '1';
sok <= '1';
so <= '0';</pre>
```

https://github.com/Glaucus-M-Alm/TPFINALLSD