

전자전기컴퓨터설계실험II

LAB 1. 조합회로 실습

VS Code 시뮬레이션 · Vivado · FPGA 구현



서울시립대학교
UNIVERSITY OF SEOUL

작성일 2026. 09. 10.
이해리

LAB 1 목차

1. 조합회로 10개: 입출력·진리표·Verilog 설계
2. VS Code 시뮬레이션과 실험 전 레포트
3. 레거시 / Vivado 2026.1 회로별 실습
4. 통합 프로젝트: 버튼 모드 선택·LCD 표시
5. FPGA 기록·사진·영상·GitHub와 실험 후 레포트
6. macOS ARM64용 오픈소스 CLI 통합 실습

항목을 누르면 회로 목록·프로젝트 구성·레포트 안내로 이동한다.

조합회로 실습 10개

- | | | | |
|----|-------------------|----|------------|
| 01 | AND·OR·XOR 논리 게이트 | 06 | 4:1 멀티플렉서 |
| 02 | 전가산기 | 07 | 1:8 디멀티플렉서 |
| 03 | 4비트 가산기 | 08 | 8:3 인코더 |
| 04 | 4비트 감산기 | 09 | 3:8 디코더 |
| 05 | 4비트 크기 비교기 | 10 | 7세그먼트 디코더 |

전가산기는 반가산기 두 개를 연결하여 구성한다.

각 회로에서 예상값·시뮬레이션·실제 보드의 동작을 비교한다.

실습 환경과 프로젝트 구성

환경	개수	실습 내용
레거시 Vivado	10	원본 교안에 맞춘 회로별 구현
Vivado 2026.1	10	최신 환경에서 회로별 구현
Vivado 2026.1 통합	1	버튼 모드 전환·LCD 표시
오픈소스 CLI 통합	1	같은 통합 RTL로 비트스트림 생성
합계	22	각 프로젝트에 전용 workspace

- workspace에서 소스·테스트벤치를 열어 시뮬레이션한다.
- 통합본은 비트스트림 하나에서 모드 01-10을 선택한다.
- CLI: macOS ARM64 배포 확인, WSL에서 실행 검증.

실험 전·후 레포트의 범위

실험 전: VS Code

1. 회로 원리·입출력·예상값
2. 설계 코드·테스트벤치
3. 시뮬레이션·로그 확인
4. 파형과 예상값 비교

실행 방법과 파형 해석을
실험 전 레포트에 자세히 쓴다.

실험 후: Vivado·보드

1. Vivado 시뮬레이션
2. 합성·구현·비트스트림 생성
3. FPGA 기록·동작 확인
4. 코드·사진·영상 업로드

사전 결과와 비교·고찰하고
GitHub 증빙 링크를 연결한다.

통합본 영상: 모드 전환·LCD 표시·선택한 회로의 동작.