

전자전기컴퓨터설계실험Ⅱ

LAB 0. 오리엔테이션

이번 학기에 배우는 내용

- Verilog언어와 C언어가 현실의 장치를 제어하는 원리를 이해한다.
- FPGA와 MCU를 활용한 디지털 회로 설계와 펌웨어 개발을 연습한다.
- 입출력·타이머·PWM·통신 기능을 구현하거나 설정한다.
- FPGA와 MCU 사이에 명령과 데이터를 주고받는다.
- 두 장치를 활용한 팀 프로젝트를 구현하고 검증한다.



왜 배워야 하는가?

- 코드 속 if문은 어떻게 현실을 움직일까?
- 전기 신호가 정보가 되고, 회로와 프로그램이 판단하고, 그 결과가 실제 동작으로 이어진다.
- 기기들은 명령과 데이터를 주고받으며 함께 작동한다.
- 이 수업에서는 그 원리를 배우고, 직접 만들고 연결해 본다.

이 수업은 컴퓨터과학이 아닙니다.

모든 대학의 전자, 전기, 정보통신공학과에서
실제 회로·전기 신호·기기 연결을 배우는 핵심 전공 기초입니다.

발전기부터 컴퓨터까지 전부 만드는데 == ECE

CS == 컴퓨터 위에서 뭔가를 하는 과



전전컴 5개 분야와의 연결

- 반도체·회로·디스플레이
- 전기·제어·로봇
- 컴퓨터·디지털시스템
- 통신·신호처리
- 전파·광·양자

디지털 회로 설계, 펌웨어, 통신과 계측의 기초를 연습합니다.



반도체 · 회로 · 디스플레이

- 디지털 회로 설계 · 검증: HDL 논리 설계와 파형 검증
- 반도체 테스트 · 평가: 입출력 시험과 측정
- 장비 · 디스플레이 제어 펌웨어: 입출력 · 타이머 · 통신

조합회로와 레지스터를 설계하고 시뮬레이션과 보드에서 확인합니다.



전기 · 제어 · 로봇

- 전력변환 · 모터 제어 : ADC · PWM · 인터럽트
- 로봇 제어 : 센서 입력, 통신과 동작 상태 제어
- BMS 펌웨어 : 측정, 조건 판단과 보호 상태 제어

입력을 읽고 조건에 맞는 제어 신호를 만드는 과정을 연습합니다.



컴퓨터·디지털시스템

- XPU·SoC·네트워크 칩 설계·검증: 레지스터·FSM·시뮬레이션
- FPGA 개발: 논리 설계, 합성과 보드 검증
- 펌웨어·드라이버 개발: 주변장치 설정과 인터럽트

회로의 동작과 소프트웨어의 제어를 함께 이해합니다.

통신·신호처리

- 모뎀·신호처리 회로: 데이터 경로와 타이밍 검증
- 통신장치 펌웨어: 송수신, 데이터 형식과 상태 제어
- 수업에서는 UART/SPI로 명령과 데이터를 전달한다.

두 보드가 같은 데이터 형식과 통신 규칙을 사용하도록 설계합니다.

전파·광·양자

- 레이더·RF·광학 장비 제어: 타이밍·통신·계측
- 광송수신 모듈 펌웨어: 장치 설정과 상태 감시
- 양자 제어 전자장치: 펄스·동작 순서·측정 인터페이스

분야별 전문 이론은 추가로 배우며, 이번에는 구현과 검증의 기초를 다룹니다.



수업을 마치고 설명할 수 있어야 할 것

- 내가 만든 장치의 입출력과 동작·시간 조건은 무엇인가?
- 왜 FPGA 회로 또는 MCU 프로그램·주변장치로 구현했는가?
- 어떤 입력으로 시험했고, 파형과 측정값은 무엇을 보여 주는가?
- 예상과 다른 동작의 원인을 어떻게 찾고 수정했는가?

AI로 코드를 작성해도, 시험 조건과 결과에 대한 판단은 설명할 수 있어야 합니다.

수업 운영

- 매주 월요일 14:00~18:00 / 강의실 19-213
- 수강인원 20명 / 2인 1조, 총 10개 조
- 실험은 팀별로 수행하고 보고서는 개인별로 작성·제출한다.
- LAB1~LAB3은 전체 시뮬레이션을 준비하고, 당일 조교가 무작위로 선정한 2개 실험을 시연한다.



LAB1~LAB3 · 준비, 시연, 보고서

- 실험 전 보고서: 해당 LAB의 모든 실험에 대한 VS Code 시뮬레이션 결과를 담는다.
- 실험 당일: 조교가 해당 LAB에서 무작위로 2개를 선정한다.
- 선정된 2개의 보드 동작을 시연하고, 조교가 실험 번호와 확인 결과를 출석부에 기록한다.
- 실험 후 보고서: 모든 실험의 Vivado 시뮬레이션과 선정된 2개의 시연 사진을 담는다.

LAB1 10개 · LAB2 8개 · LAB3 7개 모두 같은 방식으로 운영합니다.

개발환경

- VS Code: 코드 작성과 프로젝트 작업
- Verilog/SystemVerilog: FPGA 설계와 테스트벤치
- VaporView: 시뮬레이터가 생성한 파형 확인
- Vivado 2026.1: 시뮬레이션·합성·구현·보드 다운로드
- STM32: C와 HAL/LL, ST-LINK 다운로드·디버깅
- Git / GitHub: 소스 관리와 제출 버전 기록



실습장비와 관리

- FPGA: Spartan-7 XC7S75 교육용 보드
- MCU: STM32 NUCLEO-G474RE, 팀당 1대 지급 후 프로젝트 종료 시 반납
- 오실로스코프·함수발생기·전원공급기 등을 사용한다.
- 연결 전에 전원·핀 기능·I/O 전압을 확인한다.
- 배선 변경은 전원을 끈 상태에서 진행하고, 불확실한 연결은 조교에게 확인한다.



학기 구성

- 9/7 OT / 10/5 휴강
- FPGA 새 실험 3주: 9/14~9/28 / 보완: 10/12 전반부
- STM32 3.5주: 10/12 후반부, 10/19~11/2
- 프로젝트 6주: 11/9~12/14
- 최종 시연·발표: 12/21

기초 실험 일정 : LAB1~LAB4

설치는 사전 준비, 새 실험은 3주 동안 총 25개

- 9/14 LAB1: 조합논리 10개 - 연산·선택·부호화·표시
- 9/21 LAB2: 순차논리 8개 - 계수·저장·상태·표시 스캔
- 9/28 LAB3: 응용·통신 7개 - 주변장치 제어와 PC-FPGA UART
- 10/5: 휴강
- 10/12 LAB4: 전반부 FPGA 보완·확인 / 후반부 STM32 도입

기존 번호 실습 24개를 선택하고 UART 1개를 추가합니다.

LAB1 · 조합논리 10개 / 9월 14일

교육 번호	실습	기존 번호
01	AND·OR·XOR 논리 게이트	1
02	전가산기: 반가산기 두 개의 연결	3
03	4비트 가산기	13
04	4비트 감산기	14
05	4비트 크기 비교기	9
06	4:1 멀티플렉서	7
07	1:8 디멀티플렉서	8
08	8:3 인코더	5
09	3:8 디코더	6
10	7세그먼트 디코더	11

확인할 것: 입력 조합과 출력의 관계를 진리표·파형으로 설명한다.



LAB2 · 순차논리 8개 / 9월 21일

교육 번호	실습	기존 번호
11	업/다운 카운터	16
12	클록 분주	17
13	레지스터: 데이터 저장과 이동	26
14	시프트 레지스터	27
15	PISO: 병렬 입력·직렬 출력	28
16	Moore 상태 머신	29
17	Mealy 상태 머신	30
18	7세그먼트 배열의 자리 스캔	12

확인할 것: 클록·리셋·상태 전이를 설명하고 시간에 따른 출력을 검증한다.
입력 동기화·디바운스와 blocking/nonblocking은 공통 설명에 포함한다.

LAB3 · 주변장치와 통신 7개 / 9월 28일

교육 번호	실습	기존 번호
19	PWM으로 LED 밝기 제어	22
20	RGB LED의 PWM 제어	24
21	피에조 단일 음 발생	19
22	스텝모터 위상 제어	18
23	MM:SS 시계: 계수와 표시의 결합	21
24	문자 LCD 제어	32
25	PC-FPGA UART 통신과 에코	추가

확인할 것: 앞서 만든 계수·상태·표시 회로를 실제 장치와 연결한다.

UART는 PC에서 보낸 바이트를 FPGA가 수신하고 다시 돌려주는 것으로 확인한다.

3주 안에 진행하는 방법

- 실험 전: 코드를 준비하고 입력 조건·예상값·시뮬레이션을 확인한다.
- 수업 중: 보드 동작을 준비하고, 조교가 무작위로 고른 2개를 시연한다.
- 앞 실험의 모듈을 다음 실험에서 재사용한다.
- 시계·LCD·UART는 제공 모듈의 구조를 이해하고 수정·통합하는 방식으로 진행한다.
- 10/12 전반부는 미완료 동작의 보완·확인에 사용한다.

별도 실험에서 제외: NOT(2), 전감산기(4), BCD 변환(10), 곱셈기(15), 피아노(20), RGB 순차 제어(23).

NOT와 감산의 기초는 논리 게이트·4비트 감산기에서 함께 설명한다.

UART · 컴퓨터와 FPGA를 연결하기

PC 터미널 → USB-UART → FPGA 수신 → 송신 → PC 표시

- PC와 FPGA의 보레이트·데이터 비트·패리티·정지 비트를 맞춘다.
- 한 바이트를 전송하고 같은 값이 돌아오는지 확인한다.
- 터미널의 로컬 에코를 끄고, FPGA가 돌려준 결과를 확인한다.
- 연속 전송과 리셋 후 재전송도 확인한다.

장비 제공 usb232.v는 수신 데이터를 재송신하는 원본 예제다.
수업용 코드는 보드 핀·전압·클록·수신 동기화를 확인한 뒤 배포한다.



기초 실험 일정 : LAB5~LAB7

- 10/19 LAB5: C 기초, 프로젝트 구성, GPIO·클록·디지털 입출력과 디버깅
- 10/26 LAB6: 타이머·인터럽트·PWM·ADC 등 주변장치
- 11/2 LAB7: UART/SPI 통신, STM32-FPGA 연결과 간단한 통합 실험

7회의 기초 실험에서 실험 전·후 보고서를 각각 제출합니다.

프로젝트 주제 선정

- 2인 1조로 진행하며 가능한 경우 FPGA와 STM32를 모두 사용한다.
- 조교가 제시하는 약 10~20개 예시에서 선택하거나 자유주제를 제안한다.
- 자유주제는 11/16 제안서 제출 전까지 범위와 난이도를 조교와 협의한다.
- 요구사항, FPGA·MCU 역할과 통신 인터페이스를 정의한다.



프로젝트 주제 예시

- 로직 분석기 / 디지털 주파수 측정기
- 다채널 PWM 제어기 / 모터·엔코더 제어기
- UART/SPI 프로토콜 분석기 / FPGA GPIO 확장기
- 신호 발생기 / VGA 출력
- 센서 인터페이스 / 데이터 수집 시스템

프로젝트 일정과 운영

- 11/9: 조별 리포트 피드백과 질문 답변
- 11/16: 프로젝트 제안서 제출과 조별 주차별 계획 발표
- 11/23, 11/30, 12/7, 12/14: 조별 계획에 따른 자유 프로젝트 실습
- 12/21: 최종 동작 시연과 발표

자유 실습에는 공통 강의·필수 진도·정기 중간 시연을 부과하지 않습니다.
조교는 출석 확인, 질문 답변과 디버깅을 지원합니다.



프로젝트 평가 기준

- 정한 요구사항을 실제로 만족하는가?
- 시뮬레이션과 하드웨어 결과를 비교하고 검증했는가?
- FPGA·MCU의 역할과 사용 이유를 설명할 수 있는가?
- 장치 간 인터페이스를 명확히 설계했는가?
- 팀원이 설계 구조와 디버깅 과정을 이해하고 있는가?

범위가 작더라도 안정적으로 동작하고 충분히 검증된 프로젝트를 높게 평가합니다.

생성형 AI 사용

- Codex, Claude 등 생성형 AI 사용을 허용한다.
- 모듈·함수 역할, 주요 신호와 상태 전이를 설명할 수 있어야 한다.
- 타이밍, 주변장치 설정, 통신 규칙과 측정 결과를 이해해야 한다.
- 실험 확인 중 코드나 파형에 대한 구두 질문을 할 수 있다.
- AI 코드의 오류를 포함한 설계와 결과의 책임은 팀과 작성자에게 있다.



보고서 종류와 수량

- LAB1~LAB7: 실험 전 보고서 7개 + 실험 후 보고서 7개
- 프로젝트: 제안서 + 계획서 + 결과보고서 3개
- 개인별 학기 전체 제출 수량: 총 17개

실험은 팀별로 수행하고 보고서는 개인별로 작성·제출합니다.

보고서 공통 형식

- 표지: 이름과 학번
- 본문: 좌우 2단 구성 / PDF 제출
- 설계 목표·방법, 핵심 코드·회로 구조와 검증 결과
- 예상과 실제 결과 비교, 문제 해결 과정과 결론
- 허용된 출처 1개 이상 인용 / 본문 표시와 참고문헌 대응



실험 전 보고서 · LAB1~LAB3

- 해당 LAB의 모든 실험을 포함한다: LAB1 10개 / LAB2 8개 / LAB3 7개.
- 실험별 설계 내용, 핵심 코드, 입력 조건과 예상 결과를 정리한다.
- VS Code에서 시뮬레이션을 실행하고 VaporView 파형 스크린샷을 첨부한다.
- 파형에서 확인한 동작과 예상 결과의 일치 여부를 설명한다.

시연할 2개는 당일 선정하므로, 모든 실험을 준비합니다.

실험 후 보고서 · LAB1~LAB3

- 해당 LAB의 모든 실험에 대한 Vivado 시뮬레이션 파형과 해석을 담는다.
- 보드 동작 사진은 조교가 선정한 2개 실험만 첨부한다.
- 사진마다 실험 번호, 입력 조건과 확인한 동작을 설명한다.
- 출석부에 기록된 시연 실험 번호와 보고서의 사진을 대응시킨다.
- 예상 결과와 실제 결과를 비교하고, 수정·재검증한 내용이 있으면 정리한다.

소스코드와 시연 자료

- 보고서에는 핵심 코드를 제시한다.
- 전체 소스코드는 GitHub에서 확인할 수 있도록 한다.
- 저장소 주소, 제출 버전의 태그와 커밋 해시를 기재한다.
- LAB1~LAB3의 시연 자료는 조교가 선정한 2개의 사진으로 제출한다.

인용 가능한 출처

- 위키: 인용 출처로 인정하지 않음
- GitHub: 스타 10개 이상 / 주소·참조 버전 또는 커밋·확인일
- 교과서: 저자·제목·판본·출판 정보
- 논문: 저자·제목·학술지 또는 학회·연도·DOI 또는 URL
- 일반 도서: ISBN이 있는 책 / 저자·제목·출판 정보·ISBN



인용 표시와 보고서 감점

- 직접 인용: 따옴표나 인용문 형식, 출처와 쪽수(있는 경우) 표시
- 요약하거나 바꾸어 서술한 내용에도 출처 표시
- 본문의 [1] 등과 참고문헌 목록을 대응

보고서당 10점 만점 / 제출 요건 미충족 항목당 1점 감점 / 내용 미비 1점 감점 / 표절 10점 감점



보고서 제출 일정

- 실험 전 보고서: 월요일 18:00
- 실험 후 보고서: 월요일 14:00
- 프로젝트 제안서: 11/16
- 프로젝트 계획서·결과보고서 마감: 별도 안내

실험 전·후 보고서의 기준 주차는 추가 안내합니다. LAB1 실험 전 보고서는 다음 수업인 9/14까지 준비합니다.



다음 수업 준비: LAB1 실험 전 보고서

- Vivado 2026.1 설치와 실행 확인
- GitHub 계정 생성과 계정 주소 기재
- FPGA와 ASIC의 차이 조사
- FPGA를 사용하는 두 가지 이유를 반도체 공정과 관련지어 조사
- LAB1 전체 10개 실험의 VS Code 시뮬레이션 수행과 결과 정리

9월 14일 수업까지 개인별 PDF로 작성합니다.

LAB1 보고서에 포함할 자료

- Vivado 설치·실행 확인 내용과 GitHub 계정 주소
- FPGA·ASIC 조사 내용과 인용 출처
- LAB1 전체 10개 실험의 코드, 입력 조건과 예상 결과
- VaporView 파형 스크린샷, 실행 결과와 해석

공통 보고서 형식과 인용 기준을 적용합니다.