

LAB3-25 · PC-FPGA UART 예코

전자전기컴퓨터설계실험II · FPGA 응용 실습

9600 8N1로 받은 한 바이트를 그대로 송신하고 LED에 마지막 수신값을 표시한다.

Vivado 2026.1 · FPGA Part xc7s75fgga484-1

작성일 2026. 09. 21. · 이해리

목차

동작과 검증 목표

v2.0.2 프로젝트 시작

RTL·TB·XDC 직접 작성

VS Code·Icarus 시뮬레이션

Vivado XSim·비트스트림

보드 실험과 레포트

이번 회로의 목표

9600 8N1로 받은 한 바이트를 그대로 송신하고 LED에 마지막 수신값을 표시한다.

핵심 개념: 비동기 입력 동기화, start 중앙 확인, LSB-first, stop 확인, TX ready/valid

기능 TB: tb_uart_echo

예상 PASS: LAB3_UART_ECHO_PASS checks=3

입출력과 보드 연결

clk B6 · reset K4 · uart_rxd C6 · uart_txd F6 · LED[7:0]

모든 순차 로직은 MAIN CLOCK F의 50 MHz만 사용한다. 느린 동작은 내부 clock-enable로 만든다.

XDC의 포트 이름은 top module 선언과 글자·대소문자까지 같아야 한다.

TB가 자동으로 확인하는 범위

독립 직렬 송수신 모델로 0x41, 0x5A, 0x0A의 에코와 LED, framing error 부재를 검사한다.

시뮬레이션 파라미터는 실제 동작의 순서와 경계 조건을 유지하면서 시간을 줄인다.

PASS는 디지털 기능 검사 결과다. 핀 배선, 전기 규격, 실제 부품의 물리 동작은 보드 단계에서 확인한다.

v2.0.2 템플릿을 새 이름으로 clone

PowerShell에서 한 줄씩 실행한다.

```
1 git clone --branch v2.0.2 https://github.com/Glaysia/fpga-lab-template.git lab3_25_uart_echo
2 cd lab3_25_uart_echo
3 git switch -c main
4 code FPGA.code-workspace
```

태그 clone 직후 detached HEAD 안내는 정상이다. git switch -c main으로 자신의 이력을 시작한다.

빈 템플릿에서 만들 파일

경로	파일
src/	lab3_uart_echo.v, uart.v
sim/	tb_uart_echo.sv
constraints/	lab3_uart_echo.xdc
프로젝트 루트	simulation.json

기존 빈 파일은 이름을 바꾸고, 필요한 추가 RTL은 src에 새로 만든다.

simulation.json 확인

sources에는 모든 RTL 파일을 의존 순서에 맞춰 넣는다.

testbench는 sim/tb_uart_echo.sv, simulation_top은 tb_uart_echo다.

설계 top lab3_uart_echo은 Vivado 합성에서 선택한다. TB module을 합성 top으로 선택하지 않는다.

코드를 읽고 입력하는 기준

다음 코드 화면은 줄 번호와 파일명이 원본 프로젝트와 연결되어 있다.

RTL은 합성 가능한 회로, TB는 입력 자극과 기대값 비교, XDC는 핀과 20 ns 클록 제약을 담당한다.

코드를 붙여 넣는 것으로 끝내지 말고 counter 폭, 파라미터 계산, 리셋 우선순위, 출력 시점을 설명할 수 있어야 한다.

simulation.json · 1-5행

```
1 {  
2   "sources": ["src/uart.v", "src/lab3_uart_echo.v"],  
3   "testbench": "sim/tb_uart_echo.sv",  
4   "simulation_top": "tb_uart_echo"  
5 }
```

lab3_uart_echo.v · 1-18행

```
1 `timescale 1ns/1ps
2 module lab3_uart_echo #(
3     parameter integer CLK_HZ = 50_000_000,
4     parameter integer BAUD = 9_600
5 ) (
6     input wire clk,
7     input wire rst,
8     input wire uart_rxd,
9     output wire uart_txd,
10    output wire [7:0] led
11 );
12    localparam integer DIV = (CLK_HZ + BAUD/2) / BAUD;
13    wire [7:0] rx_data;
14    wire rx_valid;
15    wire rx_framing_error;
16    wire tx_ready;
17    reg tx_valid;
18    reg [7:0] tx_data;
```

lab3_uart_echo.v · 19-36행

```
19 reg [7:0] last_data;
20
21 uart_rx #(.DIV(DIV)) u_rx(
22     .clk(clk), .rst(rst), .rx(uart_rxd), .data(rx_data),
23     .valid(rx_valid), .framing_error(rx_framing_error));
24 uart_tx #(.DIV(DIV)) u_tx(
25     .clk(clk), .rst(rst), .valid(tx_valid), .data(tx_data),
26     .ready(tx_ready), .tx(uart_txd));
27
28 always @(posedge clk or posedge rst) begin
29     if (rst) begin
30         tx_valid <= 0; tx_data <= 0; last_data <= 0;
31     end else begin
32         tx_valid <= 0;
33         if (rx_valid) begin
34             last_data <= rx_data;
35             if (tx_ready) begin
36                 tx_data <= rx_data;
```

lab3_uart_echo.v · 37-43행

```
37         tx_valid <= 1;  
38     end  
39 end  
40 end  
41 end  
42 assign led = last_data;  
43 endmodule
```

uart.v · 1-18행

```
1 `timescale 1ns/1ps
2 module uart_rx #(parameter integer DIV = 5208)(
3     input wire clk, rst, rx,
4     output reg [7:0] data,
5     output reg valid,
6     output reg framing_error
7 );
8     (* ASYNC_REG="TRUE" *) reg [1:0] sync;
9     reg [1:0] state;
10    integer timer;
11    reg [2:0] bitno;
12    reg [7:0] shift;
13    always @(posedge clk) begin
14        if (rst) begin
15            sync<=3; state<=0; timer<=0; bitno<=0; shift<=0;
16            data<=0; valid<=0; framing_error<=0;
17        end else begin
18            sync<={sync[0],rx}; valid<=0; framing_error<=0;
```

uart.v · 19–36행

```
19     case(state)
20         0: if(!sync[1]) begin timer<=DIV/2-1; state<=1; end
21         1: if(timer!=0) timer<=timer-1;
22           else if(sync[1]) state<=0;
23           else begin timer<=DIV-1; bitno<=0; state<=2; end
24         2: if(timer!=0) timer<=timer-1;
25           else begin
26             shift[bitno]<=sync[1]; timer<=DIV-1;
27             if(bitno==7) state<=3; else bitno<=bitno+1'b1;
28           end
29         3: if(timer!=0) timer<=timer-1;
30           else begin
31             if(sync[1]) begin data<=shift; valid<=1; end
32             else framing_error<=1;
33             state<=0;
34           end
35     endcase
36 end
```

uart.v · 37-54행

```
37     end
38 endmodule
39
40 module uart_tx #(parameter integer DIV = 5208)(
41     input wire clk, rst, valid,
42     input wire [7:0] data,
43     output wire ready,
44     output wire tx
45 );
46     reg [9:0] shift;
47     reg [3:0] remaining;
48     integer timer;
49     assign ready = (remaining == 0);
50     assign tx = ready ? 1'b1 : shift[0];
51     always @(posedge clk) begin
52         if(rst) begin shift<=10'h3ff; remaining<=0; timer<=0; end
53         else if(ready) begin
54             if(valid) begin shift<={1'b1,data,1'b0}; remaining<=10; timer<=DIV-1; end
```

uart.v · 55–58행

```
55     end else if(timer!=0) timer<=timer-1;  
56     else begin timer<=DIV-1; shift<={1'b1,shift[9:1]}; remaining<=remaining-1'b1; end  
57     end  
58 endmodule
```

tb_uart_echo.sv · 1-18행

```
1 `timescale 1ns/1ps
2 module tb_uart_echo;
3     localparam integer DIV=8;
4     reg clk=0,rst=1,uart_rxd=1;
5     wire uart_txd;
6     wire [7:0] led;
7     integer checks=0,i;
8     reg [7:0] observed;
9     always #5 clk=~clk;
10    lab3_uart_echo #(.CLK_HZ(800),.BAUD(100)) dut
11    (.clk(clk),.rst(rst),.uart_rxd(uart_rxd),.uart_txd(uart_txd),.led(led));
12    task send_byte(input [7:0] value);
13    begin
14        uart_rxd=0;repeat(DIV)@(posedge clk);
15        for(i=0;i<8;i=i+1)begin uart_rxd=value[i];repeat(DIV)@(posedge clk);end
16        uart_rxd=1;repeat(DIV)@(posedge clk);
17    end endtask
18    task receive_byte(input [7:0] expected);
```

tb_uart_echo.sv · 19-36행

```
19 begin
20     observed=0;@(negedge uart_txd);repeat(DIV+DIV/2)@(posedge clk);
21     for(i=0;i<8;i=i+1)begin observed[i]=uart_txd;repeat(DIV)@(posedge clk);end
22     if(observed!=expected)$fatal(1,"echo=%h expected=%h",observed,expected);
23     if(led!=expected)$fatal(1,"led=%h expected=%h",led,expected);
24     checks=checks+1;repeat(DIV)@(posedge clk);
25 end endtask
26 initial begin
27     $dumpfile("wave.vcd");$dumpvars(0,tb_uart_echo);
28     repeat(4)@(posedge clk);rst=0;
29     fork send_byte(8'h41); receive_byte(8'h41); join
30     fork send_byte(8'h5a); receive_byte(8'h5a); join
31     fork send_byte(8'h0a); receive_byte(8'h0a); join
32     if(dut.rx_framing_error)$fatal(1,"unexpected framing error");
33     $display("LAB3_UART_ECHO_PASS checks=%0d",checks);$finish;
34 end
35 initial begin #50000;$fatal(1,"timeout");end
36 endmodule
```

lab3_uart_echo.xdc · 1-16행

```
1 # Combo II-DLD S75 / MAIN CLOCK F = 50 MHz / USB UART 9600 8N1.
2 set_property PACKAGE_PIN B6 [get_ports clk]
3 set_property PACKAGE_PIN K4 [get_ports rst]
4 set_property PACKAGE_PIN C6 [get_ports uart_rxd]
5 set_property PACKAGE_PIN F6 [get_ports uart_txd]
6 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
7 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
8 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
9 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
10 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
11 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
12 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
13 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports *]
15 create_clock -name main_50mhz -period 20.000 [get_ports clk]
16 set_false_path -from [get_ports {rst uart_rxd}]
```

VS Code에서 Icarus 실행

1. File → Save All.
2. Terminal → Run Task... → 01 Check tools.
3. Git·Python·iverilog·vvp 경로와 버전을 확인한다.
4. Terminal → Run Task... → 02 Simulate.
5. LAB3_UART_ECHO_PASS checks=3와 종료 시각을 기록한다.
6. 03 Open waveform으로 build/sim/wave.vcd를 연다.

VS Code · 프로젝트와 파일

실제 화면 캡처 자리

ID: 07_uart_echo-vscode-workspace

FPGA.code-workspace를 연 뒤 Explorer에 src.sim.constraints.tools와 작성 파일이 보이게 캡처한다.

VS Code · 시뮬레이션 PASS

실제 화면 캡처 자리

ID: 07_uart_echo-vscode-pass

02 Simulate 실행 뒤 LAB3_UART_ECHO_PASS checks=3와 종료 시각이
함께 보이게 캡처한다.

VS Code · 파형

실제 화면 캡처 자리

ID: 07_uart_echo-vscode-wave

TB top을 펼쳐 clk·rst·주요 입력·내부 상태·출력을 추가하고
경계 조건이 보이게 확대한다.

파형에서 설명할 내용

독립 직렬 송수신 모델로 0x41, 0x5A, 0x0A의 에코와 LED, framing error 부재를 검사한다.

입력을 바꾼 시점, 유효 상승 에지, 상태 갱신 직후를 구분한다.

파라미터를 줄인 TB 시간과 실제 50 MHz 보드 시간을 혼동하지 않는다.

수정 실험

BAUD 파라미터를 송수신 양쪽에서 같은 값으로 바꾸어 bit 시간을 비교한 뒤 복구한다.

정상 PASS와 파형을 먼저 보관한 뒤 한 항목만 수정한다. 예상값, 실제 FAIL 또는 변화, 복구 PASS를 3행 표로 기록한다.

TB의 기대값을 RTL 오류에 맞춰 바꾸지 않는다.

Vivado 2026.1 프로젝트 생성

1. Create Project → RTL Project → Do not specify sources at this time.
2. Part에 xc7s75fgga484-1을 정확히 선택한다.
3. Add Sources에 src의 RTL 전부, Add Simulation Sources에 TB를 추가한다.
4. Add or Create Constraints에 XDC를 추가한다.
5. Design Sources의 top을 lab3_uart_echo으로 설정한다.

Vivado · 소스와 top

실제 화면 캡처 자리

ID: 07_uart_echo-vivado-sources

Sources 창에서 RTL, Simulation Sources의 TB, Constraints의 XDC
와 top module이 함께 보이게 캡처한다.

Vivado XSim

Flow Navigator → Simulation → Run Behavioral Simulation.

Tcl Console의 LAB3_UART_ECHO_PASS checks=3를 확인한다. Objects/Wave에서 입력과 출력을 추가하고 Zoom Fit으로 전체 실행을 본다.

Icarus와 XSim은 같은 RTL·TB를 실행해야 한다. 서로 다른 사본을 등록하지 않는다.

Vivado · XSim PASS와 파형

실제 화면 캡처 자리

ID: 07_uart_echo-xsim-pass

Tcl Console PASS, waveform 이름, 시간축, 핵심 입출력이 한 화면에 보이게 캡처한다.

핀과 클록 제약 확인

Open Elaborated Design 또는 I/O Planning에서 top port와 PACKAGE_PIN을 대조한다.

Reports → Timing → Report Clocks에서 clk 주기 20.000 ns를 확인한다.

XDC를 저장한 뒤 Run Synthesis → Run Implementation → Generate Bitstream 순서로 실행한다.

Vivado · 구현과 bit 생성

실제 화면 캡처 자리

ID: 07_uart_echo-vivado-bit

Implementation 완료, Timing Summary의 WNS, DRC 오류 0건,
bitstream 생성 완료가 확인되는 화면을 캡처한다.

보드에서 확인

전원을 끈 상태에서 외부 부품 결선과 공통 GND를 먼저 확인한다.

Hardware Manager → Open Target → Auto Connect → Program Device에서 생성한 bit를 기록한다.

터미널을 9600 8N1·local echo off로 설정하고 문자 하나당 반환 문자 하나와 LED 값을 확인한다.

사진에는 보드 전체와 사용 핀이, 영상에는 입력 조작과 출력 변화가 함께 보이게 한다.

실험 전 레포트

1. 동작 원리와 핵심 파라미터 계산을 자기 말로 설명한다.
2. RTL·TB·XDC 각 파일의 역할과 top module을 적는다.
3. TB 자극과 기대 결과를 표로 정리한다.
4. Icarus PASS·파형과 수정/복구 결과를 넣고 경계 조건을 설명한다.
5. 보드에서 확인해야 할 항목과 예상 결과를 적는다.

실험 후 레포트와 제출

1. XSim PASS·파형, DRC·timing·bitstream 결과를 기록한다.
2. 실제 보드 관찰, 계산값과 실측의 차이, 원인을 설명한다.
3. 결선이 보이는 사진과 동작 영상 링크를 첨부한다.
4. 자신의 GitHub 저장소 URL과 최종 commit hash를 적는다.
5. src·sim·constraints·simulation.json만 최종 원본으로 관리하고 생성물은 제외한다.

완료 체크

- ☐ v2.0.2 태그에서 새 프로젝트를 만들었다.
- ☐ RTL·TB·XDC를 직접 작성하고 설명할 수 있다.
- ☐ Icarus와 XSim에서 같은 PASS를 확인했다.
- ☐ 핀·20 ns 클록·DRC·timing을 확인하고 bit를 만들었다.
- ☐ 보드 동작 사진·영상과 GitHub 링크를 정리했다.
- ☐ 실험 전·후 레포트에 결과와 한계를 구분해 기록했다.