

전자전기컴퓨터설계실험Ⅱ

LAB 0. 오리엔테이션

이번 학기에 배우는 내용

- Verilog HDL로 회로를 기술하고 FPGA에 합성·구현한다.
- C 프로그램을 컴파일하고 STM32에서 실행한다.
- 입출력·타이머·PWM·통신 기능을 구현하거나 설정한다.
- FPGA와 MCU 사이에 명령과 데이터를 주고받는다.
- 두 장치를 활용한 팀 프로젝트를 구현하고 검증한다.



왜 배워야 하는가?

- 디지털논리의 조합회로·레지스터·FSM을 실제 보드에 구현한다.
- C와 마이크로프로세서 지식을 주변장치 제어에 사용한다.
- 핀에서 나오는 신호와 연결한 장치의 동작을 확인한다.
- 요구사항을 정하고, 예상과 실제 결과를 비교하며 문제를 해결한다.



전전컴 5개 분야와의 연결

- 반도체 · 회로 · 디스플레이
- 전기 · 제어 · 로봇
- 컴퓨터 · 디지털시스템
- 통신 · 신호처리
- 전파 · 광 · 양자

디지털 회로 설계, 펌웨어, 통신과 계측의 기초를 연습합니다.



반도체 · 회로 · 디스플레이

- 디지털 회로 설계 · 검증: HDL 논리 설계와 파형 검증
- 반도체 테스트 · 평가: 입출력 시험과 측정
- 장비 · 디스플레이 제어 펌웨어: 입출력 · 타이머 · 통신

조합회로와 레지스터를 설계하고 시뮬레이션과 보드에서 확인합니다.



전기 · 제어 · 로봇

- 전력변환 · 모터 제어 : ADC · PWM · 인터럽트
- 로봇 제어 : 센서 입력, 통신과 동작 상태 제어
- BMS 펌웨어 : 측정, 조건 판단과 보호 상태 제어

입력을 읽고 조건에 맞는 제어 신호를 만드는 과정을 연습합니다.



컴퓨터·디지털시스템

- XPU·SoC·네트워크 칩 설계·검증: 레지스터·FSM·시뮬레이션
- FPGA 개발: 논리 설계, 합성과 보드 검증
- 펌웨어·드라이버 개발: 주변장치 설정과 인터럽트

회로의 동작과 소프트웨어의 제어를 함께 이해합니다.

통신·신호처리

- 모뎀·신호처리 회로: 데이터 경로와 타이밍 검증
- 통신장치 펌웨어: 송수신, 데이터 형식과 상태 제어
- 수업에서는 UART/SPI로 명령과 데이터를 전달한다.

두 보드가 같은 데이터 형식과 통신 규칙을 사용하도록 설계합니다.

전파·광·양자

- 레이더·RF·광학 장비 제어: 타이밍·통신·계측
- 광송수신 모듈 펌웨어: 장치 설정과 상태 감시
- 양자 제어 전자장치: 펄스·동작 순서·측정 인터페이스

분야별 전문 이론은 추가로 배우며, 이번에는 구현과 검증의 기초를 다룹니다.



회로 구성과 프로그램 제어

- FPGA: 카운터와 비교 논리를 구성하여 주기 신호를 만든다.
- MCU: 내장 타이머를 설정하여 주기 신호를 만든다.
- 어떤 기능을 회로로 구현하고 어떤 기능을 프로그램으로 처리할지 판단한다.
- 실제 보드에서는 코드, 핀 연결, 설정값과 타이밍을 함께 확인한다.



수업 운영

- 매주 월요일 14:00~18:00 / 강의실 19-213
- 수강인원 20명 / 2인 1조, 총 10개 조
- 실험은 팀별로 수행하고 보고서는 개인별로 작성·제출한다.
- 사전 시뮬레이션과 보드 동작이 정상이면 조교 확인 후 해당 개별 실험을 종료할 수 있다.

실험 전 준비와 수업 중 검증

- 수업 전: 요구사항과 예상 결과를 정한다.
- 코드를 작성·수정하고 시뮬레이션한 뒤 실험 전 보고서를 작성한다.
- 수업 중: 코드 구현, 계측과 디버깅을 진행한다.
- 조교에게 동작과 설계 내용을 설명한다.
- 수업 후: 실제 결과와 문제 해결 과정을 실험 후 보고서에 정리한다.

개발환경

- VS Code: 코드 작성과 프로젝트 작업
- Verilog/SystemVerilog: FPGA 설계와 테스트벤치
- VaporView: 시뮬레이터가 생성한 파형 확인
- Vivado 2026.1: 합성·구현·비트스트림 생성·보드 다운로드
- STM32: C와 HAL/LL, ST-LINK 다운로드·디버깅
- Git / GitHub: 소스 관리와 제출 버전 기록

실습장비와 관리

- FPGA: Spartan-7 XC7S75 교육용 보드
- MCU: STM32 NUCLEO-G474RE, 팀당 1대 지급 후 프로젝트 종료 시 반납
- 오실로스코프·함수발생기·전원공급기 등을 사용한다.
- 연결 전에 전원·핀 기능·I/O 전압을 확인한다.
- 배선 변경은 전원을 끈 상태에서 진행하고, 불확실한 연결은 조교에게 확인한다.



학기 구성

- 9/7 OT / 10/5 휴강
- FPGA 3.5주: 9/14~9/28, 10/12 전반부
- STM32 3.5주: 10/12 후반부, 10/19~11/2
- 프로젝트 6주: 11/9~12/14
- 최종 시연·발표: 12/21

총 16주이며, 10/12에는 FPGA와 STM32에 각각 2시간을 배정합니다.

기초 실험 일정 : LAB1~LAB4

- 9/14 LAB1: Verilog 기초·조합논리, 테스트벤치·파형, FPGA 구현
- 9/21 LAB2: 순차논리·FSM, 클록·리셋·카운터·레지스터, blocking/nonblocking, 디바운스
- 9/28 LAB3: FPGA 주변 기능·디지털 인터페이스 설계와 하드웨어 검증
- 10/5: 휴강
- 10/12 LAB4: FPGA 실험 보완·정리 / STM32 환경과 기본 개발 도입

기초 실험 일정 : LAB5~LAB7

- 10/19 LAB5: C 기초, 프로젝트 구성, GPIO·클록·디지털 입출력과 디버깅
- 10/26 LAB6: 타이머·인터럽트·PWM·ADC 등 주변장치
- 11/2 LAB7: UART/SPI 통신, STM32-FPGA 연결과 간단한 통합 실험

7회의 기초 실험에서 실험 전·후 보고서를 각각 제출합니다.

프로젝트 주제 선정

- 2인 1조로 진행하며 가능한 경우 FPGA와 STM32를 모두 사용한다.
- 조교가 제시하는 약 10~20개 예시에서 선택하거나 자유주제를 제안한다.
- 자유주제는 11/16 제안서 제출 전까지 범위와 난이도를 조교와 협의한다.
- 요구사항, FPGA·MCU 역할과 통신 인터페이스를 정의한다.



프로젝트 주제 예시

- 로직 분석기 / 디지털 주파수 측정기
- 다채널 PWM 제어기 / 모터·엔코더 제어기
- UART/SPI 프로토콜 분석기 / FPGA GPIO 확장기
- 신호 발생기 / VGA 출력
- 센서 인터페이스 / 데이터 수집 시스템

프로젝트 일정과 운영

- 11/9: 조별 리포트 피드백과 질문 답변
- 11/16: 프로젝트 제안서 제출과 조별 주차별 계획 발표
- 11/23, 11/30, 12/7, 12/14: 조별 계획에 따른 자유 프로젝트 실습
- 12/21: 최종 동작 시연과 발표

자유 실습에는 공통 강의·필수 진도·정기 중간 시연을 부과하지 않습니다.
조교는 출석 확인, 질문 답변과 디버깅을 지원합니다.



프로젝트 평가 기준

- 정한 요구사항을 실제로 만족하는가?
- 시뮬레이션과 하드웨어 결과를 비교하고 검증했는가?
- FPGA·MCU의 역할과 사용 이유를 설명할 수 있는가?
- 장치 간 인터페이스를 명확히 설계했는가?
- 팀원이 설계 구조와 디버깅 과정을 이해하고 있는가?

범위가 작더라도 안정적으로 동작하고 충분히 검증된 프로젝트를 높게 평가합니다.



생성형 AI 사용

- ChatGPT, Codex 등 생성형 AI 사용을 허용한다.
- 모듈·함수 역할, 주요 신호와 상태 전이를 설명할 수 있어야 한다.
- 타이밍, 주변장치 설정, 통신 규칙과 측정 결과를 이해해야 한다.
- 실험 확인 중 코드나 파형에 대한 구두 질문을 할 수 있다.
- AI 코드의 오류를 포함한 설계와 결과의 책임은 팀과 작성자에게 있다.



보고서 종류와 수량

- LAB1~LAB7: 실험 전 보고서 7개 + 실험 후 보고서 7개
- 프로젝트: 제안서 + 계획서 + 결과보고서 3개
- 개인별 학기 전체 제출 수량: 총 17개

실험은 팀별로 수행하고 보고서는 개인별로 작성·제출합니다.

보고서 공통 형식

- 표지: 이름과 학번
- 본문: 좌우 2단 구성 / PDF 제출
- 설계 목표·방법, 핵심 코드·회로 구조와 검증 결과
- 예상과 실제 결과 비교, 문제 해결 과정과 결론
- 허용된 출처 1개 이상 인용 / 본문 표시와 참고문헌 대응

실험 전 보고서

- 사전 조사와 설계 내용을 정리한다.
- 입력 조건과 예상 결과를 제시한다.
- 시뮬레이션으로 요구사항을 검증한다.
- VS Code의 VaporView에서 파형 스크린샷을 준비한다.
- 파형에서 확인한 동작을 자세히 설명한다.

VaporView 확장 ID: `lramseyer.vaporview`



실험 후 보고서

- 실제 보드 동작과 측정 결과를 정리한다.
- 예상 결과와 실제 결과를 비교한다.
- 문제의 원인, 수정 내용과 재검증 결과를 기록한다.
- Vivado 기반 시뮬레이션 스크린샷은 간단히 제시한다.
- 실제 작동 영상과 설명을 중심으로 작성하고 시연 사진을 포함한다.

소스코드와 작동 영상

- 보고서에는 핵심 코드를 제시한다.
- 전체 소스코드는 GitHub에서 확인할 수 있도록 한다.
- 저장소 주소, 제출 버전의 태그와 커밋 해시를 기재한다.
- 실제 동작 결과를 제출할 때 저장소 링크에서 작동 영상도 확인할 수 있도록 한다.

인용 가능한 출처

- 위키: 인용 출처로 인정하지 않음
- GitHub: 스타 10개 이상 / 주소·참조 버전 또는 커밋·확인일
- 교과서: 저자·제목·판본·출판 정보
- 논문: 저자·제목·학술지 또는 학회·연도·DOI 또는 URL
- 일반 도서: ISBN이 있는 책 / 저자·제목·출판 정보·ISBN



인용 표시와 보고서 감점

- 직접 인용: 따옴표나 인용문 형식, 출처와 쪽수(있는 경우) 표시
- 요약하거나 바꾸어 서술한 내용에도 출처 표시
- 본문의 [1] 등과 참고문헌 목록을 대응

보고서당 10점 만점 / 제출 요건 미충족 항목당 1점 감점 / 내용 미비 1점 감점 / 표절 10점 감점

보고서 제출 일정

- 실험 전 보고서: 월요일 18:00
- 실험 후 보고서: 월요일 14:00
- 프로젝트 제안서: 11/16
- 프로젝트 계획서·결과보고서 마감: 별도 안내

실험 전·후 보고서의 기준 주차는 추가 안내합니다. LAB1 실험 전 보고서는 다음 수업인 9/14까지 준비합니다.

다음 수업 준비: LAB1 실험 전 보고서

- Vivado 2026.1 설치와 실행 확인
- GitHub 계정 생성과 계정 주소 기재
- FPGA와 ASIC의 차이 조사
- FPGA를 사용하는 두 가지 이유를 반도체 공정과 관련지어 조사
- LAB1 시뮬레이션 수행과 결과 정리

9월 14일 수업까지 개인별 PDF로 작성합니다.



LAB1 보고서에 포함할 자료

- Vivado 설치·실행 확인 내용과 GitHub 계정 주소
- FPGA·ASIC 조사 내용과 인용 출처
- LAB1 코드, 입력 조건과 예상 결과
- VaporView 파형 스크린샷, 실행 결과와 해석

공통 보고서 형식과 인용 기준을 적용합니다.

