

TP4

Pilotage de LED et mémoire


Partie II

1)


L'objectif du TP est de faire clignoter des leds avec une certaine séquence de couleur. Les commandes faites par les boutons, sont traitées dans l'ordre d'apparition grâce à une FIFO.

Le schémas ci-dessous reprend l'architecture de *led_driver* du TP4 partie I. Deux modifications principales sont apportées :

- La machine d'état pilotant le signal *end_cycle* est ajoutée.
- Le signal *update* n'est plus nécessaire et est donc supprimé. Le registre *color_reg* lui aussi supprimé. Le signal *color_in* est connecté à la sortie de la FIFO.




La machine d'état permet d'envoyer la valeur 1 lorsqu'un cycle de led allumée/éteinte est terminé. Cette valeur n'est active que pendant un cycle d'horloge. Le choix est fait de commencer un cycle de led pendant que celle-ci est éteinte. Cela rends le changement de couleur invisible pour l'utilisateur.




2)

Dans la structure *top_led_driver*, on ajoute la FIFO à l'entrée du module *led_driver*. Le signal *update* est maintenant utiliser pour mettre à jour la FIFO et non le registre *color_reg* du module *led_driver*. Cela rends *update* et *color_reg* inutiles pour le module *led_driver*.



Les ports de la FIFO sont détaillés ci-dessous.



end_cycle déclenche la lecture de *fifo_dout* et *update* déclenche l'écriture de *color_code* dans la fifo.

Dans l'interface de Vivado, la FIFO est configurée comme étant une FIFO standard avec de *shift register*. Elle est donc gérée par les registres au sein des slice et non pas dans des blocs mémoire de la matrice.

La largeur de la FIFO est de 2bits. Une profondeur de 16 mots est suffisante.


Clocking Scheme	Common Clock
Memory Type	Shift Register
Model Generated	Behavioral Model
Write Width	2
Write Depth	16
Read Width	2
Read Depth	16
Almost Full/Empty Flags	Not Selected/Not Selected
Programmable Full/Empty Flags	Not Selected/Not Selected
Data Count Outputs	Not Selected
Handshaking	Not Selected
Read Mode / Reset	Standard FIFO / Synchronous
Read Latency (From Rising Edge of Read Clock)	1

4)

En vert les signaux d'entrée et de sortie de *top_led_driver*.

En rose les signaux internes à *top_led_driver*.

En rouge les signaux internes au module *led_driver*.




Les deux machines d'état sont à « down » au début de la simulation. Les autres signaux sont à 0. Seul *led* clignote et *end_cycle* est à 1 après chaque clignotement.


Le bouton 0 est pressé juste après une fin de cycle de led. La commande sera traitée seulement au clignotement suivant.

update passe à 1 juste après l'appui du bouton 0. Cela déclenche l'écriture de *color_code* dans la FIFO. La lecture ne sera faite qu'au prochain cycle c'est-à-dire lorsque *end_cycle* sera à 1.

Les signaux *fifo_dout* et *color_in* sont à 0.



À 810ns, *end_cycle* passe à 1 après un clignotement et déclenche la lecture de la FIFO. *fifo_dout* et *color_in* récupèrent la valeur 11₂ (led bleue). La led bleue s'allume ensuite. Elle va continuer de clignoter tant qu'aucune nouvelle commande n'est envoyée.



À 1610ns, le bouton 1 est pressé et donne la valeur 10₂ (led verte) au signal *color_code*. L'écriture de cette valeur dans la FIFO n'est réalisée qu'après l'appui du bouton 0 et du signal *update*.

La FIFO est lue à la montée suivante du signal *end_cycle*. *fifo_dout* et *color_in* prennent la valeur 10₂ puis la led verte commence à clignoter.




On cherche maintenant à envoyer plusieurs commandes successives très rapprochées.

6 commandes sont envoyées chacune espacée de 2 cycles d'horloge soit une commande tout les 3 cycle d'horloge.

La séquence de commande est : vert, vert, bleu, bleu, vert, bleu.

La machine d'état de *update* passe un seul cycle d'horloge dans chacun de ses états « down, « up », « attente ».



La séquence de clignotement demandé commence à 4000ns.

Les leds clignotent effectivement dans l'ordre demandé.

Les commandes sont envoyées au maximum tout les 3 cycles d'horloge.

Si les commandes sont envoyées tout les 2 cycles, la machine d'état de *update* considère que le bouton 0 n'a pas été relâché.


Il est possible d'ajouter une condition à cette machine d'état pour passer directement de « up » à « down » sans passer par « attente », si le bouton est relâché tout de suite.

On gagnerai ainsi 1 cycle d'horloge donc envoyer des commandes tout les 2 cycles.

C'est une amélioration possible mais pas forcément pertinente dans le contexte actuel. L'utilisateur n'appuiera pas sur le bouton à 50MHz.

5)

Après synthèse on obtient le schematic suivant.



En vert les LUTs et registre de la machine d'état pour *update*. Vivado a finalement transformé ce signal *update* en *fifo_i_2* en rose sur le schematic.

L'outil a aussi simplifier le multiplexeur pour *color_code* en *fifo_i_1* en violet.

La FIFO est jaune, reçoit *fifo_i_1* en donnée d'entrée et *fifo_i_2* pour autoriser la lecture.

Le module *led_driver* est en bleu et l'ILA en marron.

Le *dbg_hub* en rouge, est probablement une structure spéciale de l'ILA pour sonder l'horloge.

Le rapport d'utilisation montre ceci.

7. Primitives

Ref Name	Used	Functional Category
FDCE	33	Flop & Latch
LUT2	32	LUT
LUT3	7	LUT
CARRY4	7	CarryLogic
LUT4	4	LUT
IBUF	4	IO
OBUF	3	IO
LUT6	3	LUT
LUT1	1	LUT
BUFG	1	Clock

Le tableau ci dessous résume l'utilisation des ressources par les signaux et blocs de l'architecture.

	FDCE	LUT	CARRY
<i>counter_unit</i>	28	37	7
<i>FSM update</i>	2	2	
<i>FSM end_cycle</i>	2	1	
<i>led</i>	1	1	
<i>color_code</i>		1	
<i>led0_r, led0_g, led0_b</i>		3	
<i>end_cycle</i>		1	
<i>update</i>		1	

Le compteur utilise des CARRY4 lorsqu'il est dimensionné à 28 bits mais pas à 5 bits. Vivado juge que les additions à 5 bits ne nécessitent pas de CARRY et peuvent être faites uniquement avec des LUTs.

6)

Le rapport de timing après implémentation montre un TNS et un THS de 0ns.

Le WNS est de 3,244ns.

Setup	Hold
Worst Negative Slack (WNS): 3,244 ns	Worst Hold Slack (WHS): 0,034 ns
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 4064	Total Number of Endpoints: 4048


Le chemin critique à un délais total de 6,496ns, ce qui est inférieur à 10ns la période de l'horloge. Ce chemin est en fait caché. Il fait parti de l'ILA.

L'implémentation sans ILA permet de voir le chemin critique réel.


Celui-ci a un délai total de 4,729ns. Il se situe entre 2 registres dans le compteurs, et passe par les 7 CARRY.

7)

On place dans l'ILA les signaux des boutons, les led, les signaux de lecture et écriture de la FIFO ainsi que la donnée en sortie de la FIFO.



Lorsque l'on envoie la commande de la led verte en appuyant sur les 2 boutons, le signal *update* se déclenche. La valeur 10_2 est inscrite dans la FIFO.



Au clignotement de led suivant, la valeur est lue en sortie de la FIFO. La led verte commence alors à clignoter.