
Projet Corner Detection

-

Schémas d'architecture

Glen COZIC
28 septembre 2026

Table des matières

1	Vue D'ensemble	3
2	Traitements	3
2.1	RGBtoGray	4
2.2	Filtre Gaussien et Filtre de Harris	4
2.3	MaxHarris	5
2.4	Seuillage	5
2.5	Recadrage	6
2.6	Overlay	7
3	Gestion du flux image	7
3.1	AXI4 Stream Master	7
3.2	AXI4 Stream Slave	8
3.3	AXISelect	9
3.4	Commandes	10
3.5	ControleurVGA	11
3.6	TPG	12

Table des figures

1	Vue d'ensemble	3
2	Traitements	4
3	RGBtoGray	4
4	Filtre	5
5	MaxHarris	5
6	Seuillage	6
7	Recadrage	6
8	Overlay	7
9	AXI4 Stream Master	8
10	AXI4 Stream Slave	9
11	AXISelect	10
12	Commandes	11
13	ControleurVGA	12
14	TPG	13

1 Vue D'ensemble

Ci-dessous la vue d'ensemble de l'architecture du projet.




FIG. 1 – Vue d'ensemble

L'objectif est de récupérer une image en mémoire DDR, de la traiter et de l'afficher à l'écran. Les traitements ont pour rôle de détecter les angles présent sur l'image. Cela permet de discriminer un objet dans une image. L'affichage sur l'écran se fait via une connexion VGA 640x480x60Hz.

2 Traitements

Les traitements sont réalisés de manière séquentielle. Les 2 traitements principaux sont les filtres de Gauss et le filtre de Harris. C'est ce dernier qui met en évidence les angles de l'image.

Avant d'appliquer les filtres, il faut transformer l'image RGB en nuances de gris.

Après le filtrage, l'IP Seuillage vient binariser l'image : tout pixel au dessus d'un certain seuil, est fixé à 1, sinon à 0.

L'action de filtrage a pour effet de rogner le cadre de l'image. Chacun des filtres supprime un pixel du cadre. Il est donc important de rajouter ce cadre de deux

pixels perdu. C'est le rôle du bloc de recadrage.

L'Overlay superpose l'image originale avec l'image traitée afin de visualiser les angles détectés.




FIG. 2 – Traitements

2.1 RGBtoGray

Les trois canaux RGB sont moyennés pour réduire le flux à 8 bits.




FIG. 3 – RGBtoGray

2.2 Filtre Gaussien et Filtre de Harris

Les deux filtres ont la même architecture. Seul le contenu des filtres de convolution sont différents.




FIG. 4 – Filtre

2.3 MaxHarris

Cette IP enregistre la valeur max de l'image traitée par le filtre de Harris.




FIG. 5 – MaxHarris

2.4 Seuillage

Les pixels sont comparés à un seuil. Si le pixel est au dessus il est placé à 1 sinon il est placé à 0. Cette opération binarise l'image. Chaque pixel n'est maintenant codé que sur 1 bit. Le seuil est paramétrable depuis le PS.




FIG. 6 – Seuillage

2.5 Recadrage

Les convolutions des filtres suppriment le cadres de l'image. Avec deux filtres, il faut donc récupérer 2 pixels sur tout le tour de l'image. Pour cela, des 0 sont simplement placés autour de l'image pour retrouver les dimensions originales de l'image.




FIG. 7 – Recadrage

2.6 Overlay

L'Overlay superpose l'image traitée avec l'image original. L'image binarisée permet de gérer facilement un multiplexeur qui redirige les pixels à afficher.




FIG. 8 – Overlay

3 Gestion du flux image

3.1 AXI4 Stream Master

Ce bloc prends en charge une communication AXI4 stream. Il embarque une FIFO pour mettre les données en attente.




FIG. 9 – AXI4 Stream Master

3.2 AXI4 Stream Slave

Ce bloc reçoit une communication AXI4 Stream. Certaines IP ont déjà une interface AXI4. Ce bloc n'est donc pas utile pour toutes les IP.




FIG. 10 – AXI4 Stream Slave

3.3 AXISelect

Cette IP est un aiguilleur de flux AXI4 Stream. Un paramètre d'entrée permet de choisir entre deux flux AXI. Il est simplement constitué de multiplexeurs.




FIG. 11 – AXISelect

3.4 Commandes

Ce bloc reçoit une commande du PS via une connexion AXI4 Lite. Il distribue ensuite la commandes aux blocs concernés : AXISelect et Seuillage.

Ici sur le schémas, un seul bit est extrait de la communication AXI. C'est le cas où on utilise qu'un seul AXISelect. Il est bien sûr possible, par le même flux d'extraire toutes les informations nécessaires pour commander le seuillage et plusieurs AXISelect.




FIG. 12 – Commandes

3.5 ContrôleurVGA

Le contrôleur VGA est chargé de communiquer avec l'écran. Il transforme les flux de pixel vers le protocole VGA 640x480x60Hz lisible par l'écran. Il prends en entrée une interface AXI4 Stream Slave.

Les pixels et lignes sont comptés pour envoyer les bons signaux de synchronisation. Entre les lignes et entre chaque image, une trame de synchronisation est envoyée à l'écran. Pendant ce temps, le contrôleur ne peut pas recevoir de pixel. Il est aussi important de fait correspondre le flux de pixel en entrée et le flux vidéo VGA. En effet l'image doit commencer au début de l'écran. Le signal de ready permet de ralentir le flux d'entrée. C'est finalement ce contrôleur VGA qui va imposer son rythme aux autres blocs de la chaîne.




FIG. 13 – ControleurVGA

3.6 TPG

Le Test Pattern Generator créer une mir de test. Cela permet de teste l'affichage à l'écran sans stocker d'image en mémoire. Ce bloc est récupéré depuis le projet de test *Cora-Z7-07S-Pmod-VGA-hw* fourni par Digilent. La partie de génération de la mir n'est pas modifiée. C'est pour cela qu'elle n'est pas détaillé ici.




FIG. 14 – TPG